JPH04349430A - アクティブマトリクス型液晶表示装置 - Google Patents
アクティブマトリクス型液晶表示装置Info
- Publication number
- JPH04349430A JPH04349430A JP3123328A JP12332891A JPH04349430A JP H04349430 A JPH04349430 A JP H04349430A JP 3123328 A JP3123328 A JP 3123328A JP 12332891 A JP12332891 A JP 12332891A JP H04349430 A JPH04349430 A JP H04349430A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- liquid crystal
- signal line
- potential
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136218—Shield electrodes
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
［発明の目的］
【０００１】
【産業上の利用分野】この発明は、薄膜トランジスタ（
以下、ＴＦＴと称する）を用いて液晶を駆動してなるア
クティブマトリクス型液晶表示装置に関する。
以下、ＴＦＴと称する）を用いて液晶を駆動してなるア
クティブマトリクス型液晶表示装置に関する。
【０００２】
【従来の技術】近年、液晶を用いた表示装置においては
、テレビ表示やグラフィック表示などを指向して、大容
量で高密度のアクティブマトリクス型液晶表示装置の開
発及び実用化が盛んである。この様な表示装置では、ク
ロストークを低減させて高コントラストの表示が可能な
ように、各画素に対応してスイッチ素子を配設し、画素
の駆動が行われる。
、テレビ表示やグラフィック表示などを指向して、大容
量で高密度のアクティブマトリクス型液晶表示装置の開
発及び実用化が盛んである。この様な表示装置では、ク
ロストークを低減させて高コントラストの表示が可能な
ように、各画素に対応してスイッチ素子を配設し、画素
の駆動が行われる。
【０００３】このスイッチ素子には、非線形抵抗素子や
半導体スイッチが用いられるが、種々のスイッチの中で
も透過型表示が可能であり、大面積化も容易であるなど
の理由から、透明な絶縁性基板上に形成されたＴＦＴが
用いられている。
半導体スイッチが用いられるが、種々のスイッチの中で
も透過型表示が可能であり、大面積化も容易であるなど
の理由から、透明な絶縁性基板上に形成されたＴＦＴが
用いられている。
【０００４】従来のＴＦＴを用いた液晶表示装置は、図
７に示すように、アレイ基板上の複数の走査線１０１及
び信号線１０２の交点にＴＦＴ１０３が配設されている
。このＴＦＴ１０３のゲート電極１１１は走査線１０１
に接続され、ソース電極１１６は表示画素電極１０４に
接続されている。また、図示しないが、この表示画素電
極１０４に対し、液晶層１３１を介して対向電極１２６
が配設され、液晶表示装置が構成される。
７に示すように、アレイ基板上の複数の走査線１０１及
び信号線１０２の交点にＴＦＴ１０３が配設されている
。このＴＦＴ１０３のゲート電極１１１は走査線１０１
に接続され、ソース電極１１６は表示画素電極１０４に
接続されている。また、図示しないが、この表示画素電
極１０４に対し、液晶層１３１を介して対向電極１２６
が配設され、液晶表示装置が構成される。
【０００５】次に、この液晶表示装置の駆動方法につい
て説明する。ゲート電極１１１に走査線選択電圧（以下
、Ｖｇ，ｏｎと称する）が印加されている期間（以下、
書き込み期間と称する）に、表示画素電極１０４の電位
が信号線電位と同電位に設定され、ゲート電極１１１に
走査線非選択電圧（以下、Ｖｇ，ｏｆｆ と称する）が
印加されている期間（以下、保持期間と称する）は、表
示画素電極１０４はこの電位に保持される。
て説明する。ゲート電極１１１に走査線選択電圧（以下
、Ｖｇ，ｏｎと称する）が印加されている期間（以下、
書き込み期間と称する）に、表示画素電極１０４の電位
が信号線電位と同電位に設定され、ゲート電極１１１に
走査線非選択電圧（以下、Ｖｇ，ｏｆｆ と称する）が
印加されている期間（以下、保持期間と称する）は、表
示画素電極１０４はこの電位に保持される。
【０００６】一方、対向電極１２６は、所定の電位に設
定されている。従って、液晶層１３１にはこの表示画素
電極１０４と対向電極１２６との電位差に相当する電圧
が印加される。この電圧を制御して、液晶層の光透過率
を制御することにより、画像表示が行われる。
定されている。従って、液晶層１３１にはこの表示画素
電極１０４と対向電極１２６との電位差に相当する電圧
が印加される。この電圧を制御して、液晶層の光透過率
を制御することにより、画像表示が行われる。
【０００７】また、液晶が直流駆動されると、液晶分子
は電気分解により劣化し、寿命が短くなるため、一般に
液晶は交流駆動される。例えば、対向電極電位を定電位
に設定し、この対向電極電位に対する信号線電位の極性
をフレーム毎に正負反転することによって交流駆動を行
うことができる。
は電気分解により劣化し、寿命が短くなるため、一般に
液晶は交流駆動される。例えば、対向電極電位を定電位
に設定し、この対向電極電位に対する信号線電位の極性
をフレーム毎に正負反転することによって交流駆動を行
うことができる。
【０００８】
【発明が解決しようとする課題】ところで、表示画素電
極１０４と、隣接する信号線１０２との間には寄生容量
Ｃｐｓが存在する。このＣｐｓの存在から、保持期間に
於ける表示画素電極電位は、信号線電位の変化にともな
って変動する。この表示画素電極電位の変動（以下、Δ
Ｖｐｓと称する）は、 ΔＶｐｓ〜ΔＶｓ ＊Ｃｐｓ／（Ｃｌｃ＋Ｃｐｓ＋Ｃｇ
ｓ）ΔＶｓ ：信号線電位の変化 Ｃｌｃ：表示画素電極と対向電極との間の液晶層の静電
容量 で表される。このΔＶｐｓだけ液晶層１３１に印加され
る電圧が変動し、本来の信号線電位に対応する光透過率
を得ることができなくなる。このΔＶｐｓの表示画面に
対する影響は画面上部と下部とでは等しくないことが知
られている。このため、画面上部と下部とでは印加され
る電圧に対する透過率特性が異なる、いわゆる輝度傾斜
の問題を生じる。
極１０４と、隣接する信号線１０２との間には寄生容量
Ｃｐｓが存在する。このＣｐｓの存在から、保持期間に
於ける表示画素電極電位は、信号線電位の変化にともな
って変動する。この表示画素電極電位の変動（以下、Δ
Ｖｐｓと称する）は、 ΔＶｐｓ〜ΔＶｓ ＊Ｃｐｓ／（Ｃｌｃ＋Ｃｐｓ＋Ｃｇ
ｓ）ΔＶｓ ：信号線電位の変化 Ｃｌｃ：表示画素電極と対向電極との間の液晶層の静電
容量 で表される。このΔＶｐｓだけ液晶層１３１に印加され
る電圧が変動し、本来の信号線電位に対応する光透過率
を得ることができなくなる。このΔＶｐｓの表示画面に
対する影響は画面上部と下部とでは等しくないことが知
られている。このため、画面上部と下部とでは印加され
る電圧に対する透過率特性が異なる、いわゆる輝度傾斜
の問題を生じる。
【０００９】図７に従来の液晶表示装置の電圧−透過率
特性を示す。この図を見ると明らかなように、画面上部
と下部とでは透過率に大きな差が生じており、従って所
望の画像表示を得ることができない。
特性を示す。この図を見ると明らかなように、画面上部
と下部とでは透過率に大きな差が生じており、従って所
望の画像表示を得ることができない。
【００１０】一方、走査信号電圧がＶｇ，ｏｎからＶｇ
，ｏｆｆ に切り替わる際、Ｃｇｓの存在から、表示画
素電極電位はある量だけ負側にシフトする。このシフト
量（以下、Ｖｐｇと称する）は、 ΔＶｐｇ〜ΔＶｇ ＊Ｃｇｓ／（Ｃｌｃ＋Ｃｐｓ＋Ｃｇ
ｓ）（ΔＶｇ ＝Ｖｇ，ｏｎ−Ｖｇ，ｏｆｆ ）で表さ
れる。液晶層は交流駆動されているために、印加電圧は
正負で非対称となり、フレーム毎にフリッカが生じる原
因となる。
，ｏｆｆ に切り替わる際、Ｃｇｓの存在から、表示画
素電極電位はある量だけ負側にシフトする。このシフト
量（以下、Ｖｐｇと称する）は、 ΔＶｐｇ〜ΔＶｇ ＊Ｃｇｓ／（Ｃｌｃ＋Ｃｐｓ＋Ｃｇ
ｓ）（ΔＶｇ ＝Ｖｇ，ｏｎ−Ｖｇ，ｏｆｆ ）で表さ
れる。液晶層は交流駆動されているために、印加電圧は
正負で非対称となり、フレーム毎にフリッカが生じる原
因となる。
【００１１】上記の問題を解決するために、従来の液晶
表示装置では表示画素電極下の一部にゲート絶縁膜を介
してストレージキャパシタを設けていたが、ΔＶｐｓを
十分に低減させることはできず、このために生じる輝度
傾斜は、高精細な画像表示実現に対する大きな障害とな
った。また、ゲート絶縁膜のピンホール欠陥による表示
画素電極とストレージキャパシタとのショートが発生す
るという問題や、さらには表示画素電極のストレージキ
ャパシタ上の部分とその他の部分とで段差が生じ、均一
な表示画面を得られないという問題が生じた。
表示装置では表示画素電極下の一部にゲート絶縁膜を介
してストレージキャパシタを設けていたが、ΔＶｐｓを
十分に低減させることはできず、このために生じる輝度
傾斜は、高精細な画像表示実現に対する大きな障害とな
った。また、ゲート絶縁膜のピンホール欠陥による表示
画素電極とストレージキャパシタとのショートが発生す
るという問題や、さらには表示画素電極のストレージキ
ャパシタ上の部分とその他の部分とで段差が生じ、均一
な表示画面を得られないという問題が生じた。
【００１２】本発明は上記の技術的背景を考慮し、信号
線電位の変動によって生じる表示画面への影響を低減し
、液晶表示装置の表示特性を向上させることを目的とす
る。 ［発明の構成］
線電位の変動によって生じる表示画面への影響を低減し
、液晶表示装置の表示特性を向上させることを目的とす
る。 ［発明の構成］
【００１３】
【課題を解決するための手段】本発明では、上記の課題
を解決するために、マトリクス状に配設された走査線と
信号線との交点に形成された薄膜トランジスタと、この
薄膜トランジスタに接続された表示画素電極とを備えた
アクティブマトリクス型液晶表示装置において、前記表
示画素電極−前記信号線間に埋め込まれたシールド電極
を有するアクティブマトリクス型液晶表示装置を用いる
。
を解決するために、マトリクス状に配設された走査線と
信号線との交点に形成された薄膜トランジスタと、この
薄膜トランジスタに接続された表示画素電極とを備えた
アクティブマトリクス型液晶表示装置において、前記表
示画素電極−前記信号線間に埋め込まれたシールド電極
を有するアクティブマトリクス型液晶表示装置を用いる
。
【００１４】
【作用】発明者らは上記の課題に対して鋭意検討した結
果、表示画素電極−信号線間にシールド電極を埋め込む
ことにより、Ｃｐｓを大幅に低減させることができるこ
とを見出だした。以下に、その理由を図面を参照して説
明する。図８は、液晶表示装置内に分布する電気力線を
模式的に示す。
果、表示画素電極−信号線間にシールド電極を埋め込む
ことにより、Ｃｐｓを大幅に低減させることができるこ
とを見出だした。以下に、その理由を図面を参照して説
明する。図８は、液晶表示装置内に分布する電気力線を
模式的に示す。
【００１５】表示画素電極１０４−信号線１０２間に生
じる電気力線は、信号線電圧の変動によって変化する。 この表示画素電極１０４−信号線１０２間の電気力線は
、図に示すように対向電極１３０側においては、ある程
度対向電極１３０によって遮蔽される。一方、アレイ基
板１２０側の電気力線については、従来の液晶表示装置
は、これを遮蔽する手段を有しないために、主にこのア
レイ基板１２０側の電気力線の作用から、表示画面に悪
影響が生じることが分かった。
じる電気力線は、信号線電圧の変動によって変化する。 この表示画素電極１０４−信号線１０２間の電気力線は
、図に示すように対向電極１３０側においては、ある程
度対向電極１３０によって遮蔽される。一方、アレイ基
板１２０側の電気力線については、従来の液晶表示装置
は、これを遮蔽する手段を有しないために、主にこのア
レイ基板１２０側の電気力線の作用から、表示画面に悪
影響が生じることが分かった。
【００１６】本発明のアクティブマトリクス型液晶表示
装置においては、表示画素電極−信号線間にシールド電
極を埋め込むことにより、対向電極側の電気力線のみな
らず上述したアレイ基板側の電気力線をも遮蔽できるた
め、Ｃｐｓを大幅に低減させることができる。
装置においては、表示画素電極−信号線間にシールド電
極を埋め込むことにより、対向電極側の電気力線のみな
らず上述したアレイ基板側の電気力線をも遮蔽できるた
め、Ｃｐｓを大幅に低減させることができる。
【００１７】また、シールド電極と表示画素電極は重な
らないために、シールド電極と表示画素電極とのショー
トが起こることを防ぐことができ、さらに、表示画素電
極に生じる段差を解消できる。
らないために、シールド電極と表示画素電極とのショー
トが起こることを防ぐことができ、さらに、表示画素電
極に生じる段差を解消できる。
【００１８】
（実施例１）本実施例においては、表示画素電極−信号
線間のゲート絶縁膜中にシールド電極を埋め込むことに
より、Ｃｐｓを大幅に低減させることができた。以下、
図面を参照して本実施例を詳細に説明する。図１は本実
施例の液晶表示装置のアレイ基板上の一画素の部分平面
図を示す。図２は図１の線ＡＡ´に沿った断面図を示す
。
線間のゲート絶縁膜中にシールド電極を埋め込むことに
より、Ｃｐｓを大幅に低減させることができた。以下、
図面を参照して本実施例を詳細に説明する。図１は本実
施例の液晶表示装置のアレイ基板上の一画素の部分平面
図を示す。図２は図１の線ＡＡ´に沿った断面図を示す
。
【００１９】図１に示すように、複数の走査線１及び信
号線２は、それぞれ行方向と列方向に配設されている。 ＴＦＴ３は、これらの交点にマトリクス状に形成され、
走査線１と一体のゲート電極１１、信号線２と一体のド
レイン電極１４、表示画素電極４に接続されたソース電
極１６、及び半導体層１７から構成されている。
号線２は、それぞれ行方向と列方向に配設されている。 ＴＦＴ３は、これらの交点にマトリクス状に形成され、
走査線１と一体のゲート電極１１、信号線２と一体のド
レイン電極１４、表示画素電極４に接続されたソース電
極１６、及び半導体層１７から構成されている。
【００２０】さらに本発明に係る電極（以下、シールド
電極５０とよぶ）が、表示画素電極４と信号線２との間
隙のゲート絶縁膜中に埋め込まれている。このシールド
電極５０はシールド電極配線５１に接続され、図示しな
い外部端子より電位規定が行える構成となっている。こ
のため、シールド電極に印加される電位を独立に保持す
ることができる。次に図２を用いて、本実施例の液晶表
示装置の製造方法の一例を示す。
電極５０とよぶ）が、表示画素電極４と信号線２との間
隙のゲート絶縁膜中に埋め込まれている。このシールド
電極５０はシールド電極配線５１に接続され、図示しな
い外部端子より電位規定が行える構成となっている。こ
のため、シールド電極に印加される電位を独立に保持す
ることができる。次に図２を用いて、本実施例の液晶表
示装置の製造方法の一例を示す。
【００２１】ガラスなどからなる絶縁性基板２０の一主
面には、例えば遮光性材料であるＣｒ膜をスパッタ法で
積層した後、所定の形状にフォトエッチングすることに
よりゲート電極２１、シールド電極５０、及び図示しな
い走査線を形成する。そしてこれらを覆うように例えば
酸化シリコン（ＳｉＯｘ ）からなるゲート絶縁膜２１
をプラズマＣＶＤ法を用いて形成する。
面には、例えば遮光性材料であるＣｒ膜をスパッタ法で
積層した後、所定の形状にフォトエッチングすることに
よりゲート電極２１、シールド電極５０、及び図示しな
い走査線を形成する。そしてこれらを覆うように例えば
酸化シリコン（ＳｉＯｘ ）からなるゲート絶縁膜２１
をプラズマＣＶＤ法を用いて形成する。
【００２２】さらにゲート電極１１に対向して、ゲート
絶縁膜２１上には、例えばｉ型の水素化アモルファスシ
リコン（以下、ａ−Ｓｉ：Ｈと称する）からなる半導体
層１７を、プラズマＣＶＤ法により形成する。さらにこ
の半導体層１７上に低抵抗半導体層２２として、例えば
ｎ型ａ−Ｓｉ：Ｈを同じくプラズマＣＶＤ法を用いて形
成し、フォトエッチングを用いて所定の形状に加工する
。その後ＩＴＯをスパッタ法を用いて積層し、フォトエ
ッチングを用いて所定の形状に加工し、表示画素電極４
を形成する。そして、例えばＭｏ及びＡｌをスパッタ法
により積層し、フォトエッチングを用いて信号線と一体
のドレイン電極１４及びソース電極１６を形成する。 この後、ソース−ドレイン間の低抵抗半導体層２２を除
去し、必要に応じて無機保護膜などを形成し、アレイ基
板２４が得られる。
絶縁膜２１上には、例えばｉ型の水素化アモルファスシ
リコン（以下、ａ−Ｓｉ：Ｈと称する）からなる半導体
層１７を、プラズマＣＶＤ法により形成する。さらにこ
の半導体層１７上に低抵抗半導体層２２として、例えば
ｎ型ａ−Ｓｉ：Ｈを同じくプラズマＣＶＤ法を用いて形
成し、フォトエッチングを用いて所定の形状に加工する
。その後ＩＴＯをスパッタ法を用いて積層し、フォトエ
ッチングを用いて所定の形状に加工し、表示画素電極４
を形成する。そして、例えばＭｏ及びＡｌをスパッタ法
により積層し、フォトエッチングを用いて信号線と一体
のドレイン電極１４及びソース電極１６を形成する。 この後、ソース−ドレイン間の低抵抗半導体層２２を除
去し、必要に応じて無機保護膜などを形成し、アレイ基
板２４が得られる。
【００２３】一方、例えばガラスからなる別の絶縁性基
板２５上には、例えばＡｌからなる遮光層２７及び例え
ばＩＴＯからなる対向電極２６を順次形成することによ
り、対向基板２８を形成する。
板２５上には、例えばＡｌからなる遮光層２７及び例え
ばＩＴＯからなる対向電極２６を順次形成することによ
り、対向基板２８を形成する。
【００２４】そして、アレイ基板上２４には、全面に例
えば低温キュア型のポリイミドからなる配向膜２９を形
成する。対向基板２８上にも同様に配向膜３０を形成し
、これらの配向膜にラビング処理を施し、所定の方向に
配向処理を施す。さらにアレイ基板２４と対向基板２８
は、所定の間隔をもって上記の工程が施された一主面側
が対向し、かつ互いの配向軸が概略９０度を成すように
組み合わされ、この間隙に液晶を封入する。これらの基
板の外側には、それぞれ偏光板３３を形成し、本実施例
の液晶表示装置が得られる。図３は、本発明の液晶表示
装置の特性図を示す。
えば低温キュア型のポリイミドからなる配向膜２９を形
成する。対向基板２８上にも同様に配向膜３０を形成し
、これらの配向膜にラビング処理を施し、所定の方向に
配向処理を施す。さらにアレイ基板２４と対向基板２８
は、所定の間隔をもって上記の工程が施された一主面側
が対向し、かつ互いの配向軸が概略９０度を成すように
組み合わされ、この間隙に液晶を封入する。これらの基
板の外側には、それぞれ偏光板３３を形成し、本実施例
の液晶表示装置が得られる。図３は、本発明の液晶表示
装置の特性図を示す。
【００２５】本発明の液晶表示装置においては、画面上
部と画面下部の光透過率はほぼ一致しており、画面上下
方向の輝度傾斜はほとんど認められなかった。この理由
は、アレイ基板２４側の電気力線が遮蔽されるために、
Ｃｐｓが従来のアクティブマトリクス型液晶表示装置に
比較して１／ １０程度に低減されることから、ΔＶｐ
ｓによる表示画素電極電位への影響を、表示画面全域に
わたって抑えることができるためであると考えられる。
部と画面下部の光透過率はほぼ一致しており、画面上下
方向の輝度傾斜はほとんど認められなかった。この理由
は、アレイ基板２４側の電気力線が遮蔽されるために、
Ｃｐｓが従来のアクティブマトリクス型液晶表示装置に
比較して１／ １０程度に低減されることから、ΔＶｐ
ｓによる表示画素電極電位への影響を、表示画面全域に
わたって抑えることができるためであると考えられる。
【００２６】また、シールド電極と表示画素電極とは重
ならないために、これらの電極間のショートを防ぐこと
ができ、さらに表示画素電極の段差を解消することがで
きることから、画面全体にわたって均一な画像表示が可
能である。 （実施例２）
ならないために、これらの電極間のショートを防ぐこと
ができ、さらに表示画素電極の段差を解消することがで
きることから、画面全体にわたって均一な画像表示が可
能である。 （実施例２）
【００２７】以下に，本発明の別の実施例を説明する。
図４は，本実施例のアクティブマトリクス型液晶表示装
置の部分平面図を示す。また，図５は図４の線ＢＢに沿
った断面図を示す。
置の部分平面図を示す。また，図５は図４の線ＢＢに沿
った断面図を示す。
【００２８】図４に示すように，複数の走査線１及び信
号線２が、それぞれ行方向と列方向に配設され，その交
点にＴＦＴ３が配設される。各々のＴＦＴ３には表示画
素電極４が接続され，各画素が構成される。さらに図５
に示すように，シールド電極５０をゲート絶縁膜２１を
介して信号線２下に形成する。
号線２が、それぞれ行方向と列方向に配設され，その交
点にＴＦＴ３が配設される。各々のＴＦＴ３には表示画
素電極４が接続され，各画素が構成される。さらに図５
に示すように，シールド電極５０をゲート絶縁膜２１を
介して信号線２下に形成する。
【００２９】上記の構成においては，実施例１と同様の
効果が得られ、さらに蓄積容量電極５０を信号線２下に
形成することによって，有効画素面積を拡張することが
でき，開口率を向上させることができる。また，信号線
２とシールド電極５０との絶縁性向上のために信号線２
とシールド電極５０との間に図６に示すような層間絶縁
膜３３を形成しても良い。この層間絶縁膜３３を形成す
る方法としては，ＴＦＴ３形成と同時に半導体層をシー
ルド電極５０上に形成する方法やシールド電極５０の上
部を陽極酸化する方法などが製造工程の簡略化の点から
有利である。また、一方でこの部分は有効画素領域外に
あるため，層間絶縁膜３３として，絶縁性の良好な物質
をその透過率にかかわらず任意に選択することもできる
。上述したような層間絶縁膜３３を用いることによって
，信号線２とシールド電極５０との間の短絡を解消する
ことができる。なお、本発明においては、シールド電極
をゲート絶縁膜中に埋め込んだが、例えばシールド電極
をアレイ基板中に埋め込むことにより同様の効果が得ら
れる。
効果が得られ、さらに蓄積容量電極５０を信号線２下に
形成することによって，有効画素面積を拡張することが
でき，開口率を向上させることができる。また，信号線
２とシールド電極５０との絶縁性向上のために信号線２
とシールド電極５０との間に図６に示すような層間絶縁
膜３３を形成しても良い。この層間絶縁膜３３を形成す
る方法としては，ＴＦＴ３形成と同時に半導体層をシー
ルド電極５０上に形成する方法やシールド電極５０の上
部を陽極酸化する方法などが製造工程の簡略化の点から
有利である。また、一方でこの部分は有効画素領域外に
あるため，層間絶縁膜３３として，絶縁性の良好な物質
をその透過率にかかわらず任意に選択することもできる
。上述したような層間絶縁膜３３を用いることによって
，信号線２とシールド電極５０との間の短絡を解消する
ことができる。なお、本発明においては、シールド電極
をゲート絶縁膜中に埋め込んだが、例えばシールド電極
をアレイ基板中に埋め込むことにより同様の効果が得ら
れる。
【００３０】
【発明の効果】この発明のアクティブマトリクス型液晶
表示装置は、表示画素電極−信号線間にシールド電極を
埋め込むことを特徴とする。このシールド電極を用いる
によって、Ｃｐｓを従来の蓄積容量を備えたアクティブ
マトリクス型液晶表示装置に比較して１／ １０程度に
低減できる。従って、保持期間に信号線電位の変化によ
って生じる表示画素電極電位の変動を解消することがで
きる。このことから表示画面の縦方向クロストークや上
下方向の輝度傾斜を低減し，表示品位を向上させること
ができる。
表示装置は、表示画素電極−信号線間にシールド電極を
埋め込むことを特徴とする。このシールド電極を用いる
によって、Ｃｐｓを従来の蓄積容量を備えたアクティブ
マトリクス型液晶表示装置に比較して１／ １０程度に
低減できる。従って、保持期間に信号線電位の変化によ
って生じる表示画素電極電位の変動を解消することがで
きる。このことから表示画面の縦方向クロストークや上
下方向の輝度傾斜を低減し，表示品位を向上させること
ができる。
【００３１】さらに，シールド電極と表示画素電極は重
ならないために、シールド電極と表示画素電極との短絡
を防ぎ，かつ表示画素電極を平坦化できることから，画
面全体に均一な表示特性を得ることができる。
ならないために、シールド電極と表示画素電極との短絡
を防ぎ，かつ表示画素電極を平坦化できることから，画
面全体に均一な表示特性を得ることができる。
【図１】本発明のアクティブマトリクス型液晶表示装置
の一実施例を示す平面図である。
の一実施例を示す平面図である。
【図２】図１の線ＡＡに沿った断面図である。
【図３】本発明のアクティブマトリクス型液晶表示装置
の特性図である。
の特性図である。
【図４】本発明のアクティブマトリクス型液晶表示装置
の別の実施例を示す平面図である。
の別の実施例を示す平面図である。
【図５】図５の線ＢＢに沿った断面図である。
【図６】従来の液晶表示装置を示す平面図である。
【図７】従来の液晶表示装置の特性図である。
【図８】従来の液晶表示装置を模式的に表す断面図であ
る。
る。
１…走査線
２…信号線
３…ＴＦＴ
４…表示画素電極
３３…層間絶縁膜
５０…シールド電極
５１…シールド電極配線
Claims (1)
- 【請求項１】 アレイ基板上にマトリクス状に配設さ
れた走査線と信号線との交点に形成された薄膜トランジ
スタと、この薄膜トランジスタに接続された表示画素電
極とを備えたアクティブマトリクス型液晶表示装置にお
いて、前記表示画素電極周辺部に埋め込まれたシールド
電極を有することを特徴とするアクティブマトリクス型
液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12332891A JP3157186B2 (ja) | 1991-05-28 | 1991-05-28 | アクティブマトリクス型液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12332891A JP3157186B2 (ja) | 1991-05-28 | 1991-05-28 | アクティブマトリクス型液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04349430A true JPH04349430A (ja) | 1992-12-03 |
| JP3157186B2 JP3157186B2 (ja) | 2001-04-16 |
Family
ID=14857840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12332891A Expired - Lifetime JP3157186B2 (ja) | 1991-05-28 | 1991-05-28 | アクティブマトリクス型液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3157186B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05265038A (ja) * | 1992-03-18 | 1993-10-15 | Sanyo Electric Co Ltd | 液晶表示装置 |
| EP0699939A4 (en) * | 1994-03-17 | 1996-07-17 | Hitachi Ltd | Active matrix liquid crystal display device |
| JPH10293286A (ja) * | 1997-02-21 | 1998-11-04 | Toshiba Corp | 液晶表示装置の駆動方法 |
| US6833893B2 (en) | 1999-12-24 | 2004-12-21 | Nec Lcd Technologies, Ltd. | Optically compensated bend type liquid crystal display device |
| KR100530140B1 (ko) * | 2001-09-05 | 2005-11-21 | 가부시끼가이샤 도시바 | 평면표시소자 |
| US7518582B2 (en) | 2003-06-16 | 2009-04-14 | Nec Corporation | Liquid crystal panel, liquid crystal display device, and electronic equipment |
| US7864281B2 (en) | 2004-08-24 | 2011-01-04 | Sharp Kabushiki Kaisha | Active matrix substrate and display unit provided with it |
-
1991
- 1991-05-28 JP JP12332891A patent/JP3157186B2/ja not_active Expired - Lifetime
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05265038A (ja) * | 1992-03-18 | 1993-10-15 | Sanyo Electric Co Ltd | 液晶表示装置 |
| EP0699939A4 (en) * | 1994-03-17 | 1996-07-17 | Hitachi Ltd | Active matrix liquid crystal display device |
| US5786876A (en) * | 1994-03-17 | 1998-07-28 | Hitachi, Ltd. | Active matrix type liquid crystal display system |
| US6040886A (en) * | 1994-03-17 | 2000-03-21 | Hitachi, Ltd. | Active matrix type LCD with two shield electrodes |
| EP1122587A1 (en) * | 1994-03-17 | 2001-08-08 | Hitachi, Ltd. | Active matrix type liquid crystal display system |
| US6980273B2 (en) | 1994-03-17 | 2005-12-27 | Hitachi, Ltd. | Active matrix type liquid crystal system |
| JPH10293286A (ja) * | 1997-02-21 | 1998-11-04 | Toshiba Corp | 液晶表示装置の駆動方法 |
| US6833893B2 (en) | 1999-12-24 | 2004-12-21 | Nec Lcd Technologies, Ltd. | Optically compensated bend type liquid crystal display device |
| KR100530140B1 (ko) * | 2001-09-05 | 2005-11-21 | 가부시끼가이샤 도시바 | 평면표시소자 |
| US7518582B2 (en) | 2003-06-16 | 2009-04-14 | Nec Corporation | Liquid crystal panel, liquid crystal display device, and electronic equipment |
| US7864281B2 (en) | 2004-08-24 | 2011-01-04 | Sharp Kabushiki Kaisha | Active matrix substrate and display unit provided with it |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3157186B2 (ja) | 2001-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5459595A (en) | Active matrix liquid crystal display | |
| US6897909B2 (en) | Liquid crystal display device | |
| CN100428029C (zh) | 液晶显示装置 | |
| US6816221B2 (en) | Liquid crystal display device | |
| US8045083B2 (en) | Liquid crystal display | |
| JPH0736058A (ja) | アクティブマトリックス型液晶表示装置 | |
| JP2693513B2 (ja) | アクティブマトリクス型液晶表示素子 | |
| US9235091B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| JPH0713196A (ja) | アクティブマトリックス型液晶表示装置 | |
| JPH0772509A (ja) | アクティブマトリックス液晶表示素子 | |
| JP4051237B2 (ja) | 液晶表示装置 | |
| JP3157186B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| US6927752B2 (en) | Plane display element | |
| JP4198485B2 (ja) | 表示装置用電極基板 | |
| JPH06208138A (ja) | 液晶表示基板 | |
| JPS63292114A (ja) | アクティブマトリックス型液晶表示装置 | |
| JP2523587B2 (ja) | アクテイブマトリツクス型液晶表示素子 | |
| JPH0356942A (ja) | 液晶表示装置 | |
| JP2845487B2 (ja) | アクティブマトリックス型液晶表示素子 | |
| JPS62296123A (ja) | アクテイブマトリツクス型液晶表示装置 | |
| JPH032731A (ja) | アクティブマトリクス型液晶表示素子 | |
| JPH03177817A (ja) | アクティブマトリクス型液晶表示素子 | |
| JPH0480723A (ja) | アクティブマトリックス型液晶表示装置 | |
| JPH02285327A (ja) | アクティブマトリクス型液晶表示素子 | |
| JP3270444B2 (ja) | 液晶マトリクス表示装置及びその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080209 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090209 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 11 |