JPH0772780B2 - 薄膜トランジスタアレイ基板 - Google Patents
薄膜トランジスタアレイ基板Info
- Publication number
- JPH0772780B2 JPH0772780B2 JP5429289A JP5429289A JPH0772780B2 JP H0772780 B2 JPH0772780 B2 JP H0772780B2 JP 5429289 A JP5429289 A JP 5429289A JP 5429289 A JP5429289 A JP 5429289A JP H0772780 B2 JPH0772780 B2 JP H0772780B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- transistor array
- film transistor
- array substrate
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は薄膜トランジスタアレイ基板の形成方法に関
し、特にその基板切断部分の配線の構成に関する。
し、特にその基板切断部分の配線の構成に関する。
従来、液晶ディスプレイ用薄膜トランジスタアレイ基板
は、第5,6図に示すように、端子部の配線は内部素子の
静電気保護対策の為、上層配線1,下層配線４ともに素子
領域外のシャントパターン２まで延長し、これらはスル
ーホール３で接続され、基板切断個所上にも金属膜が形
成されていた。
は、第5,6図に示すように、端子部の配線は内部素子の
静電気保護対策の為、上層配線1,下層配線４ともに素子
領域外のシャントパターン２まで延長し、これらはスル
ーホール３で接続され、基板切断個所上にも金属膜が形
成されていた。
上述した従来の薄膜トランジスタアレイ基板において
は、端子部をそのまま外側パターンに延長している為、
素子部分を切断した場合、上層配線１を切断することに
なるため導電性粉塵を発生させていた。この粉塵は素子
部分に混入し短絡欠陥を発生させ薄膜トランジスタアレ
イの歩留りを低下させる要因となっている。
は、端子部をそのまま外側パターンに延長している為、
素子部分を切断した場合、上層配線１を切断することに
なるため導電性粉塵を発生させていた。この粉塵は素子
部分に混入し短絡欠陥を発生させ薄膜トランジスタアレ
イの歩留りを低下させる要因となっている。
本発明によれば、端子部分において切断個所上の上層配
線を除去し、さらに上下層配線をスルーホール配線を行
ない、内部素子引き出し配線と外側シャントパターンを
電気的に接続させた薄膜トランジスタアレイ基板を得
る。
線を除去し、さらに上下層配線をスルーホール配線を行
ない、内部素子引き出し配線と外側シャントパターンを
電気的に接続させた薄膜トランジスタアレイ基板を得
る。
本発明の薄膜トランジスタアレイ基板によれば、端子
部，切断個所上の上層配線を除去する事により導電性粉
塵の発生をおさえ、又、上，下層配線のスルーホール配
線を行なう事により、外側シャントパターンと内部素子
の引き出し配線とを電気的に接続する事により、内部素
子の静電気対策が施こせるという利点を有している。
部，切断個所上の上層配線を除去する事により導電性粉
塵の発生をおさえ、又、上，下層配線のスルーホール配
線を行なう事により、外側シャントパターンと内部素子
の引き出し配線とを電気的に接続する事により、内部素
子の静電気対策が施こせるという利点を有している。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の平面図、又、第２図は第１
図のＡ−Ａ′断面図である。ガラス基板６上に下層配線
４をCr1400Åで形成し層間絶縁膜SiOx1000Å,SiNx4000
Åを形成し、さらに下層配線上の絶縁膜にスルーホール
３をエッチングで形成した後上層配線をCr2000Åで形成
する事により下層配線と接続して切断線上に上層配線を
もうけなくとも内部素子引き出し配線とシャントパター
ンを接続する事ができる。
図のＡ−Ａ′断面図である。ガラス基板６上に下層配線
４をCr1400Åで形成し層間絶縁膜SiOx1000Å,SiNx4000
Åを形成し、さらに下層配線上の絶縁膜にスルーホール
３をエッチングで形成した後上層配線をCr2000Åで形成
する事により下層配線と接続して切断線上に上層配線を
もうけなくとも内部素子引き出し配線とシャントパター
ンを接続する事ができる。
この様にして形成された端子部は切断線上のCrが存在し
ないので切断による導電性粉塵の発生が少ない為、メタ
ル粉塵による内部素子の短絡欠陥を減少させる事ができ
る。
ないので切断による導電性粉塵の発生が少ない為、メタ
ル粉塵による内部素子の短絡欠陥を減少させる事ができ
る。
第３図は本発明の他の実施例の平面図、第４図は第３図
のＡ−Ａ′断面図である。
のＡ−Ａ′断面図である。
ガラス基板上に下層配線４をCrで形成し、絶縁膜SiOxSi
Nxにスルーホール３を形成した後、上層配線をCrで形成
する。その後、第２絶縁膜をSiOxもしくはSiNxで切断部
分上のみに形成する。
Nxにスルーホール３を形成した後、上層配線をCrで形成
する。その後、第２絶縁膜をSiOxもしくはSiNxで切断部
分上のみに形成する。
この実施例では上層配線の上にさらに絶縁膜を形成する
ので工程が一つ増えることや端子部に突起を作る事にな
り後工程での端子への接続が悪化する問題もあるが上層
配線を途中で切断する事がないので確実にシャントパタ
ーンへの接続が出きるという利点がある。
ので工程が一つ増えることや端子部に突起を作る事にな
り後工程での端子への接続が悪化する問題もあるが上層
配線を途中で切断する事がないので確実にシャントパタ
ーンへの接続が出きるという利点がある。
以上説明したように、本発明は切断個所上の上層配線を
除去する事により、導電性粉塵を大幅に減少させ、内部
素子の短絡欠陥を減少できる効果がある。又、上下層配
線をスルーホール配線とし、外側シャントパターンと内
部素子引き出し線を接続する事により内部素子の静電気
対策を行なえる効果がある。
除去する事により、導電性粉塵を大幅に減少させ、内部
素子の短絡欠陥を減少できる効果がある。又、上下層配
線をスルーホール配線とし、外側シャントパターンと内
部素子引き出し線を接続する事により内部素子の静電気
対策を行なえる効果がある。
第１図は本発明の一実施例を示す平面図、第２図は第１
図のＡ−Ａ′断面図、第３図は本発明の他の実施例を示
す平面図、第４図は第３図のＡ−Ａ′断面図である。第
５図は従来の端子部の例を示す平面図、第６図は第５図
のＡ−Ａ′断面図である。 １……引き出し上層配線、２……シャントパターン、３
……スルーホール、４……下層配線、５……層間絶縁
膜、６……ガラス基板、７……第２絶縁膜。
図のＡ−Ａ′断面図、第３図は本発明の他の実施例を示
す平面図、第４図は第３図のＡ−Ａ′断面図である。第
５図は従来の端子部の例を示す平面図、第６図は第５図
のＡ−Ａ′断面図である。 １……引き出し上層配線、２……シャントパターン、３
……スルーホール、４……下層配線、５……層間絶縁
膜、６……ガラス基板、７……第２絶縁膜。
Claims (2)
- 【請求項１】端子部シャントパターンを有する薄膜トラ
ンジスタアレイ基板において、端子部分の層間絶縁膜を
はさんで形成される上下層配線の切断個所上の上層配線
を除去し、さらに上下層配線をスルーホールにより結合
する事により、内部素子引き出し配線と外側シャントパ
ターンを電気的に接続することを特徴とする薄膜トラン
ジスタアレイ基板。 - 【請求項２】端子部シャントパターンを有する薄膜トラ
ンジスタアレイ基板において、端子部分の第１の絶縁膜
をはさんで形成される上下層配線の切断個所の上層配線
上に第２の絶縁膜を設け、さらに上下層配線をスルーホ
ールにより結合する事により、内部素子引き出し配線と
外側シャントパターンを電気的に接続することを特徴と
する薄膜トランジスタアレイ基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5429289A JPH0772780B2 (ja) | 1989-03-06 | 1989-03-06 | 薄膜トランジスタアレイ基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5429289A JPH0772780B2 (ja) | 1989-03-06 | 1989-03-06 | 薄膜トランジスタアレイ基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02232628A JPH02232628A (ja) | 1990-09-14 |
| JPH0772780B2 true JPH0772780B2 (ja) | 1995-08-02 |
Family
ID=12966493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5429289A Expired - Lifetime JPH0772780B2 (ja) | 1989-03-06 | 1989-03-06 | 薄膜トランジスタアレイ基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0772780B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08250743A (ja) * | 1995-03-07 | 1996-09-27 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JPH08250746A (ja) * | 1995-03-13 | 1996-09-27 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US5748179A (en) * | 1995-05-15 | 1998-05-05 | Hitachi, Ltd. | LCD device having driving circuits with multilayer external terminals |
| JP3072707B2 (ja) * | 1995-10-31 | 2000-08-07 | インターナショナル・ビジネス・マシーンズ・コーポレ−ション | 液晶表示装置及びその製造方法 |
| JP4360733B2 (ja) * | 2000-03-07 | 2009-11-11 | シャープ株式会社 | 配線構造 |
-
1989
- 1989-03-06 JP JP5429289A patent/JPH0772780B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02232628A (ja) | 1990-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5966190A (en) | Array substrate for displaying device with capacitor lines having particular connections | |
| JP2000310796A (ja) | 液晶表示装置用薄膜トランジスタ基板 | |
| KR100668567B1 (ko) | 표시 장치용 기판, 그 제조 방법 및 표시 장치 | |
| US6429908B1 (en) | Method for manufacturing a gate of thin film transistor in a liquid crystal display device | |
| CN111638616B (zh) | 显示基板及其制作方法、显示面板及其制作方法 | |
| US6599786B1 (en) | Array substrate for liquid crystal display and the fabrication method of the same | |
| JPH0772780B2 (ja) | 薄膜トランジスタアレイ基板 | |
| JP3600112B2 (ja) | 液晶表示装置の製造方法 | |
| JP4130728B2 (ja) | 外部接続端子及びそれを備えた液晶表示装置及びその製造方法 | |
| JP2002099225A (ja) | 表示装置用アレイ基板及びその製造方法 | |
| JPH0534717A (ja) | 液晶表示装置およびその製造方法 | |
| JPH11119257A (ja) | Ｔｆｔ基板とその製造方法 | |
| JP4095990B2 (ja) | 表示装置用アレイ基板及びその製造方法 | |
| JP2005099861A (ja) | 表示装置用アレイ基板及びその製造方法 | |
| JP2733947B2 (ja) | 薄膜パターンの製造方法 | |
| JPH11194361A (ja) | 薄膜トランジスタアレイ基板の製造方法及び液晶表示装置 | |
| KR100552292B1 (ko) | 반사형 액정 표시 장치 및 그 제조 방법 | |
| JPH02244126A (ja) | 薄膜トランジスタパネルの製造方法 | |
| JP3044725B2 (ja) | 薄膜トランジスタ基板 | |
| JP2586127B2 (ja) | 電子回路基板およびその製造方法 | |
| JPH05333377A (ja) | 液晶表示装置の製造方法 | |
| JPS61134786A (ja) | 表示装置 | |
| JPH07104316A (ja) | 液晶表示装置の製造方法 | |
| JP2980803B2 (ja) | 金属配線の形成方法 | |
| JP2876659B2 (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070802 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080802 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080802 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090802 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090802 Year of fee payment: 14 |