JPH0772840A

JPH0772840A - 画像処理装置

Info

Publication number: JPH0772840A
Application number: JP4285157A
Authority: JP
Inventors: Kazuo Tsubota; 和男坪田
Original assignee: Seiko Epson Corp; Hudson Soft Co Ltd
Current assignee: Seiko Epson Corp; Hudson Soft Co Ltd
Priority date: 1992-09-30
Filing date: 1992-09-30
Publication date: 1995-03-17
Anticipated expiration: 2012-02-19
Also published as: JP2582743B2

Abstract

(57)【要約】【目的】セロファン機能を使用するにあたり、スプラ
イトの各キャラクタに対してセロファン機能のＯＮ／Ｏ
ＦＦの設定ができることが望ましいが、既存のビデオデ
ィスプレイプロセッサ（ＶＤＰ）では指定のためのレジ
スタが足らない場合がある。本発明は既存のＶＤＰを使
用するさいにのセロファン機能を使えるようにすること
を目的とする。【構成】ＶＤＰよりビデオエンコーダユニットに送ら
れてくるデータ中のパレットバンク番号を１グループと
してビデオエンコーダユニット側でセロファン機能のＯ
Ｎ／ＯＦＦを行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は画像処理装置におけるセ
ロファン機能を備えた画像処理装置に関する。

【０００２】

【従来の技術】コンピュータゲーム装置においては画像
の重ね合わせは画面に表示優先順位をつけて行われてい
る。このような複数の画像を表示優先順位に従って合成
可能な画像処理装置において、画像の透明度を設定し複
数画像データを演算して合成表示するセロファン機能が
ある。

【０００３】このセロファン機能とは、複数の画像を表
示優先順位（プライオリティ）に従って合成する際に、
画像の透明度を設定するレジスタを設け、そのレジスタ
の値にしたがって複数画像を混ぜ合わせて表示する機能
である。

【０００４】例えば、Ａ画面とＢ画面の合成でＡ画面が
優先であれば、普通はＡ画面のみが表示されるが、Ａ画
面にセロファン機能があると、Ａ画面の透明度を変える
ことで、下のＢ画面を半透明のＡ画面と共に表示させる
ことができる。

【０００５】こうして画像を混ぜ合わせる比率を変化さ
せることができるので、画像のフェードイン・アウト
と、画像の滑らかな切り替えなどが実現できる。

【０００６】画像データがＹデータが明るさ、Ｕデータ
が青−黄系の色差情報、Ｖデータが赤−緑系の色差情報
で表されるＹＵＶ表示系を例にとってセロファン機能を
説明する。

【０００７】セロファン演算は重ねる面のデータをＹ
ａ、Ｕａ、Ｖａ、重ねられる面のデータをＹｂ、Ｕｂ、
Ｖｂとすると、画面に表示される演算結果Ｙ、Ｕ、Ｖは
次の式により決まる。この演算は１ドットごとに行われ
る。

【０００８】Ｙ＝ｍｙ・Ｙａ＋ｎｙ・ＹｂＵ＝ｍｕ・（Ｕａ−８０ｈ）＋ｎｕ・（Ｕｂ−８０ｈ）
＋８０ｈＶ＝ｍｖ・（Ｖａ−８０ｈ）＋ｎｖ・（Ｖｂ−８０ｈ）
＋８０ｈ

【０００９】ただし、係数をｍｙ、ｍｕ、ｍｖ、ｎｙ、
ｎｖ、ｎｕは画面の透明性を決めるセロファン係数であ
る。この例ではＵ，Ｖは８０ｈを０とみなした符号付き
数として演算するので、係数が０になれば結果は８０ｈ
になる。それぞれオーバーフローした場合はＦＦｈ、ア
ンダーフローした場合は００ｈになる。

【００１０】

【発明が解決しようとする課題】画像処理装置において
セロファン機能を使用するにあたり、スプライトの各キ
ャラクタに対してセロファン機能のＯＮ／ＯＦＦの設定
ができることが望ましいが、既存のビデオディスプレイ
プロセッサ（ＶＤＰ）では指定のためのレジスタが足ら
ない場合がある。

【００１１】本発明は画像処理装置に既存のＶＤＰを使
用するさいにのセロファン機能を使えるようにすること
を目的とする。

【００１２】

【課題を解決するための手段】上記課題を解決するため
に、本発明はＶＤＰよりビデオエンコーダユニットに送
られてくるデータ中のパレットバンク番号を１グループ
としてビデオエンコーダユニット側でセロファン機能の
ＯＮ／ＯＦＦを行うようにする。

【００１３】

【実施例】本発明の画像処理装置について実施例に基づ
いて説明する。図１は実施例の装置のブロック図であ
る。

【００１４】ＣＤーＲＯＭ等のゲームソフト記録媒体、
３２ビットＣＰＵ、画像・音声データ転送制御と各装置
のインターフェースを主とするコントロールユニット、
画像データ伸張変換ユニット、画像データ出力ユニッ
ト、音声データ出力ユニット、ビデオエンコーダユニッ
ト、ＶＤＰユニットなどで構成されている。各ユニット
専用にＫ−ＲＡＭ、Ｍ−ＲＡＭ、Ｒ−ＲＡＭ、Ｖ−ＲＡ
Ｍといったメモリを保有している。

【００１５】ＣＰＵはメモリサポートを通じて直接ＤＲ
ＡＭを制御できるメモリ制御機能と、Ｉ／Ｏポートを通
じて様々な周辺機器と通信できるＩ／Ｏ制御機能を持っ
ている。また、タイマとパラレル入出力ポートと割り込
み制御機構も備えている。

【００１６】ＣＰＵがＶＲＡＭに書き込んだ表示データ
はＶＤＰユニットが読みだし、データをビデオエンコー
ダユニットへ送ることで画面に表示される。

【００１７】コントローラユニットはＳＣＳＩコントロ
ーラを内蔵し、ＣＤ−ＲＯＭなどの外部記憶装置からＳ
ＣＳＩインターフェースを介して画像や音声などのデー
タを取り込む。取り込まれたデータはいったんＫ−ＲＡ
Ｍにバッファリングされる。

【００１８】コントローラユニットにはＤＲＡＭコント
ローラが内蔵され、この働きによりＫ−ＲＡＭに蓄えら
れたデータは決められたタイミングで読み出される。

【００１９】自然画バックグラウンド画像データは、コ
ントローラユニット内で１ドットデータ単位でプライオ
リティ判定を行ってビデオエンコーダユニットに送り出
す。

【００２０】データ圧縮された動画像（フルカラー、パ
レット）データは画像データ伸長ユニットに送る。画像
データ伸長ユニットはデータの伸長を行った後ビデオエ
ンコーダユニットに送る。

【００２１】ビデオエンコーダユニットではＶＤＰユニ
ット、コントローラユニット、画像データ伸長ユニット
から送られてきたＶＤＰ画像、自然画バックグラウンド
画像、動画像（フルカラー、パレット）データの重ね合
わせ処理、カラーパレット再生、特殊効果処理、および
Ｄ／Ａ変換などの処理を施して出力し、さらに外部回路
によって、最終的にＮＴＳＣ信号にエンコードされた画
像信号が出力される。

【００２２】ＣＤ−ＲＯＭなどから読み込まれたＡＤＰ
ＣＭ音声データは、画像データと同様にＫＲＡＭでバッ
ファリングされた後に、コントローラユニットにより音
声データ出力ユニットへ送られ、再生される。

【００２３】ビデオエンコーダユニットのブロック図を
図２に示す。ビデオエンコーダユニットはＩＣチップ上
に同期信号発生回路、カラーパレットＲＡＭ、プライオ
リティ演算回路、セロファン演算回路、映像信号用Ｄ／
Ａコンバーター、８／１６ｂｉｔデータバス（Ｍ−バ
ス）インターフェース、ＶＤＰインターフェース、コン
トローラユニットインターフェース、画像データ伸長ユ
ニットインターフェースなどを集積して作られている。

【００２４】８／１６ｂｉｔデータバス（Ｍ−バス）イ
ンターフェースはＣＰＵを含む処理システムのデータバ
スのデータ幅に合わせ、ビデオエンコーダユニット側の
動作を８ｂｉｔとするか、１６ｂｉｔとするかのＩ／Ｆ
切換回路である。

【００２５】ＶＤＰインターフェースは２つのＶＤＰか
ら送られてくるデータのインターフェースで、通常は上
位のＶＤＰからデータを受け取り、上位のＶＤＰがクロ
マキーデータを出した場合のみ、下位の７０からデータ
を受けます。

【００２６】カラーパレットＲＡＭは、ビデオデータ入
力信号をＹＵＶデジタルに変換する。

【００２７】ビデオエンコーダユニットは内部にレジス
タ（１６ビット×２４本）を備えている。これらに対し
てＣＰＵからアクセスすることにより、動作モードの設
定、カラーパレットのリード／ライトなどの機能を果た
す。

【００２８】カラーパレットＲＡＭについて説明する。
カラーパレットデータは、カラーパレットＲＡＭによっ
てＹＵＶデータに変換され、実際に表示できるデータに
なる。カラーパレットＲＡＭは、アドレス方向５１２ア
ドレス、データ方向１６ビットにより構成されるカラー
情報テーブルです。

【００２９】図３に示すように、カラーパレットＲＡＭ
は、アドレス方向５１２アドレス、データ方向１６ビッ
トのＲＡＭで構成されています。１アドレスが１色のデ
ータをもち、計５１２色のデータを持つことができる。

【００３０】１色（１アドレス）のデータは、下に示さ
れる用にＹ８ビット、Ｕ４ビット、Ｖ４ビットから構成
され、６５５３６色を表現できる。Ｙデータは明るさを
示し、００（黒）〜ＦＦｈ（白）の値を持ち、Ｕデータ
は青−黄系の色差情報で、０〜１５の値をもち、無色の
場合８になる。Ｖデータは赤−緑系の色差情報で、０〜
１５の値をもち、無色の場合８になる。

【００３１】リセット後、カラーパレットアドレス０に
はＹＹ＝００ｈ、Ｕ＝０ｈ、Ｖ＝０ｈが設定されます。
従って、リセット後は再度カラーパレットアドレス０に
色データの設定をする必要がある。

【００３２】カラーパレットＲＡＭへのＹＵＶデータの
設定の仕方について説明する。カラーパレットＲＡＭの
内容は、ＣＰＵによって書き込まれ、ＶＤＰ、コントロ
ーラユニット、画像データ伸長ユニットからのカラーパ
レット情報によって読み出されて、Ｙ、Ｕ、Ｖデータに
変換される。また、ＣＰＵは必要によりカラーパレット
ＲＡＭの内容をリードすることもできる。

【００３３】カラーパレットＲＡＭへの書き込み（デー
タを連続して書き込む場合）は以下のように行われる。

【００３４】１ｓｔｅｐ：アドレスレジスタ（ＡＲ）に
カラーパレットアドレスレジスタ（ＣＰＡ）のレジスタ
番号０１ｈをセットする２ｓｔｅｐ：カラーパレットアドレスレジスタ（ＣＰ
Ａ）に開始アドレスを書く３ｓｔｅｐ：アドレスレジスタ（ＡＲ）にカラーパレッ
トデータライトレジスタ（ＣＰＷ）のレジスタ番号０２
ｈをセットする。４ｓｔｅｐ：カラーパレットデータライトレジスタにデ
ータを書く。（ＣＰＡはインクリメントされる。）５ｓｔｅｐ：カラーパレットデータライトレジスタにデ
ータを書く。（ＣＰＡはインクリメントされる。）

【００３５】８ｂｉｔバス選択時の、データライトレジ
スタへの書き込みは下位バイト、上位バイトの順に行
い、上位バイトの書き込みが行われた時点で内部レジス
タへの実際の書き込みが行われ、ＣＰＡがインクリメン
トする。

【００３６】カラーパレットＲＡＭの内容読みだし（デ
ータを連続して読み出す場合）は以下のように行われ
る。

【００３７】１ｓｔｅｐ：アドレスレジスタ（ＡＲ）に
カラーパレットアドレスレジスタ（ＣＰＡ）のレジスタ
番号０１ｈをセットする２ｓｔｅｐ：カラーパレットアドレスレジスタ（ＣＰ
Ａ）に開始アドレスを書く３ｓｔｅｐ：アドレスレジスタ（ＡＲ）にカラーパレッ
トデータリードレジスタ（ＣＰＲ）のレジスタ番号０３
ｈをセットする。４ｓｔｅｐ：カラーパレットデータリードレジスタのデ
ータを読む。（ＣＰＡはインクリメントされる。）５ｓｔｅｐ：カラーパレットデータリードレジスタのデ
ータを読む。（ＣＰＡはインクリメントされる。）

【００３８】８ｂｉｔバス選択時の、データリードレジ
スタからの読みだしは下位バイト、上位バイトの順に行
い、上位バイトが読み出されたた時点で内部レジスタへ
の実際の書き込みが行われ、ＣＰＡがインクリメントす
る。

【００３９】カラーパレットデータの表示について説明
する。ＶＤＰおよび、コントローラユニット、画像デー
タ伸長ユニットのカラーパレットデータ面は、カラーパ
レットＲＡＭによってカラーパレットデータをＹ、Ｕ、
Ｖデータに変換して実際の画像を表示しする。

【００４０】カラーパレットＲＡＭは１セットしかない
ため、カラーパレットデータを使用するすべての面は同
一のカラーパレットＲＡＭを使う。ただし、カラーパレ
ットアドレスオフセットレジスタを活用することによ
り、面ごとに使い始めるカラーパレットアドレスを設定
できる。

【００４１】表示の処理は、まずプライオリティ処理ブ
ロックで、１ドット単位で、表示すべき面が決定されま
す。その面がカラーパレットデータ面であれば、その面
のカラーパレットアドレスオフセット値がレジスタから
読み出され、その値の２倍とカラーパレットデータが加
算されて、カラーパレットアドレスが算出される。

【００４２】算出されたカラーパレットアドレスで指示
されたデータがそのドットの色になり、Ｙ、Ｕ、Ｖデー
タが次の機能ブロックに送られる。

【００４３】カラーパレットアドレスは、カラーパレッ
トデータと、面ごとに設定されているカラーパレットオ
フセット値とを演算して決定される。従って、カラーパ
レットデータが同じでも、面が違えば別の色を出すこと
ができる。演算式を以下に示す。

【００４４】カラーパレットアドレス（９ビット）＝カ
ラーパレットデータ（８ビット）＋（カラーパレットア
ドレスオフセット値×２）（８ビット）

【００４５】ＶＤＰ用カラーパレットオフセットレジス
タは１セットしかない。上位７０も下位７０も同じレジ
スタを使います。カラーパレットアドレスが５１１を越
えた場合、１０ビット目は単純に切り捨てられ、０アド
レスに続きます。図４にこの様子を示す。ＣＰＵがカラ
ーパレットＲＡＭにアクセスするときは、カラーパレッ
トアドレスオフセットは関係ない。

【００４６】各ＬＳＩからは、図５のような内訳のカラ
ーパレットデータが送られてくる。カラーパレットアド
レスを計算するとき、パレットバンク番号は単にパレッ
ト番号の上位ビットとして扱われ、パレットバンク番号
とパレット番号は区別されません。従って上に指名した
それぞれのモードでの８ビットのデータを、すべてカラ
ーパレットデータとして扱う。

【００４７】プライオリティ機能とは、ＶＤＰ、コント
ローラユニット、および画像データ伸長ユニットのおの
おのから同時に送られてくるその時点での画像ドット情
報を、プライオリティレジスタに指定された画面の優先
順位にしたがって処理し、表示する画像ドットを決定す
る機能である。

【００４８】本発明の実施例の画像処理装置における画
面構成は、ＶＤＰがスプライト（ＳＰ）面とバックグラ
ウンド（ＢＧ）面の２面、コントローラユニットがＢＭ
Ｇ０面、ＢＭＧ１面、ＢＭＧ２面、ＢＭＧ３面の４面、
画像データ伸長ユニットがＩＤＣＴ／ＲＬ面の１面を持
っている。

【００４９】実施例の装置におけるビデオエンコーダは
ＶＤＰを２個接続することができる。入力インターフェ
ースの部分で２つのＶＤＰの選択が行われ、通常は上位
のＶＤＰが選択されていて、上位のＶＤＰがクロマキー
データを出した場合にのみ、下位ＶＤＰが選択される。

【００５０】本例におけるビデオエンコーダのプライオ
リティレジスタのみではＶＤＰのＳＰ／ＢＧ、およびコ
ントローラユニットのＢＭＧ０〜ＢＭＧ３の優先順位の
変更はできず、それぞれのユニットの設定も合わせて変
更する必要がある

【００５１】ビデオエンコーダでのプライオリティ処理
はＶＤＰ、コントローラユニット、および画像データ伸
長ユニットの各デバイスから送られる面情報とプライオ
リティレジスタ値、およびデータがクロマキーか、など
によりドットごとに各ＬＳＩの優先順位を決める。

【００５２】図６は２５６ドットモードでのプライオリ
ティ処理の説明図である。ここではドットクロックの４
倍のクロックで処理を行いクロマキー処理、セロファン
処理などの特殊処理と併せてプライオリティ処理を行っ
ている。

【００５３】３２０ドットモードでは、コントローラユ
ニット、画像データ伸長ユニットは２５６ドット、ＶＤ
Ｐが３２０ドットなので２１Ｍｈｚの周期で表示すべき
面を決定し、その面（デバイス）を選択して、すぐ表示
する。

【００５４】次にクロマキー機能（透明処理）について
説明する。クロマキー機能（透明処理）とは、ある面の
一部分を透明として扱い、その透明部分にはプライオリ
ティの低い面が表示されるような機能である。

【００５５】具体的には、透明と判定される色（キー
色）が決まっていて、その色を使った部分が透明にな
る。キー色は、面がカラーパレットデータか、ＩＤＣＴ
−ＹＵＶデータか、コントローラユニットのＹＵＶデー
タかで扱いが違います。

【００５６】クロマキーを使わないときは、絵を作成す
るときにキー色を使わないことである。図７にクロマキ
ーの説明図を示す。

【００５７】カラーパレットデータ面のキー色として、
キー色＝カラーパレットデータ０（ＶＤＰはパレット番
号０）が使用されると、コントローラユニット、および
画像データ伸長ユニットのランレン面では、何色モード
でもカラーパレットデータ０は透明になる。ＶＤＰは、
すべてのカラーパレットバンクにおいてパレット番号０
が透明になる。

【００５８】なおコントローラユニットのカラーパレッ
トデータ面では、コントローラユニットがクロマキー判
定を行いインバリッド信号を送ってくる場合もある。

【００５９】コントローラユニット−ＹＵＶデータ面の
キー色（１６Ｍ色、６４Ｋ色モード）のキー色として、
キー色＝Ｙデータが００ｈの色の場合は、ＹＵＶのデー
タの内、Ｙデータが００ｈだったら、ＵＶの値に関わら
ず、そのドットは透明になる。透明にしたくない部分で
はＹデータに０１ｈを加算するなどして、００ｈになら
ないようデータを作る必要がある。

【００６０】ＩＤＣＴ−ＹＵＶデータ面のキー色とし
て、キー色＝クロマキー下限レジスタ値と、クロマキー
上限レジスタ値の間の色が選ばれた場合は、ＩＤＣＴ−
ＹＵＶ面では、表示しようとする色のＹＵＶ値が、クロ
マキーレジスタの上限・下限のＹＵＶ値の間にＹＵＶ共
入っている場合に、キー色と判定され透明になる。つま
り、

【００６１】クロマキーＹレジスタの上限Ｙ値をＹｕ
下限Ｙ値をＹｌクロマキーＵレジスタの上限Ｕ値をＵｕ下限Ｕ値をＵ
ｌクロマキーＶレジスタの上限Ｖ値をＶｕ下限Ｖ値をＶ
ｌ表示しようとする色のＹ値をＹｓ、Ｕ値をＵｓ、Ｖ値を
Ｖｓ

【００６２】とすると次の式が真になったとき、表示し
ようとする色はキー色であり、透明になる。

【００６３】（Ｙｕ＞Ｙｓ＞＝Ｙｌ）ａｎｄ（Ｕｕ＞Ｕ
ｓ＞＝Ｕｌ）ａｎｄ（Ｖｕ＞Ｖｓ＞＝Ｖｌ）

【００６４】コントローラユニットおよび画像データ伸
長ユニットからのインバリッド信号の処理について説明
する。コントローラユニット、および画像データ伸長ユ
ニットからインバリッド信号が入力された場合、本発明
のビデオエンコーダでは、そのドットについてそのＬＳ
Ｉからクロマキーのキー色が入力されたのと同様に透明
として扱う。

【００６５】最もプライオリティの低い面のクロマキー
部分の処理は次のようになされる。最もプライオリティ
の低い面のクロマキー部分には、プライオリティ処理で
次にくる面が表示される。

【００６６】従って、ＹＵＶデータの面も含めて、すべ
ての面が透明の部分は、プライオリティ処理で次にくる
面が表示されることになる。セロファン処理の場合も同
様にして、最もプライオリティの低い面のクロマキー部
分が、処理される。図８は以上の処理をまとめたもので
ある。

【００６７】セロファン機能とは、本発明のビデオエン
コーダの中でプライオリティに従って画像を合成する際
に、上の画像と下の画像とを混ぜ合わせて表示する機能
である。

【００６８】例えば、コントローラユニットの０面のセ
ロファンをＯＮにすると、それよりプライオリティの低
い面が、コントローラユニットの０面の画像と混ざるの
で、コントローラユニットの０面が半透明になったよう
に表示される。

【００６９】画像を混ぜ合わせる比率を変化させること
ができるので、画像のフェードイン・アウトと、画像の
滑らかな切り替えなどが実現できる。

【００７０】セロファン演算は重ねる面のデータをＹ
ａ、Ｕａ、Ｖａ、重ねられる面のデータをＹｂ、Ｕｂ、
Ｖｂ、セロファン係数をｍｙ、ｍｕ、ｍｖ、ｎｙ、ｎ
ｖ、ｎｕとすると、演算結果Ｙ、Ｕ、Ｖは次の式により
決まる。

【００７１】Ｙ＝ｍｙ・Ｙａ＋ｎｙ・ＹｂＵ＝ｍｕ・（Ｕａ−８０ｈ）＋ｎｕ・（Ｕｂ−８０ｈ）
＋８０ｈＶ＝ｍｖ・（Ｖａ−８０ｈ）＋ｎｖ・（Ｖｂ−８０ｈ）
＋８０ｈ

【００７２】Ｕ，Ｖは８０ｈを０とみなした符号付き数
として演算するので、係数が０になれば結果は８０ｈに
なる。それぞれオーバーフローした場合はＦＦｈ、アン
ダーフローした場合は００ｈになる。

【００７３】また、セロファン係数は０／８〜８／８ま
での９段階あり、分子の値を設定することによってセロ
ファンの度合が変わる。係数の設定はソフトで行わなけ
ればならない。

【００７４】セロファン係数レジスタは、その６個のパ
ラメータが１セットになって、それが３セットある。あ
る面にセロファンを設定する場合、セロファン係数レジ
スタ番号（１〜３）を、セロファン面設定レジスタの、
指定された場所に書き込みます。またここに０をセット
すると、その面のセロファンはＯＦＦになる。セロファ
ン係数レジスタの値９〜Ｆはサポートしていないので設
定しない。

【００７５】重ねようとする面のクロマキー部分では、
セロファン演算は実行されず、通常のクロマキー処理と
なる。また、セロファン機能は以下のような機能を使う
ことができる。

【００７６】多重セロファン機能としてセロファンをか
けた面に対して、さらにセロファンをかける。フロント
セロファン機能として画面全体の色調や明るさを、予め
設定した色でセロファンをかけることにより変えること
ができる。

【００７７】バックセロファン機能としてプライオリテ
ィがもっとも低い面はセロファンをかける相手がないた
め、通常はセロファンは無効になるが、バックセロファ
ン機能を使うと、その面に対して、予め設定した色でセ
ロファンをかけることができる。

【００７８】スプライト特殊処理として、スプライト面
では、表示しようとするスプライトが使用しているパレ
ットバンク番号によって、セロファンのＯＦ／ＯＦＦ設
定が可能である。パレットバンク番号ごとにセロファン
演算の、ＯＮ／ＯＦＦの設定を行う。

【００７９】図９にセロファン演算におけるデータフロ
ーを示す。ここではＵ，Ｖは８０ｈを０とみなした符号
付き数値として演算される。図１０はセロファン機能の
処理フロー図である。

【００８０】図１１はセロファン処理の概念図である。
処理は、１ドットごとに行われ、ＶＤＰ、コントローラ
ユニット、および画像データ伸長ユニットは１，２，３
のいずれかにそれぞれ対応する。この対応は、各々のＬ
ＳＩユニットが出力している面のプライオリティによ
り、１ドットごとに決定される。

【００８１】たとえば、あるドットにおいて、プライオ
リティが、ＶＤＰ＞コントローラユニット＞画像データ
伸長ユニット、であったらはＶＤＰ、はコントロー
ラユニットは画像データ伸長ユニットとなる。

【００８２】そして、の面（たとえばコントローラユ
ニットのＢＭＧ１面）がセロファンＯＮになっていたら
面と面との間でセロファン処理される。セロファン
処理の係数は、の面に設定されている係数レジスタの
値です。

【００８３】また、の面（たとえばＢＧ面）にもセロ
ファンがＯＮになっていたら先ほどセロファン処理され
た結果との間でセロファン処理される。の面のセロ
ファン処理がＯＦＦだったら、の面はの面に隠れて
しまうため、の面との面の間だけのセロファン処理
になる。

【００８４】ただし、の面のクロマキー部分はの面
が隠れずに見える。の面にセロファン処理が設定して
あっても、無効になる。セロファンのＯＦ／ＯＦＦも面
によってドットごとに決定される。

【００８５】セロファン機能では同じデバイス（ＶＤ
Ｐ、コントローラユニット、画像データ伸長ユニット）
からセロファンされる面の間でセロファン演算すること
はできない。たとえば、コントローラユニットのＢＭＧ
１面とＢＭＧ２面との間でセロファン演算することはで
きない。また、ＶＤＰのスプライト面とＶＤＰのＢＦ面
の間のセロファン演算もできない。

【００８６】これは、１ドット単位で考えた場合に、Ｖ
ＤＰ，コントローラユニットは、それぞれの内部のプラ
イオリティで選択された１つの画面の１ドットのデータ
が出力されるだけなので、同じデバイスのほかの面とセ
ロファン演算はできないのである。

【００８７】フロントセロファンとバックセロファン
は、全面単色の面（固定カラー面）を１面持っていてそ
の面との間でセロファン演算を行う機能である。固定カ
ラー面の色は、固定カラーレジスタに設定する。

【００８８】フロントセロファン機能は、ＶＤＰ、コン
トローラユニット、および画像データ伸長ユニットから
の面のセロファン処理が終わった後、固定カラー面とセ
ロファン演算を行う機能である。セロファン演算の係数
は、係数レジスタ１の値が使用される。図１２はフロン
トセロファンの説明図である。

【００８９】バックセロファン機能は、ＶＤＰ，コント
ローラユニット、および画像データ伸長ユニットの中で
最もプライオリティの低い面と、固定カラー面のセロフ
ァン処理をし、次のプライオリティの面の処理を行う機
能である。係数は、面で設定されている係数レジスタ
の値が使用される。図１３はバックセロファンの説明図
である。

【００９０】フロントセロファンとバックセロファンを
同時にかけることはできない。フロントセロファン、バ
ックセロファンの設定は次の水平表示期間から有効にな
る。

【００９１】ＶＤＰのスプライトは、すべてスプライト
面として認識されるので、スプライト面のセロファンを
ＯＮにすると、基本的にすべてのスプライトにセロファ
ン処理がかかる。しかし、次の方法によって特定のスプ
ライトだけセロファン処理をかけないようにすることが
可能である。

【００９２】セロファン処理をかけたくないスプライト
が使用しているカラーパレットバンク番号を、ＳＰスプ
ライト個別設定レジスタでセロファン処理ＯＦＦにセッ
トする。すると、そのカラーパレットバンク番号を使用
しているスプライトのドットでは、スプライト面のセロ
ファンがＯＦＦになっているのと同じ動作をする。

【００９３】ただし、この機能はスプライト面のセロフ
ァン演算時に機能するだけなので、スプライト面よりも
プライオリティが高い面にセロファン処理が設定されて
いれば、そのセロファン処理時には、どのスプライトも
セロファンの対象になる。

【００９４】本発明のビデオエンコーダのＹＵＶ信号
は、おのおの内蔵されたＤ／Ａコンバータでアナログ信
号に変換される。Ｄ／ＡコンバータはＹＵＶとも８ビッ
トである。ただし、パレットデータなどＵＶが４ビット
のデータしかない場合、それぞれ下４ビットに００００
をつけて８ビットにする。

【００９５】Ｙは、００ｈが黒、ＦＦｈが白として直線
的にアナログ信号に変換される。ＵおよびＶもデータが
そのまま直線的にアナログ信号に変換されるが、色差信
号なので極性があり、８０ｈを基準として、それより上
を正、下を負とする。

【００９６】色の濃さは８０ｈからの差に比例するの
で、００ｈおよびＦＦｈが最も色が濃くなり、Ｕ・Ｖと
も８０ｈであれば無色になる。色相は、Ｕ，Ｖの８０ｈ
からの差の比と、それぞれの極性で決まる。

【００９７】Ｄ／Ａ変換する際、Ｙ信号は同期信号付き
／無しを、ＵおよびＶ信号は色副搬送はによる変調の有
り／無しを選択できる。色副搬送波の変調を有りにした
場合、規定のタイミング、振幅で，Ｕ信号にカラーバー
ストが重畳される。Ｄ／Ａコンバータは電流加算型で、
外部回路の入力インピーダンスにより電圧に変換され
る。

【００９８】同期無しＹ信号と、変調無しＵＶ信号を外
部回路でアナログ演算することにより、ＲＧＢ信号を作
ることができる。また、同期付きＹ信号と、変調有りＵ
Ｖ信号を外付け回路にて混合することによりＣＲＴ用コ
ンポジットビデオ信号を作ることができる。

【００９９】本発明のビデオエンコーダの内部レジスタ
のアクセス方法について説明する。レジスタは、アドレ
スレジスタを用いて間接的にアドレッシングする。

【０１００】（ステップ１）−ＣＥＴ（チップイネーブ
ル）とＡ１端子をともに「Ｌ」にする。アドレスレジス
タ（ＡＲ）が選択されるので、アクセスしたいレジスタ
番号をライトする。（ステップ２）−ＣＥＴ（チップイネーブル）を「Ｌ」
とＡ１端子を「Ｈ」にする。

【０１０１】アドレスレジスタに示されたレジスタが選
択されるので、必要なリードライトを行う。なお、アド
レスレジスタは書き換えない限り変化しないので、同じ
レジスタにアクセスするときはステップ１を省略でき
る。

【０１０２】アドレスレジスタをリードすると、ステー
タスレジスタとなり、アドレスレジスタの値の他、ラス
タカウント値、インターレースの情報なども同時に読み
出される。

【０１０３】データバス幅の１６ｂｉｔ，８ｂｉｔ選択
についてデータバス幅の選択はＥＸ８／−１６端子で行われる。
それぞれの場合のレジスタへのアクセスは、データ幅８
ビットの時は、Ａ０の「０／１」によってレジスタのロ
ーバイト、ハイバイトがアクセスされる。データ幅１６
ビットのときは、直接１６ビットの読み書きができるの
で、Ａ０は無視される。

【０１０４】内部レジスタの機能（１）アドレスレジスタ（ＡＲ）図１４に示すように、アドレスレジスタ（ＡＲ）は、Ｎ
Ｔ内部のレジスタＲ００〜Ｒ１５を指定する。Ａ１が
「Ｌ」レベルの時、ビデオエンコーダにライトするとＡ
Ｒが選択される。Ｒ００〜Ｒ１５にライトまたはリード
するときは、まずＡＲに指定するレジスタの番号をライ
トする。

【０１０５】（２）ステータスレジスタ（ＳＲ）Ａ１が「Ｌ」レベルの時、ビデオエンコーダにリードを
行うとステータスレジスタが選択される。アドレスレジ
スタの値の他、表示中のラスタ番号やインタレースの表
示面の情報が得られる。ステータスレジスタを図１５に
示す。

【０１０６】ａ．ＡＲ（ｂｉｔ０〜４）現在のアドレスレジスタの値。

【０１０７】ｂ．ＲＡＳＴＥＲＣＯＵＮＴ（ｂｉｔ５
〜１３）ＣＲＴに現在表示中のラスタ番号を示す。表示期間は２
２〜２６１までである。なお、ＮＴＳＣ信号で定義され
る走査線番号とは一致しない。また外部同期中、外部同
期信号が乱れているときは１ＦＦｈになる。

【０１０８】ｃ．Ｏ／Ｅ（ｂｉｔ１４）インタレースモード時に、ＣＲＴに現在表示中の画面が
奇数フィールドか偶数フィールドかを示す。０：偶、
１：奇である。

【０１０９】ｄ．ＤＩＳＰ（ｂｉｔ１５）ビデオエンコーダが現在表示期間中であるか、非表示期
間中（Ｈブランク、Ｖブランク）であるかを示す。０：
非表示、１：表示である。

【０１１０】（３）コントロールレジスタ（ＣＲ：Ｒ０
０）ｂｉｔ８〜１４は次の水平期間から、他は次の垂直期間
から有効である。コントロールレジスタはビデオエンコ
ーダの表示モードを設定するレジスタである。図１６に
コントロールレジスタを示す。

【０１１１】ａ．ＤＣＣ（ｂｉｔ０，１）図１７にインタレース／ノンインタレースのモード切り
替えを示す。

【０１１２】ｂ．ＥＸ外部同期を行うときは１をセットする。外部同期信号が
検出されるまでフリーランを行い、正しい周期の同期信
号が検出されるとロックする。０をセットすると外部同
期が解除されるが、外部同期信号が激しく乱れていた場
合は、その間は解除しないことがある。リセット後は０
が設定される。

【０１１３】ｃ．ＤＣ７ＶＤＰを水平３２０ドット表示にするビットである。１
をセットすると水平３２０ドット表示になる。このモー
ドではＶＤＰのみドットクロックが７ＭＨｚになり、セ
ロファン機能は無効になる。

【０１１４】ｄ．ブランキング（ｂｉｔ８〜１４）画面に各画面の表示を行うか否かを設定するｂｉｔであ
る。次の水平期間から有効になる。

【０１１５】Ｒ００ｂｉｔ８０：ＢＧを消す１：Ｂ
Ｇを表示Ｒ００ｂｉｔ９０：ＳＰを消す１：Ｓ
Ｐを表示Ｒ００ｂｉｔ１００：ＢＭＧ０を消す１：Ｂ
ＭＧ０を表示Ｒ００ｂｉｔ１１０：ＢＭＧ１を消す１：Ｂ
ＭＧ１を表示Ｒ００ｂｉｔ１２０：ＢＭＧ２を消す１：Ｂ
ＭＧ２を表示Ｒ００ｂｉｔ１３０：ＢＭＧ３を消す１：Ｂ
ＭＧ３を表示Ｒ００ｂｉｔ１４０：IDCT/RL画像を消す１：IDC
T/RL画像を表示

【０１１６】オールブランキング（ｂｉｔ８〜１４をす
べて０にする＝リセット状態）にした場合、ＹＵＶ出力
には、黒色（Ｙ＝００ｈ、Ｕ＝８０ｈ、Ｖ＝８０ｈ）を
出力する。

【０１１７】（４）カラーパレットアドレスレジスタ
（ＣＰＡ：Ｒ０１）カラーパレットアドレスレジスタは、ＣＰＵがカラーパ
レットＲＡＭのアクセスを行うときのカラーパレットア
ドレスを設定するレジスタである。図１８にレジスタの
構造を示す。

【０１１８】カラーパレットデータライトレジスタ、カ
ラーパレットデータリードレジスタは、このカラーパレ
ットアドレスレジスタでカラーパレットのアドレッシン
グをし、データのリード・ライトを行う。

【０１１９】カラーパレットアドレスレジスタは、デー
タが一度セットされると、カラーパレットデータライ
ト、カラーパレットデータリードの各レジスタがアクセ
スされる度に自動的にインクリメントされる。

【０１２０】（５）カラーパレットデータライトレジス
タ（ＣＰＷ：Ｒ０２）図１９に示すカラーパレットデータライトレジスタは、
ＣＰＵがカラーパレットＲＡＭにデータを書き込む際の
データの書き込みレジスタである。

【０１２１】データはＣＰＡの示すカラーパレットアド
レスに書き込まれる。データはＹＵＶとも正の整数形式
で設定する。ＵＶに関しては、Ｄ／Ａコンバータが８ビ
ットなので内部では、下４ビットを００００とした８ビ
ットで扱われます。

【０１２２】カラーパレットアドレスレジスタが自動イ
ンクリメント機能を持っているのでデータを連続して書
き込むことが出来ます。

【０１２３】データバス８ビット時には、上位バイトを
書き込んだ時点で実際のレジスタへの書き込みが行われ
るので、書き込みは、下位バイト、上位バイトの順に行
わう必要がある。ＣＰＡのインクリメントも上位バイト
書き込み後に行われる。

【０１２４】（６）カラーパレットデータリードレジス
タ（ＣＰＲ：Ｒ０３）カラーパレットデータリードレジスタは、ＣＰＵがカラ
ーパレットアドレスレジスタの示すカラーパレットアド
レスレジスタから読み出されます。カラーパレットアド
レスレジスタが自動インクリメント機能を持っているの
で、データを連続して読みだすことが出来る。

【０１２５】データバス８ビット時には、上位バイトを
読みだした後、インクリメントされますので、読みだし
は下位バイト、上位バイトの順に行う必要がある。

【０１２６】（７）カラーパレットアドレスオフセット
レジスタカラーパレットアドレスオフセットレジスタ１は，ＶＤ
Ｐのそれぞれの面が、カラーパレットアドレスの何番か
らのカラーパレットを使用するかを指示するレジスタで
ある。図２０にレジスタを示す。

【０１２７】実際には、セットされている値を２倍して
カラーパレットアドレスのオフセット値とします。セッ
トした各アドレスオフセット値は次の水平表示期間から
有効になります。

【０１２８】ＳＰカラーパレットアドレス＝ＳＰカラー
パレットデータ＋（ＳＰカラーパレットオフセット×
２）

【０１２９】ＢＧカラーパレットアドレス＝ＢＧカラー
パレットデータ＋（ＢＧカラーパレットオフセット×
２）

【０１３０】図２１に示すカラーパレットアドレスオフ
セットレジスタ２は、コントローラユニットからのカラ
ーパレットデータの面が何番からのカラーパレットを使
用するかを指示するレジスタです。ここでは、ＢＭＧ
０，ＢＭＧ１について設定しする。

【０１３１】実際には、セットされている値を２倍して
カラーパレットアドレスのオフセット値とします。セッ
トした各アドレスオフセット値は次の水平表示期間から
有効になる。

【０１３２】ＢＭＧ０カラーパレットアドレス＝ＢＭＧ
０カラーパレットデータ＋（ＢＭＧ０カラーパレットア
ドレスオフセット×２）

【０１３３】ＢＭＧ１カラーパレットアドレス＝ＢＭＧ
１カラーパレットデータ＋（ＢＭＧ１カラーパレットア
ドレスオフセット×２）

【０１３４】図２２のカラーパレットアドレスオフセッ
トレジスタ３は、コントローラユニットからのカラーパ
レットデータの面が何番からのカラーパレットを使用す
るかを指示するレジスタである。

【０１３５】ここでは、ＢＭＧ２，ＢＭＧ３について設
定します。実際には、セットされている値を２倍してカ
ラーパレットアドレスのオフセット値とする。セットし
た各アドレスオフセット値は次の水平表示期間から有効
になる。

【０１３６】ＢＭＧ２カラーパレットアドレス＝ＢＭＧ
２カラーパレットデータ＋（ＢＭＧ２カラーパレットア
ドレスオフセット×２）

【０１３７】ＢＭＧ３カラーパレットアドレス＝ＢＭＧ
３カラーパレットデータ＋（ＢＭＧ３カラーパレットア
ドレスオフセット×２）

【０１３８】図２３に示すカラーパレットアドレスオフ
セットレジスタ４は、画像データ伸長ユニットからのラ
ンレン面が何番からのカラーパレットを使用するかを指
示するレジスタである。実際には、セットされている値
を２倍してカラーパレットアドレスのオフセット値とす
る。

【０１３９】セットした各アドレスオフセット値は次の
水平表示期間から有効になる。画像データ伸長ユニット
のカラーパレットアドレス＝ＲＡＩＮＢＯＷカラーパレ
ットデータ＋（ＢＭＧ０カラーパレットアドレスオフセ
ット×２）となる。

【０１４０】（８）プライオリティーレジスタ図２４、図２５に示すプライオリティーレジスタ１、２
は、画面の優先順位を指定するレジスタで３ｂｉｔ（０
から７までの数）で示し数値の大きい方がより優先順位
が高くなる。ただし、同じ数値を複数のレジスタにセッ
トしない。

【０１４１】（９）クロマキーレジスタ（ＩＤＣＴ面で
使用）図２６に示すクロマキーＹ（輝度）レジスタは、ＩＤＣ
Ｔ面のクロマキー処理の際のＹ成分の上限・下限を示す
レジスタである。

【０１４２】データの形式は、正の整数で、黒＝００
H、白＝ＦＦHである。セットしたデータは次の水平表示
期間から有効になる。

【０１４３】図２７のクロマキーＵ（色差）レジスタ
は、ＩＤＣＴ面のクロマキー処理の際のＵ成分の上限・
下限を示すレジスタである。データの形式は、正の整数
である（黒＝００H、白＝ＦＦH）。セットしたデータは
次の水平表示期間から有効になる。

【０１４４】図２８のクロマキーＶ（色差）レジスタ
は、ＩＤＣＴ面のクロマキー処理の際のＶ成分の上限・
下限を示すレジスタである。セットしたデータは次の水
平表示期間から有効になる。

【０１４５】（１０）固定カラーレジスタ（ＣＣＲ：Ｒ
０Ｄ）固定カラーレジスタは、セロファン処理におけるフロン
トセロファン、バックセロファンに使用するレジスタ
で、図２９に示すようにＹ８ｂｉｔ、Ｕ４ｂｉｔ、Ｖ４
ｂｉｔの各データにより色の指定を行う。データの形式
は、正の整数で設定する。セットしたデータは次の水平
表示期間から有効になる。

【０１４６】（１１）セロファン面設定レジスタ（ＢＬ
Ｅ：Ｒ０Ｅ）セロファン面設定レジスタは、図３０に示すようにセロ
ファン処理における各設定をおこなうレジスタである。
セットしたデータは次の水平表示期間から有効になる。
図３１〜３７にレジスタの各データの詳細を示す。

【０１４７】（１２）ＳＰセロファン個別設定レジスタ
（ＳＰＢＬ：Ｒ０Ｆ）図３８のＳＰセロファン個別設定レジスタは、セロファ
ン機能におけるスプライト特殊処理で使用するレジスタ
である。

【０１４８】このレジスタでセロファンがＯＦＦに設定
されたカラーパレットバンク（ブロック）を使用したス
プライトにはセロファン処理が掛からない。セロファン
面設定レジスタで、スプライト面のセロファンがＯＮに
なっているときだけ、このレジスタは有効である。

【０１４９】（１３）セロファン係数レジスタセロファン係数レジスタ１Ａを図３９に示す。セロファ
ン係数レジスタは（１Ａ，１Ｂ），（２Ａ，２Ｂ），
（３Ａ，３Ｂ）のペアで使われ、ＹＵＶそれぞれの係数
は、０／８から８／８までの９段階である。レジスタに
はその分子の値をセットする。

【０１５０】セロファン処理においては各係数とＹ，
Ｕ，Ｖデータとは次のように演算される。重ねる面のデ
ータを（ＹＡ，ＵＡ，ＶＡ）、重ねられる面のデータを
（ＹＢ，ＵＢ，ＶＢ）とすると、

【０１５１】Ｙの係数はｍｙ；（Ｒnｂｉｔ８〜１
１）ｎｙ；（Ｒn+1ｂｉｔ８_〜１１）Ｕの係数はｍｕ；（Ｒnｂｉｔ４〜７）ｎｕ；（Ｒn
+1ｂｉｔ４_〜７）Ｖの係数はｍｖ；（Ｒnｂｉｔ０〜３）ｎｕ；（Ｒn
+1ｂｉｔ０_〜３）

【０１５２】ここで、Ｒnはレジスタ番号である。セロ
ファン処理後の（Ｙ，Ｕ，Ｖ）はＹ＝ｍｙ・ＹＡ＋ｎｙ・ＹＢＵ＝ｍｖ・（ＵＡ−８０ｈ）＋ｎｕ・（ＵＢ−８０ｈ）
＋８０ｈＶ＝ｍｖ・（ＶＡ−８０ｈ）＋ｎｖ・（ＶＢ−８０ｈ）
＋８０ｈとなる。

【０１５３】また、ＹＵＶがそれぞれＦＦｈより大きく
なった場合は、ＦＦｈでクリップされる。ただし、係数
の乗算部分については、レジスタの値が９以上の場合を
サポートしていないので、数値を設定しても正しい演算
は行われない。

【発明の効果】本発明の装置を用いることにより、アナ
ログ制御機器無しにクロスフェードによってスムーズな
画像の切り替えが可能となる。

【図面の簡単な説明】

【図１】本発明の実施例の装置のブロック図である。

【図２】本発明の画像処理装置に用いられるビデオエン
コーダユニットのブロック図である。

【図３】カラーパレットＲＡＭの構成図である。

【図４】カラーパレットアドレスの説明図である。

【図５】各ユニットのカラーパレットデータの表であ
る。

【図６】２５６ドットモードでのプライオリティ処理の
説明図である。

【図７】クロマキー処理の説明図である。

【図８】各ユニットからのデータクロマキー処理の表で
ある。

【図９】セロファン演算におけるデータフロー図であ
る。

【図１０】セロファン機能の処理フロー図である。

【図１１】セロファン処理の概念図である。

【図１２】フロントセロファンの説明図である。

【図１３】バックセロファンの説明図である。

【図１４】アドレスレジスタの説明図である。

【図１５】ステータスレジスタの説明図である。

【図１６】コントロールレジスタの説明図である。

【図１７】コントロールレジスタの説明図である。

【図１８】カラーパレットアドレスレジスタの説明図で
ある。

【図１９】カラーパレットデータライトレジスタの説明
図である。

【図２０】カラーパレットアドレスオフセットレジスタ
の説明図である。

【図２１】カラーパレットアドレスオフセットレジスタ
の説明図である。

【図２２】カラーパレットアドレスオフセットレジスタ
の説明図である。

【図２３】カラーパレットアドレスオフセットレジスタ
の説明図である。

【図２４】プライオリティーレジスタの説明図である。

【図２５】プライオリティーレジスタの説明図である。

【図２６】クロマキーＹ（輝度）レジスタの説明図であ
る。

【図２７】クロマキーＵ（色差）レジスタの説明図であ
る。

【図２８】クロマキーＶ（色差）レジスタの説明図であ
る。

【図２９】固定カラーレジスタの説明図である。

【図３０】セロファン面設定レジスタの説明図である。

【図３１】セロファン面設定レジスタの説明図である。

【図３２】セロファン面設定レジスタの説明図である。

【図３３】セロファン面設定レジスタの説明図である。

【図３４】セロファン面設定レジスタの説明図である。

【図３５】セロファン面設定レジスタの説明図である。

【図３６】セロファン面設定レジスタの説明図である。

【図３７】セロファン面設定レジスタの説明図である。

【図３８】ＳＰセロファン個別設定レジスタの説明図で
ある。

【図３９】セロファン係数レジスタの説明図である。

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成４年１１月１８日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】０１４９

【補正方法】変更

【補正内容】

【０１４９】（１３）セロファン係数レジスタセロファン係数レジスタを図３９に示す。セロファン係
数レジスタは（１Ａ，１Ｂ），（２Ａ，２Ｂ），（３
Ａ，３Ｂ）のペアで使われ、ＹＵＶそれぞれの係数は、
０／８から８／８までの９段階である。レジスタにはそ
の分子の値をセットする。 ─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成４年１１月２０日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】発明の詳細な説明

【補正方法】変更

【補正内容】

【発明の詳細な説明】

【０００１】

【０００２】

【００１０】

【００１１】本発明は画像処理装置に既存のＶＤＰを使
用するさいにこのセロファン機能を使えるようにするこ
とを目的とする。

【００１２】

【００１３】

【００１４】ＣＤーＲＯＭ等のゲームソフト記録媒体、
３２ビットＣＰＵ、画像・音声データ転送制御と各装置
のインターフェースを主とするコントローラユニット、
画像データ伸張変換ユニット、画像データ出力ユニッ
ト、音声データ出力ユニット、ビデオエンコーダユニッ
ト、ＶＤＰユニットなどで構成されている。各ユニット
専用にＫ−ＲＡＭ、Ｍ−ＲＡＭ、Ｒ−ＲＡＭ、Ｖ−ＲＡ
Ｍといったメモリを保有している。

【００２５】ＶＤＰインターフェースは２つのＶＤＰか
ら送られてくるデータのインターフェースで、通常は上
位のＶＤＰからデータを受け取り、上位のＶＤＰがクロ
マキーデータを出した場合のみ、下位のＶＤＰからデー
タを受けます。

【００２６】カラーパレットＲＡＭは、ビデオデータ入
力信号をＹＵＶデジタル信号に変換する。

【００４５】ＶＤＰ用カラーパレットオフセットレジス
タは１セットしかない。上位ＶＤＰも下位ＶＤＰも同じ
レジスタを使います。カラーパレットアドレスが５１１
を越えた場合、１０ビット目は単純に切り捨てられ、Ｖ
ＤＰアドレスに続きます。図４にこの様子を示す。ＣＰ
ＵがカラーパレットＲＡＭにアクセスするときは、カラ
ーパレットアドレスオフセットは関係ない。

【００４６】各ＬＳＩからは、図５のような内訳のカラ
ーパレットデータが送られてくる。カラーパレットアド
レスを計算するとき、パレットバンク番号は単にパレッ
ト番号の上位ビットとして扱われ、パレットバンク番号
とパレット番号は区別されません。従って上に指示した
それぞれのモードでの８ビットのデータを、すべてカラ
ーパレットデータとして扱う。

【００４９】実施例の装置におけるビデオエンコーダユ
ニットはＶＤＰを２個接続することができる。入力イン
ターフェースの部分で２つのＶＤＰの選択が行われ、通
常は上位のＶＤＰが選択されていて、上位のＶＤＰがク
ロマキーデータを出した場合にのみ、下位ＶＤＰが選択
される。

【００５０】本例におけるビデオエンコーダユニットの
プライオリティレジスタのみではＶＤＰのＳＰ／ＢＧ、
およびコントローラユニットのＢＭＧ０〜ＢＭＧ３の優
先順位の変更はできず、それぞれのユニットの設定も合
わせて変更する必要がある

【００５１】ビデオエンコーダユニットでのプライオリ
ティ処理はＶＤＰ、コントローラユニット、および画像
データ伸長ユニットの各デバイスから送られる面情報と
プライオリティレジスタ値、およびデータがクロマキー
か、などによりドットごとに各ＬＳＩの優先順位を決め
る。

【００６３】（Ｙｕ＞Ｙｓ≧Ｙｌ）ａｎｄ（Ｕｕ≧Ｕｓ
≧Ｕｌ）ａｎｄ（Ｖｕ≧Ｖｓ≧Ｖｌ）

【００６４】コントローラユニットおよび画像データ伸
長ユニットからのインバリッド信号の処理について説明
する。コントローラユニット、および画像データ伸長ユ
ニットからインバリッド信号が入力された場合、本発明
のビデオエンコーダユニットでは、そのドットについて
そのＬＳＩからクロマキーのキー色が入力されたのと同
様に透明として扱う。

【００６７】セロファン機能とは、本発明のビデオエン
コーダユニットの中でプライオリティに従って画像を合
成する際に、上の画像と下の画像とを混ぜ合わせて表示
する機能である。

【００８５】セロファン機能では同じデバイス（ＶＤ
Ｐ、コントローラユニット、画像データ伸長ユニット）
からセロファンされる面の間でセロファン演算すること
はできない。たとえば、コントローラユニットのＢＭＧ
１面とＢＭＧ２面との間でセロファン演算することはで
きない。また、ＶＤＰのスプライト面とＶＤＰのＢＧ面
の間のセロファン演算もできない。

【００９４】本発明のビデオエンコーダユニットのＹＵ
Ｖ信号は、おのおの内蔵されたＤ／Ａコンバータでアナ
ログ信号に変換される。Ｄ／ＡコンバータはＹＵＶとも
８ビットである。ただし、パレットデータなどＵＶが４
ビットのデータしかない場合、それぞれ下４ビットに０
０００をつけて８ビットにする。

【００９９】本発明のビデオエンコーダユニットの内部
レジスタのアクセス方法について説明する。レジスタ
は、アドレスレジスタを用いて間接的にアドレッシング
する。

【０１０４】内部レジスタの機能（１）アドレスレジスタ（ＡＲ）図１４に示すように、アドレスレジスタ（ＡＲ）は、ビ
デオエンコーダユニット内部のレジスタＲ００〜Ｒ１５
を指定する。Ａ１が「Ｌ」レベルの時、ビデオエンコー
ダユニットにライトするとＡＲが選択される。Ｒ００〜
Ｒ１５にライトまたはリードするときは、まずＡＲに指
定するレジスタの番号をライトする。

【０１０５】（２）ステータスレジスタ（ＳＲ）Ａ１が「Ｌ」レベルの時、ビデオエンコーダユニットに
リードを行うとステータスレジスタが選択される。アド
レスレジスタの値の他、表示中のラスタ番号やインタレ
ースの表示面の情報が得られる。ステータスレジスタを
図１５に示す。

【０１０９】ｄ．ＤＩＳＰ（ｂｉｔ１５）ビデオエンコーダユニットが現在表示期間中であるか、
非表示期間中（Ｈブランク、Ｖブランク）であるかを示
す。０：非表示、１：表示である。

【０１１０】（３）コントロールレジスタ（ＣＲ：Ｒ０
０）ｂｉｔ８〜１４は次の水平期間から、他は次の垂直期間
から有効である。コントロールレジスタはビデオエンコ
ーダユニットの表示モードを設定するレジスタである。
図１６にコントロールレジスタを示す。

【０１３０】図２１に示すカラーパレットアドレスオフ
セットレジスタ２は、コントローラユニットからのカラ
ーパレットデータの面が何番からのカラーパレットを使
用するかを指示するレジスタです。ここでは、ＢＭＧ
０，ＢＭＧ１について設定する。

【０１３９】セットした各アドレスオフセット値は次の
水平表示期間から有効になる。画像データ伸長ユニット
のカラーパレットアドレス＝画像データ伸長ユニットカ
ラーパレットデータ＋（画像データ伸長ユニットカラー
パレットアドレスオフセット×２）となる。

【０１４３】図２７のクロマキーＵ（色差）レジスタ
は、ＩＤＣＴ面のクロマキー処理の際のＵ成分の上限・
下限を示すレジスタである。データの形式は、正の整数
である。セットしたデータは次の水平表示期間から有効
になる。

【０１４４】図２８のクロマキーＶ（色差）レジスタ
は、ＩＤＣＴ面のクロマキー処理の際のＶ成分の上限・
下限を示すレジスタである。データの形式は正の整数で
ある。セットしたデータは次の水平表示期間から有効に
なる。

【０１４９】（１３）セロファン係数レジスタセロファン係数レジスタを図３９に示す。セロファン係
数レジスタは（１Ａ，１Ｂ），（２Ａ，２Ｂ），（３
Ａ，３Ｂ）のペアで使われ、ＹＵＶそれぞれの係数は、
０／８から８／８までの９段階である。レジスタにはそ
の分子の値をセットする。

【０１５１】Ｙの係数はｍｙ；（Ｒnｂｉｔ８〜１
１）ｎｙ；（Ｒ_n+1ｂｉｔ８〜１１）Ｕの係数はｍｕ；（Ｒnｂｉｔ４〜７）ｎｕ；（Ｒ
_n+1ｂｉｔ４〜７）Ｖの係数はｍｖ；（Ｒnｂｉｔ０〜３）ｎｕ；（Ｒ
_n+1ｂｉｔ０〜３）

【０１５２】ここで、Ｒnはレジスタ番号である。セロ
ファン処理後の（Ｙ，Ｕ，Ｖ）はＹ＝ｍｙ・ＹＡ＋ｎｙ・ＹＢＵ＝ｍｕ・（ＵＡ−８０ｈ）＋ｎｕ・（ＵＢ−８０ｈ）
＋８０ｈＶ＝ｍｖ・（ＶＡ−８０ｈ）＋ｎｖ・（ＶＢ−８０ｈ）
＋８０ｈとなる。

【０１５４】

【発明の効果】本発明の装置によれば既存のＶＤＰを用
いてセロファン機能を実現することができる。また、あ
る程度、セロファン機能のオン／オフが可能となる ─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成５年３月３０日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】図面の簡単な説明

【補正方法】変更

【補正内容】

【図面の簡単な説明】

【図１】本発明の実施例の装置のブロック図である。

【図３】カラーパレットＲＡＭの構成図である。

【図４】カラーパレットアドレスの説明図である。

【図５】各ユニットのカラーパレットデータの図表であ
る。

【図７】クロマキー処理の説明図である。

【図８】各ユニットからのデータクロマキー処理の図表
である。

【図９】セロファン演算におけるデータフロー図であ
る。

【図１０】セロファン機能の処理フロー図である。

【図１１】セロファン処理の概念図である。

【図１２】フロントセロファンの説明図である。

【図１３】バックセロファンの説明図である。

【図１４】アドレスレジスタの説明図である。

【図１５】ステータスレジスタの説明図である。

【図１６】コントロールレジスタの説明図である。

【図１７】インタレース／ノンインタレ−スの切換の説
明図である。

【図２４】プライオリティーレジスタの説明図である。

【図２５】プライオリティーレジスタの説明図である。

【図２９】固定カラーレジスタの説明図である。

【図３０】セロファン面設定レジスタの説明図である。

【図３１】セロファン面設定レジスタの説明図である。

【図３２】セロファン面設定レジスタの説明図である。

【図３３】セロファン面設定レジスタの説明図である。

【図３４】セロファン面設定レジスタの説明図である。

【図３５】セロファン面設定レジスタの説明図である。

【図３６】セロファン面設定レジスタの説明図である。

【図３７】セロファン面設定レジスタの説明図である。

【図３９】セロファン係数レジスタの説明図である。

Claims

【特許請求の範囲】

【請求項１】セロファン機能を有する画像処理装置に
おいて、ＶＤＰよりビデオエンコーダユニットに送られ
てくるデータ中のパレットバンク番号を１グループとし
てビデオエンコーダユニット側でセロファン機能のＯＮ
／ＯＦＦを行う手段を備えたことを特徴とする画像処理
装置。