JPH06295171A - 画像処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 異種複数の画像データ生成ユニットから送ら
れる画面の優先順位を決定する手段を得て、高機能性の
画像処理を実行できるコンピュータ装置を提供する。 【構成】 取り扱う各データ形式の画面データを画像デ
ータと面情報に分けて演算する。優先順位の決定はプラ
イオリティレジスタとプライオリティ回路、および、画
像データの出力制御および関連の画像処理機能を付帯す
るセレクタを利用して行う。画像データの表示画素数が
異なる場合、プライオリティ後の画像処理の制御クロッ
クを変更して、画素数の異なる画面の重ね合わせに対処
する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、画像処理機能を備える
コンピュータ装置に関する。

【０００２】

【従来の技術】従来のコンピュータ装置で行う画像処理
機能について、以下に説明する。コンピュータ装置で画
像処理と出力を行う場合、ＣＲＴ画面のラスタとキャラ
クタピッチを単位とするキャラクタと呼ばれるパターン
を単位としてバックグラウンド画面を構成している。バ
ックグラウンドとスプライトによる画面を重ね合わせる
表現方式を採っているコンピュータゲーム装置を例に挙
げる。

【０００３】コンピュータゲーム装置の画像処理機能
は、外部記憶装置、ＣＰＵ、ＶＲＡＭおよびビデオディ
スプレイコントローラ（ＶＤＣ）、ビデオエンコーダ
（ＶＤＥ）、ＣＲＴを主な構成とする。ＣＰＵの制御で
外部記憶装置から、ＶＲＡＭに画像データが転送され、
ＶＲＡＭから画像データを得て、処理を行い、出力され
る。

【０００４】バックグラウンドはキャラクタ毎に、表示
位置、色、パターンなどの情報で定義され、ＶＲＡＭ内
のバックグラウンドアトリビュートテーブル（ＢＡＴ）
とキャラクタジェネレータ（ＣＧ）というデータ形式で
管理される。

【０００５】スプライトは、スプライト毎に、表示位
置、色、パターンの情報で定義され、スプライトアトリ
ビュートテーブルバッファ（ＳＡＴＢ）とスプライトジ
ェネレータ（ＳＧ）というデータ形式で管理される。

【０００６】ＢＡＴはＣＧカラーとキャラクタコードか
らなり、ＣＧはキャラクタパターンを４面で定義する
（１６色モード）。キャラクタコードはＣＧのアドレス
を生成するコードである。このコードによりＢＡＴがど
のＣＧを参照するかがわかる。ＳＡＴＢは主にスプライ
トカラーとパターンコードで構成され、ＳＧは各スプラ
イトのパターンを定義する。このコードによりＳＡＴＢ
がどのＳＧを参照するかがわかる。

【０００７】バックグラウンドの画像データの出力は、
ラスタの位置からアドレスを生成してＢＡＴを読み、キ
ャラクタコードとＣＧカラーコードを得る。得られたキ
ャラクタコードからＣＧのアドレスを生成し、パターン
データを得て、ＣＧカラーコードとともに出力する。

【０００８】スプライトの画像データの出力では、ＳＡ
ＴＢのアドレス先頭から順次読み出しを行う。スプライ
トパターンコードとＳＧカラーコードを得たのち、スプ
ライトパターンコードからＳＧのアドレスを生成し、パ
ターンデータを得て、ＳＧカラーコードとともに出力す
る。逐次、ＳＡＴＢのＣＲＴ表示位置を指定する座標デ
ータやＳＡＴ領域の全データが書き換えられ、画面表示
を変化させる。

【０００９】バックグラウンドとスプライトの重ね合わ
せは、プライオリティ回路を利用して行っている。スプ
ライトデータとバックグラウンドデータがプライオリテ
ィ回路に送られると、プライオリティレジスタに書き込
まれた指示に従い、重なり合う座標位置では表示すべき
データのみの出力がある。

【００１０】スプライトを複数同時に表示し、スプライ
ト同士が重なり合ったときの優先順位を定めるために
は、ＶＲＡＭ中でのそれぞれのスプライトを定義してい
るＳＡＴ領域を優先順位順の通りのアドレスで配置す
る。スプライトデータの読み出し、転送を行う順を優先
順位に利用する方法である。

【００１１】バックグラウンドとスプライトによる表現
方式は、動画および静画の表示をすることができる。そ
の他、スキャナで読み込んだ画面データを静画表示する
機能がある。

【００１２】

【発明が解決しようとする課題】このように、従来は、
ビデオディスプレイコントローラで作られた複数画面を
プライオリティ回路が優先順位に従って出力を制御して
いる。プライオリティ回路は、ビデオディスプレイコン
トローラ内のバックグラウンド、スプライトの画像デー
タを処理している。

【００１３】従来、重ね合わせが行われているバックグ
ラウンドとスプライトは、表示ドットサイクルが等し
く、同一の画像データ生成ユニット内で生成する、全く
同じデータ形式の画像データである。バックグラウンド
画面が１面ないし２面と、スプライトの組み合わせは、
優先順位の決定が容易である。画像処理機能も簡素であ
るため、プライオリティ回路へのデータ転送は、ＣＲＴ
画面表示用のドットクロック通りの速度でよく、速度を
変更する必要はない。

【００１４】しかし、コンピュータ装置のマルチメディ
ア化を進めるため、取り扱う画像データの種類を増や
し、画像処理機能の拡充を図ろうとする動向が見られ
る。そのためには、異種複数の画像データ生成ユニット
から送られる画面データの出力を制御する必要がある。
各画像データに施す画像処理に要する時間を考慮して、
各画像データ生成ユニットからプライオリティ回路に画
面データを転送し、優先順位を決定する必要がある。

【００１５】本発明は、異種複数の画像データ生成ユニ
ットから送られる画面の優先順位を決定する手段を得
て、高機能性の画像処理を実行できるコンピュータ装置
を提供することを目的とする。

【００１６】

【課題を解決するための手段】上記の課題を解決するた
めに、本発明では、取り扱う各データ形式の画面データ
を画像データと面情報に分けて演算する。優先順位の決
定はプライオリティレジスタとプライオリティ回路、お
よび、画像データの出力制御および関連の画像処理機能
を付帯するセレクタを利用して行う。

【００１７】プライオリティレジスタの内容を含む面情
報をプライオリティ回路で演算し、演算結果をセレクタ
に送る。画像データはセレクタに送られ、面情報の演算
結果に従って、画像データの処理を行い、Ｄ／Ａコンバ
ータへ出力する。

【００１８】取り扱う画像データの表示画素数が異なる
場合、一定のピッチで画素の優先順位を考慮し、画素数
の異なる画面の重ね合わせに対処する。画素数の変化に
よるドットクロックの周波数の変更に対応し、セレク
タ、プライオリティ回路での処理時間を変更する。

【００１９】

【実施例】本発明の実施例について、図面とともに詳細
を説明する。図１は本発明の実施例における装置のブロ
ック図である。

【００２０】ＣＤーＲＯＭ等のソフト記録媒体、３２ビ
ットＣＰＵ、画像・音声データ転送制御と各装置のイン
ターフェースを主とするコントロールユニット、画像デ
ータ伸張変換ユニット、画像データ出力ユニット、音声
データ出力ユニット、ビデオエンコーダユニット、ＶＤ
Ｐユニットなどで構成されている。各ユニット専用にＫ
−ＲＡＭ、Ｍ−ＲＡＭ、Ｒ−ＲＡＭ、Ｖ−ＲＡＭといっ
たメモリを保有している。

【００２１】ＣＰＵはメモリサポートを通じて直接ＤＲ
ＡＭを制御できるメモリ制御機能と、Ｉ／Ｏポートを通
じて様々な周辺機器と通信できるＩ／Ｏ制御機能を持っ
ている。また、タイマとパラレル入出力ポートと割り込
み制御機構も備えている。

【００２２】ＣＰＵがＶＲＡＭに書き込んだ表示データ
はＶＤＰユニットが読みだし、データをビデオエンコー
ダユニットへ送ることで画面に表示される。

【００２３】コントローラユニットはＳＣＳＩコントロ
ーラを内蔵し、ＣＤ−ＲＯＭなどの外部記憶装置からＳ
ＣＳＩインターフェースを介して画像や音声などのデー
タを取り込む。取り込まれたデータはいったんＫ−ＲＡ
Ｍにバッファリングされる。

【００２４】コントローラユニットにはＤＲＡＭコント
ローラが内蔵され、この働きによりＫ−ＲＡＭに蓄えら
れたデータは決められたタイミングで読み出される。

【００２５】自然画バックグラウンド画像データは、コ
ントローラユニット内で１ドットデータ単位でプライオ
リティ判定を行ってビデオエンコーダユニットに送り出
す。

【００２６】データ圧縮された動画像（フルカラー、パ
レット）データは画像データ伸長ユニットに送る。画像
データ伸長ユニットはデータの伸長を行った後ビデオエ
ンコーダユニットに送る。

【００２７】ビデオエンコーダユニットではＶＤＰユニ
ット、コントローラユニット、画像データ伸長ユニット
から送られてきたＶＤＰ画像、自然画バックグラウンド
画像、動画像（フルカラー、パレット）データの重ね合
わせ処理、カラーパレット再生、特殊効果処理、および
Ｄ／Ａ変換などの処理を施して出力し、さらに外部回路
によって、最終的にＮＴＳＣ信号にエンコードされた画
像信号が出力される。

【００２８】ＣＤ−ＲＯＭなどから読み込まれたＡＤＰ
ＣＭ音声データは、画像データと同様にＫＲＡＭでバッ
ファリングされた後に、コントローラユニットにより音
声データ出力ユニットへ送られ、再生される。

【００２９】ビデオエンコーダユニットのブロック図を
図２に示す。ビデオエンコーダユニットはＩＣチップ上
に同期信号発生回路、カラーパレットＲＡＭ、プライオ
リティ演算回路、セロファン演算回路、映像信号用Ｄ／
Ａコンバーター、８／１６ｂｉｔデータバス（Ｍ−バ
ス）インターフェース、ＶＤＰインターフェース、コン
トローラユニットインターフェース、画像データ伸長ユ
ニットインターフェースなどを集積して作られている。

【００３０】８／１６ｂｉｔデータバス（Ｍ−バス）イ
ンターフェースはＣＰＵを含む処理システムのデータバ
スのデータ幅に合わせ、ビデオエンコーダユニット側の
動作を８ｂｉｔとするか、１６ｂｉｔとするかのＩ／Ｆ
切換回路である。

【００３１】ＶＤＰインターフェースは２つのＶＤＰか
ら送られてくるデータのインターフェースで、通常は上
位のＶＤＰからデータを受け取り、上位のＶＤＰがクロ
マキーデータを出した場合のみ、下位のＶＤＰからデー
タを受ける。

【００３２】カラーパレットＲＡＭは、ビデオデータ入
力信号をＹＵＶデジタル信号に変換する。

【００３３】ビデオエンコーダユニットは内部にレジス
タ（１６ビット×２４本）を備えている。これらに対し
てＣＰＵからアクセスすることにより、動作モードの設
定、カラーパレットのリード／ライトなどの機能を果た
す。

【００３４】カラーパレットＲＡＭについて説明する。
カラーパレットデータは、カラーパレットＲＡＭによっ
てＹＵＶデータに変換され、実際に表示できるデータに
なる。カラーパレットＲＡＭは、アドレス方向５１２ア
ドレス、データ方向１６ビットにより構成されるカラー
情報テーブルである。

【００３５】図３に示すように、カラーパレットＲＡＭ
は、アドレス方向５１２アドレス、データ方向１６ビッ
トのＲＡＭで構成されている。１アドレスが１色のデー
タをもち、計５１２色のデータを持つことができる。

【００３６】１色（１アドレス）のデータは、下に示さ
れる用にＹ８ビット、Ｕ４ビット、Ｖ４ビットから構成
され、６５５３６色を表現できる。Ｙデータは明るさを
示し、００（黒）〜ＦＦｈ（白）の値を持ち、Ｕデータ
は青−黄系の色差情報で、０〜１５の値をもち、無色の
場合８になる。Ｖデータは赤−緑系の色差情報で、０〜
１５の値をもち、無色の場合８になる。

【００３７】リセット後、カラーパレットアドレス０に
はＹＹ＝００ｈ、Ｕ＝０ｈ、Ｖ＝０ｈが設定される。従
って、リセット後は再度カラーパレットアドレス０に色
データの設定をする必要がある。

【００３８】カラーパレットＲＡＭへのＹＵＶデータの
設定の仕方について説明する。カラーパレットＲＡＭの
内容は、ＣＰＵによって書き込まれ、ＶＤＰ、コントロ
ーラユニット、画像データ伸長ユニットからのカラーパ
レット情報によって読み出されて、Ｙ、Ｕ、Ｖデータに
変換される。また、ＣＰＵは必要によりカラーパレット
ＲＡＭの内容をリードすることもできる。

【００３９】カラーパレットＲＡＭへの書き込み（デー
タを連続して書き込む場合）は以下のように行われる。

【００４０】１ｓｔｅｐ：アドレスレジスタ（ＡＲ）に
カラーパレットアドレスレジスタ（ＣＰＡ）のレジスタ
番号０１ｈをセットする ２ｓｔｅｐ：カラーパレットアドレスレジスタ（ＣＰ
Ａ）に開始アドレスを書く ３ｓｔｅｐ：アドレスレジスタ（ＡＲ）にカラーパレッ
トデータライトレジスタ（ＣＰＷ）のレジスタ番号０２
ｈをセットする。 ４ｓｔｅｐ：カラーパレットデータライトレジスタにデ
ータを書く。（ＣＰＡはインクリメントされる。） ５ｓｔｅｐ：カラーパレットデータライトレジスタにデ
ータを書く。（ＣＰＡはインクリメントされる。）

【００４１】８ｂｉｔバス選択時の、データライトレジ
スタへの書き込みは下位バイト、上位バイトの順に行
い、上位バイトの書き込みが行われた時点で内部レジス
タへの実際の書き込みが行われ、ＣＰＡがインクリメン
トする。

【００４２】８ｂｉｔバス選択時の、データリードレジ
スタからの読みだしは下位バイト、上位バイトの順に行
い、上位バイトが読み出されたた時点で内部レジスタへ
の実際の書き込みが行われ、ＣＰＡがインクリメントす
る。

【００４３】カラーパレットデータの表示について説明
する。ＶＤＰおよび、コントローラユニット、画像デー
タ伸長ユニットのカラーパレットデータ面は、カラーパ
レットＲＡＭによってカラーパレットデータをＹ、Ｕ、
Ｖデータに変換して実際の画像を表示する。

【００４４】カラーパレットＲＡＭは１セットしかない
ため、カラーパレットデータを使用するすべての面は同
一のカラーパレットＲＡＭを使う。ただし、カラーパレ
ットアドレスオフセットレジスタを活用することによ
り、面ごとに使い始めるカラーパレットアドレスを設定
できる。

【００４５】表示の処理は、まずプライオリティ処理ブ
ロックで、１ドット単位で、表示すべき面が決定され
る。その面がカラーパレットデータ面であれば、その面
のカラーパレットアドレスオフセット値がレジスタから
読み出され、その値の２倍とカラーパレットデータが加
算されて、カラーパレットアドレスが算出される。

【００４６】算出されたカラーパレットアドレスで指示
されたデータがそのドットの色になり、Ｙ、Ｕ、Ｖデー
タが次の機能ブロックに送られる。

【００４７】カラーパレットアドレスは、カラーパレッ
トデータと、面ごとに設定されているカラーパレットオ
フセット値とを演算して決定される。従って、カラーパ
レットデータが同じでも、面が違えば別の色を出すこと
ができる。

【００４８】ＶＤＰ用カラーパレットオフセットレジス
タは１セットで、上位ＶＤＰも下位ＶＤＰも同じレジス
タを使う。カラーパレットアドレスが５１１を越えた場
合、１０ビット目は単純に切り捨てられ、０アドレスに
続く。図４にこの様子を示す。ＣＰＵがカラーパレット
ＲＡＭにアクセスするときは、カラーパレットアドレス
オフセットは関係ない。

【００４９】各ＬＳＩからは、図５のような内訳のカラ
ーパレットデータが送られてくる。カラーパレットアド
レスを計算するとき、パレットバンク番号は単にパレッ
ト番号の上位ビットとして扱われ、パレットバンク番号
とパレット番号は区別されない。従って上に指名したそ
れぞれのモードでの８ビットのデータを、すべてカラー
パレットデータとして扱う。

【００５０】本発明の実施例では、プライオリティ機能
をビデオエンコーダに備え、ＶＤＰ、コントローラユニ
ット、および画像データ伸長ユニットのおのおのから同
時に送られてくるその時点での画像ドット情報を、プラ
イオリティレジスタに指定された画面の優先順位にした
がって処理し、表示する画像ドットを決定する。

【００５１】本発明の実施例の画像処理装置における画
面構成は、ＶＤＰがスプライト（ＳＰ）面とバックグラ
ウンド（ＢＧ）面の２面、コントローラユニットがＢＭ
Ｇ０面、ＢＭＧ１面、ＢＭＧ２面、ＢＭＧ３面の４面、
画像データ伸長ユニットがＩＤＣＴ／ＲＬ面の１面を持
っている。

【００５２】実施例の装置におけるビデオエンコーダは
ＶＤＰを２個接続することができる。入力インターフェ
ースの部分で２つのＶＤＰの選択が行われ、通常は上位
のＶＤＰが選択されていて、上位のＶＤＰがクロマキー
データを出した場合にのみ、下位ＶＤＰが選択される。

【００５３】本例におけるビデオエンコーダのプライオ
リティレジスタのみではＶＤＰのＳＰ／ＢＧ、およびコ
ントローラユニットのＢＭＧ０〜ＢＭＧ３の優先順位の
変更はできないので、それぞれのユニットの設定と合わ
せて変更する。

【００５４】ビデオエンコーダでのプライオリティ処理
はＶＤＰ、コントローラユニット、および画像データ伸
長ユニットの各デバイスから送られる面情報とプライオ
リティレジスタ値、およびデータがクロマキーか、など
によりドットごとに各ＬＳＩの優先順位を決める。

【００５５】図６は２５６ドットモードでのプライオリ
ティ処理の説明図である。ここではドットクロックの４
倍のクロックで処理を行いクロマキー処理、セロファン
処理などの特殊処理と併せてプライオリティ処理を行っ
ている。

【００５６】３２０ドットモードでは、コントローラユ
ニット、画像データ伸長ユニットは２５６ドット、ＶＤ
Ｐが３２０ドットなので２１Ｍｈｚの周期で表示すべき
面を決定し、その面（デバイス）を選択して、すぐ表示
する。

【００５７】クロマキー機能（透明処理）について説明
する。クロマキー機能（透明処理）とは、ある面の一部
分を透明として扱い、その透明部分にはプライオリティ
の低い面が表示されるような機能である。

【００５８】具体的には、透明と判定される色（キー
色）が決まっていて、その色を使った部分が透明にな
る。キー色は、面がカラーパレットデータか、ＩＤＣＴ
−ＹＵＶデータか、コントローラユニットのＹＵＶデー
タかで扱いが異なる。

【００５９】クロマキーを使わないときは、絵を作成す
るときにキー色を使わないことである。図７にクロマキ
ーの説明図を示す。

【００６０】カラーパレットデータ面では、ＶＤＰ、コ
ントローラユニット、および画像データ伸長ユニットの
ランレン面では、何色モードでもカラーパレットデータ
０は透明になる。ＶＤＰは、すべてのカラーパレットバ
ンクにおいてパレット番号０が透明になる。

【００６１】なおコントローラユニットのカラーパレッ
トデータ面では、コントローラユニットがクロマキー判
定を行いインバリッド信号を送ってくる場合もある。

【００６２】コントローラユニット−ＹＵＶデータ面
（１６Ｍ色、６４Ｋ色モード）では、ＹＵＶのデータの
内、Ｙデータが００ｈだったら、ＵＶの値に関わらず、
そのドットは透明になる。透明にしたくない部分ではＹ
データに０１ｈを加算するなどして、００ｈにならない
ようデータを作る必要がある。

【００６３】ＩＤＣＴ−ＹＵＶデータ面ではクロマキー
レジスタに設定した範囲の色が透明色となる。

【００６４】最もプライオリティの低い面のクロマキー
部分の処理は次のようになされる。最もプライオリティ
の低い面のクロマキー部分には、プライオリティで次に
くる面が表示される。

【００６５】従って、ＹＵＶデータの面も含めて、すべ
ての面が透明の部分は、プライオリティで次にくる面が
表示されることになる。セロファン処理の場合も同様に
して、最もプライオリティの低い面のクロマキー部分
が、処理される。図８は以上の処理をまとめたものであ
る。

【００６６】セロファン機能とは、本発明のビデオエン
コーダの中でプライオリティに従って画像を合成する際
に、上の画像と下の画像とを混ぜ合わせて表示する機能
である。

【００６７】例えば、コントローラユニットの０面のセ
ロファンをＯＮにすると、それよりプライオリティの低
い面が、コントローラユニットの０面の画像と混ざるの
で、コントローラユニットの０面が半透明になったよう
に表示される。

【００６８】画像を混ぜ合わせる比率を変化させること
ができるので、画像のフェードイン・アウトと、画像の
滑らかな切り替えなどが実現できる。

【００６９】セロファン係数は０／８〜８／８までの９
段階あり、分子の値を設定することによってセロファン
の度合が変わる。係数の設定はソフトで行わなければな
らない。

【００７０】セロファン係数レジスタは、その６個のパ
ラメータが１セットになって、それが３セットある。あ
る面にセロファンを設定する場合、セロファン係数レジ
スタ番号（１〜３）を、セロファン面設定レジスタの、
指定された場所に書き込みます。またここに０をセット
すると、その面のセロファンはＯＦＦになる。セロファ
ン係数レジスタの値９〜Ｆはサポートしていないので設
定しない。

【００７１】重ねようとする面のクロマキー部分では、
セロファン演算は実行されず、通常のクロマキー処理と
なる。また、セロファン機能は以下のような機能を使う
ことができる。

【００７２】多重セロファン機能としてセロファンをか
けた面に対して、さらにセロファンをかけることができ
る。フロントセロファン機能として画面全体の色調や明
るさを、予め設定した色でセロファンをかけることによ
り変えることができる。

【００７３】バックセロファン機能としてプライオリテ
ィがもっとも低い面はセロファンをかける相手がないた
め、通常はセロファンは無効になるが、バックセロファ
ン機能を使うと、その面に対して、予め設定した色でセ
ロファンをかけることができる。

【００７４】スプライト特殊処理として、スプライト面
では、表示しようとするスプライトが使用しているパレ
ットバンク番号によって、セロファンのＯＦ／ＯＦＦ設
定が可能である。パレットバンク番号ごとにセロファン
演算の、ＯＮ／ＯＦＦの設定を行う。

【００７５】図９はセロファン処理の概念図である。処
理は、１ドットごとに行われ、ＶＤＰ、コントローラユ
ニット、および画像データ伸長ユニットは１，２，３の
いずれかにそれぞれ対応する。この対応は、各々のＬＳ
Ｉユニットが出力している面のプライオリティにより、
１ドットごとに決定される。

【００７６】たとえば、あるドットにおいて、プライオ
リティが、ＶＤＰ＞コントローラユニット＞画像データ
伸長ユニット、であったらはＶＤＰ、はコントロー
ラユニットは画像データ伸長ユニットとなる。

【００７７】そして、の面（たとえばコントローラユ
ニットのＢＭＧ１面）がセロファンＯＮになっていたら
面と面との間でセロファン処理される。セロファン
処理の係数は、の面に設定されている係数レジスタの
値である。

【００７８】また、の面（たとえばＢＧ面）にもセロ
ファンがＯＮになっていたら先ほどセロファン処理され
た結果との間でセロファン処理される。の面のセロ
ファン処理がＯＦＦだったら、の面はの面に隠れて
しまうため、の面との面の間だけのセロファン処理
になる。

【００７９】ただし、の面のクロマキー部分はの面
が隠れずに見える。の面にセロファン処理が設定して
あっても、無効になる。セロファンのＯＦ／ＯＦＦも面
によってドットごとに決定される。

【００８０】セロファン機能では同じデバイス（ＶＤ
Ｐ、コントローラユニット、画像データ伸長ユニット）
からセロファンされる面の間でセロファン演算すること
はできない。たとえば、コントローラユニットのＢＭＧ
１面とＢＭＧ２面との間でセロファン演算することはで
きない。また、ＶＤＰのスプライト面とＶＤＰのＢＧ面
の間のセロファン演算もできない。

【００８１】これは、１ドット単位で考えた場合に、Ｖ
ＤＰ，コントローラユニットは、それぞれの内部のプラ
イオリティで選択された１つの画面の１ドットのデータ
が出力されるだけなので、同じデバイスのほかの面とセ
ロファン演算はできないのである。

【００８２】フロントセロファンとバックセロファン
は、全面単色の面（固定カラー面）を１面持っていてそ
の面との間でセロファン演算を行う機能である。固定カ
ラー面の色は、固定カラーレジスタに設定する。

【００８３】フロントセロファン機能は、ＶＤＰ、コン
トローラユニット、および画像データ伸長ユニットから
の面のセロファン処理が終わった後、固定カラー面とセ
ロファン演算を行う機能である。セロファン演算の係数
は、係数レジスタ１の値が使用される。図１０はフロン
トセロファンの説明図である。

【００８４】バックセロファン機能は、ＶＤＰ，コント
ローラユニット、および画像データ伸長ユニットの中で
最もプライオリティの低い面と、固定カラー面のセロフ
ァン処理をし、次のプライオリティの面の処理を行う機
能である。係数は、面で設定されている係数レジスタ
の値が使用される。図１１はバックセロファンの説明図
である。

【００８５】基本的にすべてのスプライトにセロファン
処理がかかるが、次の方法によって特定のスプライトだ
けセロファン処理をかけないようにすることが可能であ
る。

【００８６】セロファン処理をかけたくないスプライト
が使用しているカラーパレットバンク番号を、ＳＰスプ
ライト個別設定レジスタでセロファン処理ＯＦＦにセッ
トする。すると、そのカラーパレットバンク番号を使用
しているスプライトのドットでは、スプライト面のセロ
ファンがＯＦＦになっているのと同じ動作をする。

【００８７】ただし、この機能はスプライト面のセロフ
ァン演算時に機能するだけなので、スプライト面よりも
プライオリティが高い面にセロファン処理が設定されて
いれば、そのセロファン処理時には、どのスプライトも
セロファンの対象になる。

【００８８】本発明のビデオエンコーダの同期信号発生
機能について説明する。本発明のビデオエンコーダは同
期信号発生回路を内蔵しており、１２倍の色副搬送波周
波数を入力することにより、周辺のＩＣにたいしドット
クロック、水平同期信号の−ＨＳＹＮＣＡ、ＨＳＹＮＣ
Ｂ、ＨＳＹＮＣＣ、および垂直同期信号の−ＶＳＹＮＣ
を出力する。

【００８９】本発明のビデオエンコーダの内部レジスタ
の機能について説明する。レジスタは、アドレスレジス
タを用いて間接的にアドレッシングする。 内部レジスタの機能 （１）アドレスレジスタ（ＡＲ） 図１２に示すように、アドレスレジスタ（ＡＲ）は、ビ
デオエンコーダ内部のレジスタＲ００〜Ｒ１５を指定す
る。Ａ１が「Ｌ」レベルの時、ビデオエンコーダにライ
トするとＡＲが選択される。Ｒ００〜Ｒ１５にライトま
たはリードするときは、まずＡＲに指定するレジスタの
番号をライトする。

【００９０】（２）ステータスレジスタ（ＳＲ） Ａ１が「Ｌ」レベルの時、ビデオエンコーダにリードを
行うとステータスレジスタが選択される。アドレスレジ
スタの値の他、表示中のラスタ番号やインタレースの表
示面の情報が得られる。ステータスレジスタを図１３に
示す。

【００９１】ａ．ＡＲ （ｂｉｔ０〜４） 現在のアドレスレジスタの値。

【００９２】ｂ．ＲＡＳＴＥＲＣＯＵＮＴ （ｂｉｔ５
〜１３） ＣＲＴに現在表示中のラスタ番号を示す。表示期間は２
２〜２６１までである。なお、ＮＴＳＣ信号で定義され
る走査線番号とは一致しない。また外部同期中、外部同
期信号が乱れているときは１ＦＦｈになる。

【００９３】ｃ．Ｏ／Ｅ （ｂｉｔ１４） インタレースモード時に、ＣＲＴに現在表示中の画面が
奇数フィールドか偶数フィールドかを示す。０：偶、
１：奇である。

【００９４】ｄ．ＤＩＳＰ （ｂｉｔ１５） ビデオエンコーダが現在表示期間中であるか、非表示期
間中（Ｈブランク、Ｖブランク）であるかを示す。０：
非表示、１：表示である。

【００９５】（３）コントロールレジスタ（ＣＲ：Ｒ０
０） ｂｉｔ８〜１４は次の水平期間から、他は次の垂直期間
から有効である。コントロールレジスタはビデオエンコ
ーダの表示モードを設定するレジスタである。図１４に
コントロールレジスタを示す。

【００９６】ａ．ＤＣＣ（ｂｉｔ０，１） 図１５にインタレース／ノンインタレースのモード切り
替えを示す。

【００９７】ｂ．ＥＸ 外部同期を行うときは１をセットする。外部同期信号が
検出されるまでフリーランを行い、正しい周期の同期信
号が検出されるとロックする。０をセットすると外部同
期が解除されるが、外部同期信号が激しく乱れていた場
合は、その間は解除しないことがある。リセット後は０
が設定される。

【００９８】ｃ．ＤＣ７ ＶＤＰを水平３２０ドット表示にするビットである。１
をセットすると水平３２０ドット表示になる。このモー
ドではＶＤＰのみドットクロックが７ＭＨｚになり、セ
ロファン機能は無効になる。

【００９９】ｄ．ブランキング（ｂｉｔ８〜１４） 画面に各画面の表示を行うか否かを設定するｂｉｔであ
る。次の水平期間から有効になる。

【０１００】Ｒ００ ｂｉｔ８ ０：ＢＧを消す
１：ＢＧを表示 Ｒ００ ｂｉｔ９ ０：ＳＰを消す １：Ｓ
Ｐを表示 Ｒ００ ｂｉｔ１０ ０：ＢＭＧ０を消す １：Ｂ
ＭＧ０を表示 Ｒ００ ｂｉｔ１１ ０：ＢＭＧ１を消す １：Ｂ
ＭＧ１を表示 Ｒ００ ｂｉｔ１２ ０：ＢＭＧ２を消す １：Ｂ
ＭＧ２を表示 Ｒ００ ｂｉｔ１３ ０：ＢＭＧ３を消す １：Ｂ
ＭＧ３を表示 Ｒ００ ｂｉｔ１４ ０：IDCT/RL画像を消す １：IDC
T/RL画像を表示

【０１０１】オールブランキング（ｂｉｔ８〜１４をす
べて０にする＝リセット状態）にした場合、ＹＵＶ出力
には、黒色（Ｙ＝００ｈ、Ｕ＝８０ｈ、Ｖ＝８０ｈ）を
出力する。

【０１０２】（４）カラーパレットアドレスレジスタ
（ＣＰＡ：Ｒ０１） カラーパレットアドレスレジスタは、ＣＰＵがカラーパ
レットＲＡＭのアクセスを行うときのカラーパレットア
ドレスを設定するレジスタである。図１６にレジスタの
構造を示す。

【０１０３】カラーパレットデータライトレジスタ、カ
ラーパレットデータリードレジスタは、このカラーパレ
ットアドレスレジスタでカラーパレットのアドレッシン
グをし、データのリード・ライトを行う。

【０１０４】カラーパレットアドレスレジスタは、デー
タが一度セットされると、カラーパレットデータライ
ト、カラーパレットデータリードの各レジスタがアクセ
スされる度に自動的にインクリメントされる。

【０１０５】（５）カラーパレットデータライトレジス
タ（ＣＰＷ：Ｒ０２） 図１７に示すカラーパレットデータライトレジスタは、
ＣＰＵがカラーパレットＲＡＭにデータを書き込む際の
データの書き込みレジスタである。

【０１０６】データはＣＰＡの示すカラーパレットアド
レスに書き込まれる。データはＹＵＶとも正の整数形式
で設定する。ＵＶに関しては、Ｄ／Ａコンバータが８ビ
ットなので内部では、下４ビットを００００とした８ビ
ットで扱われる。

【０１０７】カラーパレットアドレスレジスタが自動イ
ンクリメント機能を持っているのでデータを連続して書
き込むことが出来る。

【０１０８】データバス８ビット時には、上位バイトを
書き込んだ時点で実際のレジスタへの書き込みが行われ
るので、書き込みは、下位バイト、上位バイトの順に行
わう必要がある。ＣＰＡのインクリメントも上位バイト
書き込み後に行われる。

【０１０９】（６）カラーパレットデータリードレジス
タ（ＣＰＲ：Ｒ０３） カラーパレットデータリードレジスタは、ＣＰＵがカラ
ーパレットアドレスレジスタの示すカラーパレットアド
レスレジスタから読み出されます。カラーパレットアド
レスレジスタが自動インクリメント機能を持っているの
で、データを連続して読みだすことが出来る。

【０１１０】データバス８ビット時には、上位バイトを
読みだした後、インクリメントされますので、読みだし
は下位バイト、上位バイトの順に行う必要がある。

【０１１１】（７）カラーパレットアドレスオフセット
レジスタ カラーパレットアドレスオフセットレジスタ１は，ＶＤ
Ｐのそれぞれの面が、カラーパレットアドレスの何番か
らのカラーパレットを使用するかを指示するレジスタで
ある。図１８にレジスタを示す。

【０１１２】実際には、セットされている値を２倍して
カラーパレットアドレスのオフセット値とする。セット
した各アドレスオフセット値は次の水平表示期間から有
効になる。

【０１１３】ＳＰカラーパレットアドレス＝ＳＰカラー
パレットデータ＋（ＳＰカラーパレットオフセット×
２）

【０１１４】ＢＧカラーパレットアドレス＝ＢＧカラー
パレットデータ＋（ＢＧカラーパレットオフセット×
２）

【０１１５】図１９に示すカラーパレットアドレスオフ
セットレジスタ２は、コントローラユニットからのカラ
ーパレットデータの面が何番からのカラーパレットを使
用するかを指示するレジスタである。ここでは、ＢＭＧ
０，ＢＭＧ１について設定する。

【０１１６】実際には、セットされている値を２倍して
カラーパレットアドレスのオフセット値とする。セット
した各アドレスオフセット値は次の水平表示期間から有
効になる。

【０１１７】ＢＭＧ０カラーパレットアドレス＝ＢＭＧ
０カラーパレットデータ＋（ＢＭＧ０カラーパレットア
ドレスオフセット×２）

【０１１８】ＢＭＧ１カラーパレットアドレス＝ＢＭＧ
１カラーパレットデータ＋（ＢＭＧ１カラーパレットア
ドレスオフセット×２）

【０１１９】図２０のカラーパレットアドレスオフセッ
トレジスタ３は、コントローラユニットからのカラーパ
レットデータの面が何番からのカラーパレットを使用す
るかを指示するレジスタである。

【０１２０】ここでは、ＢＭＧ２，ＢＭＧ３について設
定する。実際には、セットされている値を２倍してカラ
ーパレットアドレスのオフセット値とする。セットした
各アドレスオフセット値は次の水平表示期間から有効に
なる。

【０１２１】ＢＭＧ２カラーパレットアドレス＝ＢＭＧ
２カラーパレットデータ＋（ＢＭＧ２カラーパレットア
ドレスオフセット×２）

【０１２２】ＢＭＧ３カラーパレットアドレス＝ＢＭＧ
３カラーパレットデータ＋（ＢＭＧ３カラーパレットア
ドレスオフセット×２）

【０１２３】図２１に示すカラーパレットアドレスオフ
セットレジスタ４は、画像データ伸長ユニットからのラ
ンレン面が何番からのカラーパレットを使用するかを指
示するレジスタである。実際には、セットされている値
を２倍してカラーパレットアドレスのオフセット値とす
る。

【０１２４】セットした各アドレスオフセット値は次の
水平表示期間から有効になる。画像データ伸長ユニット
のカラーパレットアドレス＝画像データ伸長ユニットカ
ラーパレットデータ＋（画像データ伸長ユニットカラー
パレットアドレスオフセット×２）となる。

【０１２５】（８）プライオリティーレジスタ 図２２、図２３に示すプライオリティーレジスタ１、２
は、画面の優先順位を指定するレジスタで３ｂｉｔ（０
から７までの数）で示し数値の大きい方がより優先順位
が高くなる。ただし、同じ数値を複数のレジスタにセッ
トしない。

【０１２６】（９）クロマキーレジスタ（ＩＤＣＴ面で
使用） 図２４に示すクロマキーＹ（輝度）レジスタは、ＩＤＣ
Ｔ面のクロマキー処理の際のＹ成分の上限・下限を示す
レジスタである。

【０１２７】データの形式は、正の整数で、黒＝００
H、白＝ＦＦHである。セットしたデータは次の水平表示
期間から有効になる。

【０１２８】図２５のクロマキーＵ（色差）レジスタ
は、ＩＤＣＴ面のクロマキー処理の際のＵ成分の上限・
下限を示すレジスタである。データの形式は、正の整数
である（黒＝００H、白＝ＦＦH）。セットしたデータは
次の水平表示期間から有効になる。

【０１２９】図２６のクロマキーＶ（色差）レジスタ
は、ＩＤＣＴ面のクロマキー処理の際のＶ成分の上限・
下限を示すレジスタである。セットしたデータは次の水
平表示期間から有効になる。

【０１３０】（１０）固定カラーレジスタ（ＣＣＲ：Ｒ
０Ｄ） 固定カラーレジスタは、セロファン処理におけるフロン
トセロファン、バックセロファンに使用するレジスタ
で、図２７に示すようにＹ８ｂｉｔ、Ｕ４ｂｉｔ、Ｖ４
ｂｉｔの各データにより色の指定を行う。データの形式
は、正の整数で設定する。セットしたデータは次の水平
表示期間から有効になる。

【０１３１】（１１）セロファン面設定レジスタ（ＢＬ
Ｅ：Ｒ０Ｅ） セロファン面設定レジスタは、図２８に示すようにセロ
ファン処理における各設定をおこなうレジスタである。
セットしたデータは次の水平表示期間から有効になる。
図２９〜３５にレジスタの各データの詳細を示す。

【０１３２】（１２）ＳＰセロファン個別設定レジスタ
（ＳＰＢＬ：Ｒ０Ｆ） 図３６のＳＰセロファン個別設定レジスタは、セロファ
ン機能におけるスプライト特殊処理で使用するレジスタ
である。

【０１３３】このレジスタでセロファンがＯＦＦに設定
されたカラーパレットバンク（ブロック）を使用したス
プライトにはセロファン処理が掛からない。セロファン
面設定レジスタで、スプライト面のセロファンがＯＮに
なっているときだけ、このレジスタは有効である。

【０１３４】（１３）セロファン係数レジスタ セロファン係数レジスタ１Ａを図３７に示す。セロファ
ン係数レジスタは（１Ａ，１Ｂ），（２Ａ，２Ｂ），
（３Ａ，３Ｂ）のペアで使われ、ＹＵＶそれぞれの係数
は、０／８から８／８までの９段階である。レジスタに
はその分子の値をセットする。

【０１３５】

【発明の効果】上記のように本発明によれば、異種、複
数の画像データ生成ユニットからの画像の優先順位を決
定し、出力することが出来る。画像データの表示画素数
が異なっている場合も、画素を一定のピッチで優先順位
を決めることにより、画素数の異なる画面を重ね合わせ
ることが出来る。またプライオリティ機能と共にセロフ
ァン処理、クロマキー処理といった画像処理を実行でき
る。そのため、画質向上を目的とする解像度の改善に伴
う画素数の変化に対応し、複雑で高度な画面合成が可能
となる等の効果がある。

【図面の簡単な説明】

【図１】本発明の実施例の装置のブロック図である。

【図２】本発明の画像処理装置に用いられるビデオエン
コーダユニットのブロック図である。

【図３】カラーパレットＲＡＭの構成図である。

【図４】カラーパレットアドレスの説明図である。

【図５】各ユニットのカラーパレットデータの表であ
る。

【図６】２５６ドットモードでのプライオリティ処理の
説明図である。

【図７】クロマキー処理の説明図である。

【図８】セロファン演算におけるデータフロー図であ
る。

【図９】セロファン処理の概念図である。

【図１０】フロントセロファンの説明図である。

【図１１】バックセロファンの説明図である。

【図１２】アドレスレジスタの説明図である。

【図１３】ステータスレジスタの説明図である。

【図１４】コントロールレジスタの説明図である。

【図１５】インタレース／ノンインタレースのモードの
説明図である。

【図１６】カラーパレットアドレスレジスタの説明図で
ある。

【図１７】カラーパレットデータライトレジスタの説明
図である。

【図１８】カラーパレットアドレスオフセットレジスタ
の説明図である。

【図１９】カラーパレットアドレスオフセットレジスタ
の説明図である。

【図２０】カラーパレットアドレスオフセットレジスタ
の説明図である。

【図２１】カラーパレットアドレスオフセットレジスタ
の説明図である。

【図２２】プライオリティーレジスタの説明図である。

【図２３】プライオリティーレジスタの説明図である。

【図２４】クロマキーＹ（輝度）レジスタの説明図であ
る。

【図２５】クロマキーＵ（色差）レジスタの説明図であ
る。

【図２６】クロマキーＶ（色差）レジスタの説明図であ
る。

【図２７】固定カラーレジスタの説明図である。

【図２８】セロファン面設定レジスタの説明図である。

【図２９】セロファン面設定レジスタの説明図である。

【図３０】セロファン面設定レジスタの説明図である。

【図３１】セロファン面設定レジスタの説明図である。

【図３２】セロファン面設定レジスタの説明図である。

【図３３】セロファン面設定レジスタの説明図である。

【図３４】セロファン面設定レジスタの説明図である。

【図３５】セロファン面設定レジスタの説明図である。

【図３６】ＳＰセロファン個別設定レジスタの説明図で
ある。

【図３７】セロファン係数レジスタの説明図である。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 複数の画像データ生成ユニットからの複
   数種の画像データの表示優先順位を決定する手段を備え
   たコンピュータ画像処理装置において、処理対象画像デ
   ータの表示画素数に応じて表示優先順位の決定および後
   続の画像処理を制御するクロック切り換え手段を備えた
   ことを特徴とする画像処理装置。