JPH0772949A - パルス供給装置 - Google Patents
パルス供給装置Info
- Publication number
- JPH0772949A JPH0772949A JP5171183A JP17118393A JPH0772949A JP H0772949 A JPH0772949 A JP H0772949A JP 5171183 A JP5171183 A JP 5171183A JP 17118393 A JP17118393 A JP 17118393A JP H0772949 A JPH0772949 A JP H0772949A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- signal
- pulse
- supply device
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 クロック発生器Ａ及びＢの出力端に発生する
クロック信号ＣＫ相互の位相差をゼロにし、切替器１が
接続端子を端子ａからｂに切り替えても時分割多重装置
に供給すべきクロック信号ＣＫを歪ませることなく出力
することが可能なパルス供給装置を提供する。 【構成】 所定周期のマスタクロック信号に基づいて所
要周期のクロック信号を生成する手段と、このクロック
信号を１／ｎ（但し、ｎは整数）に分周する分周器のｎ
進カウンタとを具えたクロック発生器を複数設け、これ
等のクロック発生器のうちから選択され１つのクロック
発生器が生成するクロック信号を外部に出力するパルス
供給装置に於いて、前記選択したクロック発生器がｎを
計数する前の所定の計数値になる毎に他のクロック発生
器のカウンタをリセットするためのパルス信号を発生す
る手段と、そのパルス信号を遅延させる手段とを設けて
前記各クロック発生器が生成するクロック信号相互の位
相差をゼロにした。
クロック信号ＣＫ相互の位相差をゼロにし、切替器１が
接続端子を端子ａからｂに切り替えても時分割多重装置
に供給すべきクロック信号ＣＫを歪ませることなく出力
することが可能なパルス供給装置を提供する。 【構成】 所定周期のマスタクロック信号に基づいて所
要周期のクロック信号を生成する手段と、このクロック
信号を１／ｎ（但し、ｎは整数）に分周する分周器のｎ
進カウンタとを具えたクロック発生器を複数設け、これ
等のクロック発生器のうちから選択され１つのクロック
発生器が生成するクロック信号を外部に出力するパルス
供給装置に於いて、前記選択したクロック発生器がｎを
計数する前の所定の計数値になる毎に他のクロック発生
器のカウンタをリセットするためのパルス信号を発生す
る手段と、そのパルス信号を遅延させる手段とを設けて
前記各クロック発生器が生成するクロック信号相互の位
相差をゼロにした。
Description
【０００１】
【産業上の利用分野】本発明は所要周期のクロック信号
を外部装置に供給するためのパルス供給装置に関する。
を外部装置に供給するためのパルス供給装置に関する。
【０００２】
【従来技術】従来から、互いに位相が異なるクロック信
号で複数の伝送すべき信号を変調し、多重化する公衆回
線用の時分割多重装置は正常動作を常に維持するため、
図３に示すようなパルス供給装置を使用する場合が有
る。即ち、このパルス供給装置は前記互いに位相が異な
るクロック信号のうちの一つを時分割多重装置に供給す
るためのものであって、図示を省略した他のパルス供給
装置が出力するクロック信号とは位相が異なるクロック
信号ＣＫをクロック発生器Ａ及びこれと同等なクロック
発生器Ｂで夫々生成し、切替器１の端子ａ及びｂに供給
する。又、切替器１は通常、端子ｃを端子ａに接続する
と共に、クロック発生器Ａの出力クロック信号の異常を
制御器２が検出した場合には端子ｃを端子ｂに切替え
て、端子ｃからは常に正常なクロック信号を出力してク
ロック発生器Ａの故障に起因した時分割多重装置の異常
動作発生率を低下させるものである。
号で複数の伝送すべき信号を変調し、多重化する公衆回
線用の時分割多重装置は正常動作を常に維持するため、
図３に示すようなパルス供給装置を使用する場合が有
る。即ち、このパルス供給装置は前記互いに位相が異な
るクロック信号のうちの一つを時分割多重装置に供給す
るためのものであって、図示を省略した他のパルス供給
装置が出力するクロック信号とは位相が異なるクロック
信号ＣＫをクロック発生器Ａ及びこれと同等なクロック
発生器Ｂで夫々生成し、切替器１の端子ａ及びｂに供給
する。又、切替器１は通常、端子ｃを端子ａに接続する
と共に、クロック発生器Ａの出力クロック信号の異常を
制御器２が検出した場合には端子ｃを端子ｂに切替え
て、端子ｃからは常に正常なクロック信号を出力してク
ロック発生器Ａの故障に起因した時分割多重装置の異常
動作発生率を低下させるものである。
【０００３】更に、このパルス供給装置と他のパルス供
給装置は夫々が出力するクロック信号を互いに同期さ
せ、かつこれ等のクロック信号の位相を互いにずらす必
要があるため、同図に示すようにクロック発生器Ａは、
位相同期ループ回路（以下、ＰＬＬと称する）Ａ１とそ
の出力クロック信号を１／ｎ（但し、ｎは整数）に分周
するための分周器Ａ２を組み合わせた発振器を、又クロ
ック発生器ＢはＰＬＬＢ１と分周器Ｂ２を組み合わせた
発振器を夫々が具え、全てのパルス供給装置に共通して
供給されるマスタクロック信号ＭＫを基準に所望のクロ
ック信号ＣＫを生成する。このため、ＰＬＬＡ１及びＢ
１相互の特性を同一にすることが困難なことに起因して
クロック発生器Ａ及びＢが夫々生成するクロック信号の
位相が互いにずれて、切替器１が接続端子を端子ａから
ｂに切り替える際に端子ｃに発生するクロック信号ＣＫ
に歪みが生じることがある。そのため、従来のパルス供
給装置は分周器Ａ２の出力端と分周器Ｂ２のリセット端
子との間にリセット回路３を接続し、そのリセット回路
３で分周器Ａがクロック信号ＣＫを発生する毎に分周器
Ｂ２内部のｎ進カウンタをリセットするためのパルス信
号を発生することにより、クロック発生器Ａ及びＢの出
力端に発生するクロック信号ＣＫの位相を互いに同期さ
せて時分割多重装置に供給すべきクロック信号ＣＫの歪
みを防止していた。
給装置は夫々が出力するクロック信号を互いに同期さ
せ、かつこれ等のクロック信号の位相を互いにずらす必
要があるため、同図に示すようにクロック発生器Ａは、
位相同期ループ回路（以下、ＰＬＬと称する）Ａ１とそ
の出力クロック信号を１／ｎ（但し、ｎは整数）に分周
するための分周器Ａ２を組み合わせた発振器を、又クロ
ック発生器ＢはＰＬＬＢ１と分周器Ｂ２を組み合わせた
発振器を夫々が具え、全てのパルス供給装置に共通して
供給されるマスタクロック信号ＭＫを基準に所望のクロ
ック信号ＣＫを生成する。このため、ＰＬＬＡ１及びＢ
１相互の特性を同一にすることが困難なことに起因して
クロック発生器Ａ及びＢが夫々生成するクロック信号の
位相が互いにずれて、切替器１が接続端子を端子ａから
ｂに切り替える際に端子ｃに発生するクロック信号ＣＫ
に歪みが生じることがある。そのため、従来のパルス供
給装置は分周器Ａ２の出力端と分周器Ｂ２のリセット端
子との間にリセット回路３を接続し、そのリセット回路
３で分周器Ａがクロック信号ＣＫを発生する毎に分周器
Ｂ２内部のｎ進カウンタをリセットするためのパルス信
号を発生することにより、クロック発生器Ａ及びＢの出
力端に発生するクロック信号ＣＫの位相を互いに同期さ
せて時分割多重装置に供給すべきクロック信号ＣＫの歪
みを防止していた。
【０００４】しかしながら、このようなパルス供給装置
ではリセット回路３は分周器Ａ２が出力するクロック信
号ＣＫの発生を検知した後にパルス信号を発生するもの
であって、分周器Ａ２がクロック信号ＣＫを発生してか
らリセット回路３がパルス信号を発生するまでに要する
時間をゼロにするのは不可能であるから、クロック発生
器Ａ及びＢの出力端に発生するクロック信号ＣＫの位相
は互いにずれて、時分割多重装置に供給すべきクロック
信号ＣＫの歪みを完全に防止することができなかった。
ではリセット回路３は分周器Ａ２が出力するクロック信
号ＣＫの発生を検知した後にパルス信号を発生するもの
であって、分周器Ａ２がクロック信号ＣＫを発生してか
らリセット回路３がパルス信号を発生するまでに要する
時間をゼロにするのは不可能であるから、クロック発生
器Ａ及びＢの出力端に発生するクロック信号ＣＫの位相
は互いにずれて、時分割多重装置に供給すべきクロック
信号ＣＫの歪みを完全に防止することができなかった。
【０００５】
【発明の目的】本発明は上述したような従来のパルス供
給装置の問題を解決するためになされたものであって、
クロック発生器Ａ及びＢの出力端に発生するクロック信
号ＣＫ相互の位相差をゼロにし、切替器１が接続端子を
端子ａからｂに切り替えても時分割多重装置に供給すべ
きクロック信号ＣＫを歪ませることなく出力することが
可能なパルス供給装置を提供することを目的とする。
給装置の問題を解決するためになされたものであって、
クロック発生器Ａ及びＢの出力端に発生するクロック信
号ＣＫ相互の位相差をゼロにし、切替器１が接続端子を
端子ａからｂに切り替えても時分割多重装置に供給すべ
きクロック信号ＣＫを歪ませることなく出力することが
可能なパルス供給装置を提供することを目的とする。
【０００６】
【発明の概要】上述の目的を達成するため本発明のパル
ス供給装置は所定周期のマスタクロック信号に基づいて
所要周期のクロック信号を生成する手段と、このクロッ
ク信号を１／ｎに分周するｎ進カウンタとを具えたクロ
ック発生器を複数設け、これ等のクロック発生器のうち
から１つを選択し、その選択したクロック発生器が生成
するクロック信号を外部に出力するパルス供給装置に於
いて、前記選択したクロック発生器がｎを計数する前の
所定の計数値になる毎に他のクロック発生器のカウンタ
をリセットするためのパルス信号を発生する手段と、そ
のパルス信号を遅延させる手段とを設ける。
ス供給装置は所定周期のマスタクロック信号に基づいて
所要周期のクロック信号を生成する手段と、このクロッ
ク信号を１／ｎに分周するｎ進カウンタとを具えたクロ
ック発生器を複数設け、これ等のクロック発生器のうち
から１つを選択し、その選択したクロック発生器が生成
するクロック信号を外部に出力するパルス供給装置に於
いて、前記選択したクロック発生器がｎを計数する前の
所定の計数値になる毎に他のクロック発生器のカウンタ
をリセットするためのパルス信号を発生する手段と、そ
のパルス信号を遅延させる手段とを設ける。
【０００７】
【実施例】以下、本発明を図面に示した実施例に基づい
て詳細に説明する。図１は本発明のパルス供給装置の一
実施例を示す構成図である。同図に於いて、クロック発
生器ＡはＰＬＬＡ１と分周器Ａ２を、又クロック発生器
ＢはＰＬＬＢ１と分周器Ｂ２を夫々具える。又、クロッ
ク発生器Ａ、Ｂ、上記切替器１及び制御器２を図３に示
す従来のパルス供給装置と同様に接続する。更に、分周
器Ａ２の計数値出力端を計数判定器４及び遅延回路５を
介して分周器Ｂ２のリセット端子に接続し、切替器１の
端子ｃから外部装置に供給すべきクロック信号ＣＫを出
力するように構成する。
て詳細に説明する。図１は本発明のパルス供給装置の一
実施例を示す構成図である。同図に於いて、クロック発
生器ＡはＰＬＬＡ１と分周器Ａ２を、又クロック発生器
ＢはＰＬＬＢ１と分周器Ｂ２を夫々具える。又、クロッ
ク発生器Ａ、Ｂ、上記切替器１及び制御器２を図３に示
す従来のパルス供給装置と同様に接続する。更に、分周
器Ａ２の計数値出力端を計数判定器４及び遅延回路５を
介して分周器Ｂ２のリセット端子に接続し、切替器１の
端子ｃから外部装置に供給すべきクロック信号ＣＫを出
力するように構成する。
【０００８】このように構成するパルス供給装置は以下
のように動作する。即ち、このパルス供給装置は分周器
Ａ２内部のｎ進カウンタがＰＬＬＡ１の出力クロック信
号のパルス数を計数し、その計数値がｎになる毎にその
計数値をゼロリセットすると共に、所定のパルス信号を
発生してクロック信号ＣＫを生成する。又、計数判定器
４が分周器Ａ２内部のｎ進カウンタの計数値が（ｎ−
１）になる毎に分周器Ｂ２内部のｎ進カウンタをリセッ
トするためのパルス信号を発生する。更に、計数判定器
４がパルス信号を発生してから分周器Ａ２がパルス信号
を発生するまでにτ［ｓｅｃ］を要する場合、遅延回路
５を使用して計数判定器４の出力パルス信号をτ［ｓｅ
ｃ］遅延させる。
のように動作する。即ち、このパルス供給装置は分周器
Ａ２内部のｎ進カウンタがＰＬＬＡ１の出力クロック信
号のパルス数を計数し、その計数値がｎになる毎にその
計数値をゼロリセットすると共に、所定のパルス信号を
発生してクロック信号ＣＫを生成する。又、計数判定器
４が分周器Ａ２内部のｎ進カウンタの計数値が（ｎ−
１）になる毎に分周器Ｂ２内部のｎ進カウンタをリセッ
トするためのパルス信号を発生する。更に、計数判定器
４がパルス信号を発生してから分周器Ａ２がパルス信号
を発生するまでにτ［ｓｅｃ］を要する場合、遅延回路
５を使用して計数判定器４の出力パルス信号をτ［ｓｅ
ｃ］遅延させる。
【０００９】従って、このパルス供給装置によれば図２
に示すようにＰＬＬＡ１及びＢ１相互の特性を同一にす
ることが困難なことに起因して、分周器Ａ２及びＢ２内
部のｎ進カウンタ各々の計数値がゼロになるタイミング
が互いにｔ0 ［ｓｅｃ］ずれ、又分周器Ａ２内部のｎ進
カウンタがゼロになってから計数判定器４がリセット用
パルス信号を発生するまでにｔ1 ［ｓｅｃ］要しても、
遅延回路５は分周器Ａ２内部のｎ進カウンタが（ｎ−
１）を計数してから（ｔ1 ＋τ）［ｓｅｃ］後にリセッ
ト用パルス信号を出力するから、クロック発生器Ａ及び
Ｂ夫々の出力クロック信号ＣＫ相互の位相差をゼロにす
ることができる。
に示すようにＰＬＬＡ１及びＢ１相互の特性を同一にす
ることが困難なことに起因して、分周器Ａ２及びＢ２内
部のｎ進カウンタ各々の計数値がゼロになるタイミング
が互いにｔ0 ［ｓｅｃ］ずれ、又分周器Ａ２内部のｎ進
カウンタがゼロになってから計数判定器４がリセット用
パルス信号を発生するまでにｔ1 ［ｓｅｃ］要しても、
遅延回路５は分周器Ａ２内部のｎ進カウンタが（ｎ−
１）を計数してから（ｔ1 ＋τ）［ｓｅｃ］後にリセッ
ト用パルス信号を出力するから、クロック発生器Ａ及び
Ｂ夫々の出力クロック信号ＣＫ相互の位相差をゼロにす
ることができる。
【００１０】尚、上述の実施例では計数判定器４はカウ
ンタＡ２内部のｎ進カウンタの計数値が（ｎ−１）にな
る毎にパルス信号を発生し、そのパルス信号を遅延回路
５がτ［ｓｅｃ］遅延させたが、本発明はこれに限らず
計数判定器４は前記ｎ進カウンタがｎを計数する前の計
数値になる毎にパルス信号を発生し、クロック発生器Ａ
及びＢの出力クロック信号ＣＫの位相を互いに同期させ
るのに必要なタイミングで前記計数判定器４の出力パル
ス信号をカウンタＢ２に供給するように遅延回路５の遅
延量を任意の値に設定すれば良い。
ンタＡ２内部のｎ進カウンタの計数値が（ｎ−１）にな
る毎にパルス信号を発生し、そのパルス信号を遅延回路
５がτ［ｓｅｃ］遅延させたが、本発明はこれに限らず
計数判定器４は前記ｎ進カウンタがｎを計数する前の計
数値になる毎にパルス信号を発生し、クロック発生器Ａ
及びＢの出力クロック信号ＣＫの位相を互いに同期させ
るのに必要なタイミングで前記計数判定器４の出力パル
ス信号をカウンタＢ２に供給するように遅延回路５の遅
延量を任意の値に設定すれば良い。
【００１１】又、上述の実施例ではパルス供給装置は２
つのクロック発生器を設けたが、本発明はこれに限らず
クロック発生器を複数設け、これ等のうちから正常に動
作するクロック発生器を１つ選択し、その選択したクロ
ック発生器内のｎ進カウンタがｎを計数する前の計数値
になる毎に他のクロック発生器内のｎ進カウンタをリセ
ットするためのパルス信号を計数判定器で発生すると共
に、そのパルス信号を遅延回路で遅延して前記各クロッ
ク発生器が生成するクロック信号相互の位相差をゼロに
しても良い。
つのクロック発生器を設けたが、本発明はこれに限らず
クロック発生器を複数設け、これ等のうちから正常に動
作するクロック発生器を１つ選択し、その選択したクロ
ック発生器内のｎ進カウンタがｎを計数する前の計数値
になる毎に他のクロック発生器内のｎ進カウンタをリセ
ットするためのパルス信号を計数判定器で発生すると共
に、そのパルス信号を遅延回路で遅延して前記各クロッ
ク発生器が生成するクロック信号相互の位相差をゼロに
しても良い。
【００１２】
【発明の効果】本発明は以上説明したように、複数のク
ロック発生器から正常に動作するものを１つ選択し、そ
の選択したクロック発生器内のｎ進カウンタがｎを計数
する前の計数値になる毎に他のクロック発生器内のｎ進
カウンタをリセットするためのパルス信号を計数判定器
で発生し、そのパルス信号を遅延回路で遅延させるの
で、計数判定器が所定の計数値を検知してからリセット
用パルス信号を出力するまでに時間を要しても、前記選
択したクロック発生器が所定のクロック信号を発生して
から遅延回路がリセット用パルス信号を出力するまでに
要する時間をゼロにすることができる。このため、本発
明は前記複数のクロック発生器が夫々発生するクロック
信号相互の位相差をゼロにすることができるから、前記
選択したクロック発生器から他のクロック発生器に切り
替える際に発生するクロック信号の歪みを除去し、常に
正常なクロック信号を外部装置に供給可能なパルス供給
装置を提供する上で著しい効果がある。
ロック発生器から正常に動作するものを１つ選択し、そ
の選択したクロック発生器内のｎ進カウンタがｎを計数
する前の計数値になる毎に他のクロック発生器内のｎ進
カウンタをリセットするためのパルス信号を計数判定器
で発生し、そのパルス信号を遅延回路で遅延させるの
で、計数判定器が所定の計数値を検知してからリセット
用パルス信号を出力するまでに時間を要しても、前記選
択したクロック発生器が所定のクロック信号を発生して
から遅延回路がリセット用パルス信号を出力するまでに
要する時間をゼロにすることができる。このため、本発
明は前記複数のクロック発生器が夫々発生するクロック
信号相互の位相差をゼロにすることができるから、前記
選択したクロック発生器から他のクロック発生器に切り
替える際に発生するクロック信号の歪みを除去し、常に
正常なクロック信号を外部装置に供給可能なパルス供給
装置を提供する上で著しい効果がある。
【００１３】
【図１】本発明のパルス供給装置の一実施例を示す構成
図である。
図である。
【図２】本発明のパルス供給装置を説明するための図で
ある。
ある。
【図３】従来のパルス供給装置を示す構成図である。
１ 切替器、２ 制御器、４ 計数判定器、５ 遅延回
路、Ａ及びＢ クロック発生器、Ａ１及びＢ１ ＰＬ
Ｌ、Ａ２及びＢ２ 分周器。
路、Ａ及びＢ クロック発生器、Ａ１及びＢ１ ＰＬ
Ｌ、Ａ２及びＢ２ 分周器。
Claims (1)
- 【請求項１】 所定周期のマスタクロック信号に基づい
て所要周期のクロック信号を生成する手段と、このクロ
ック信号を１／ｎ（但し、ｎは整数）に分周する分周器
のｎ進カウンタとを具えたクロック発生器を複数設け、
これ等のクロック発生器のうちから選択され１つのクロ
ック発生器が生成するクロック信号を外部に出力するパ
ルス供給装置に於いて、前記選択したクロック発生器が
ｎを計数する前の所定の計数値になる毎に他のクロック
発生器のカウンタをリセットするためのパルス信号を発
生する手段と、そのパルス信号を遅延させる手段とを設
けて前記各クロック発生器が生成するクロック信号相互
の位相差をゼロにしたことを特徴とするパルス供給装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5171183A JPH0772949A (ja) | 1993-06-17 | 1993-06-17 | パルス供給装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5171183A JPH0772949A (ja) | 1993-06-17 | 1993-06-17 | パルス供給装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0772949A true JPH0772949A (ja) | 1995-03-17 |
Family
ID=15918548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5171183A Pending JPH0772949A (ja) | 1993-06-17 | 1993-06-17 | パルス供給装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0772949A (ja) |
-
1993
- 1993-06-17 JP JP5171183A patent/JPH0772949A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02143688A (ja) | 異種ビデオ・フォーマット識別装置 | |
| JP2914287B2 (ja) | Ｐｌｌ回路 | |
| US5574757A (en) | Phase-locked loop circuit having a timing holdover function | |
| US6965224B1 (en) | Method and apparatus for testing synchronization circuitry | |
| US6137332A (en) | Clock signal generator and data signal generator | |
| US4227214A (en) | Digital processing vertical synchronization system for a television receiver set | |
| JPS60217779A (ja) | 表示装置 | |
| JPH0772949A (ja) | パルス供給装置 | |
| JP3253514B2 (ja) | Ｐｌｌ回路におけるクロック生成回路 | |
| JPH0774622A (ja) | パルス供給装置 | |
| JPS6161308B2 (ja) | ||
| JP3401610B2 (ja) | 信号多重装置 | |
| JP3505479B2 (ja) | 複数同期装置及びクロック分岐・分周装置 | |
| KR970005112Y1 (ko) | 위상동기장치 | |
| SU1095341A2 (ru) | Одноканальное устройство дл управлени @ -фазным преобразователем | |
| JPH0738398A (ja) | クロック切替回路 | |
| KR0169372B1 (ko) | 필드신호 검출장치 | |
| JPH0126596B2 (ja) | ||
| JP3295868B2 (ja) | フレームクロック同期回路 | |
| JP2809202B2 (ja) | クロック切り替え回路及びこれを用いたクロック乗せ換え装置 | |
| KR0173055B1 (ko) | 국부 타이밍 발생 장치 | |
| JP2979811B2 (ja) | クロック出力回路 | |
| JP3414795B2 (ja) | 垂直同期パルス発生回路 | |
| JPH098786A (ja) | 同期クロック切替方式 | |
| KR19980026381A (ko) | 동기상태 감시회로 |