JPH0773096B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JPH0773096B2 JPH0773096B2 JP60222724A JP22272485A JPH0773096B2 JP H0773096 B2 JPH0773096 B2 JP H0773096B2 JP 60222724 A JP60222724 A JP 60222724A JP 22272485 A JP22272485 A JP 22272485A JP H0773096 B2 JPH0773096 B2 JP H0773096B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- silicon substrate
- film
- sio
- convex portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】 〔概要〕 SOI作成のためにシリコンの帯域溶融法を採用し、シリ
コンの再結晶化の品質を向上させるために、シリコン基
板の一部を露出する際にメカノケミカル研摩法を用い
る。DETAILED DESCRIPTION OF THE INVENTION [Overview] In order to improve the quality of recrystallization of silicon by adopting the zone melting method of silicon for the fabrication of SOI, mechanochemical polishing is performed when exposing a part of the silicon substrate. Use the method.
本発明は半導体装置の製造方法に係り、特に、帯域溶融
法によりSOI(Semiconductor On Insulator)素子を凹
凸を形成した基板上に多数形成する方法に関する。The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for forming a large number of SOI (Semiconductor On Insulator) elements on a substrate having unevenness by a zone melting method.
帯域溶融法を用いたSOI素子の形成方法を説明すると、
先ず、シリコン基板表面に方形の凹所を格子状に形成す
る。次いで、こうして形成されたシリコン基板の凹凸表
面を酸化してSiO2膜を形成する。SiO2膜上にCDV法でシ
リコンを堆積した後、その上にSiO2/Si3N4膜などによ
り堆積したシリコンノ溶融時における変形の防止およ
び、各種汚染の防止等の目的でキャップ層を形成する。
そして、ランプ、カーボンヒーター等でSiO2膜上のシリ
コンを帯状に溶融し、再結晶化する。その後、シリコン
基板あるいはその上のSiO2膜の凸部の頂面が露出する高
さまで、キャップ層および再結晶化シリコン層を除去す
ると、シリコン基板の凹部内に再結晶化シリコン領域が
SiO2膜によって分離されて形成される。この分離された
再結晶化シリコン領域を活性領域としてSOI素子を形成
することができる。Explaining the method of forming the SOI device using the zone melting method,
First, rectangular recesses are formed in a lattice pattern on the surface of a silicon substrate. Next, the uneven surface of the silicon substrate thus formed is oxidized to form a SiO 2 film. After the silicon is deposited on the SiO 2 film by the CDV method, the cap layer is formed for the purpose of preventing deformation during melting of the silicon deposited on the SiO 2 film by the SiO 2 / Si 3 N 4 film, etc. and preventing various contaminations. Form.
Then, the silicon on the SiO 2 film is melted in a band shape by a lamp, a carbon heater or the like, and recrystallized. After that, when the cap layer and the recrystallized silicon layer are removed to a height where the top surface of the convex portion of the silicon substrate or the SiO 2 film on the silicon substrate is exposed, the recrystallized silicon region is formed in the concave portion of the silicon substrate.
It is formed by being separated by the SiO 2 film. An SOI device can be formed by using the separated recrystallized silicon region as an active region.
上記帯域溶融法によるシリコンの溶融再結晶化法では、
SiO2膜上にCVD法で形成されるシリコンがどうしても多
結晶質であり、単結晶が形成されないために、溶融・再
結晶化した場合に再結晶層の品質が劣るという問題があ
る。In the melt recrystallization method of silicon by the zone melting method,
Since the silicon formed on the SiO 2 film by the CVD method is inevitably polycrystalline and a single crystal is not formed, the quality of the recrystallized layer is inferior when melted and recrystallized.
そこで、シリコン基板の凹部表面は素子分離のためにSi
O2が必要なので、シリコン基板の凸部表面のSiO2膜を選
択的に除去して、露出したシリコン基板凸部上にシリコ
ンをエピタキシャル成長させ、このエピタキシャル成長
シリコン領域を再結晶化の核として利用することによ
り、再結晶化シリコンの品質を高めることが考えられ
る。しかし、シリコン基板の凸部上のSiO2膜を選択的に
除去するために、レジストを用いたフォトリソグラフ法
を採用したところ問題を生じた。すなわち、基板の凹部
が深いとレジストが均一に塗布されず、また凹凸の肩部
でのレジストの密着性がよくないので、基板の凸部上の
SiO2をエッチングするときに、基板の凹部の底あるいは
側面のSiO2膜までが除去されてピンホールが発生するこ
とが多々見られた。また、基板の凸部上においても、Si
O2がエッチングされたその境界領域にSiO2膜による段差
が発生するため、溶融・再結晶化の際にこの段差の部分
に結晶欠陥が生ずることがあった。同様に、基板の凸部
上のSiO2の肩部がなめらかでないために、この部分でも
溶融・再結晶化の際に結晶欠陥が発生するという問題が
あった。Therefore, the surface of the recess of the silicon substrate is made of Si for element isolation.
Since O 2 is required, the SiO 2 film on the convex surface of the silicon substrate is selectively removed, silicon is epitaxially grown on the exposed convex portion of the silicon substrate, and this epitaxially grown silicon region is used as a nucleus for recrystallization. Therefore, the quality of the recrystallized silicon can be improved. However, when a photolithographic method using a resist was adopted to selectively remove the SiO 2 film on the convex portion of the silicon substrate, a problem occurred. That is, if the concave portion of the substrate is deep, the resist is not uniformly applied, and the adhesiveness of the resist on the shoulder portion of the unevenness is not good.
When etching SiO 2, pinholes were seen often occur until the SiO 2 film on the bottom or side of the concave portion of the substrate is removed. Also on the convex part of the substrate, Si
Since a step due to the SiO 2 film is generated in the boundary region where O 2 is etched, a crystal defect may occur in the step portion during melting and recrystallization. Similarly, since the shoulder of SiO 2 on the convex portion of the substrate is not smooth, there is a problem that a crystal defect is generated also in this portion during melting and recrystallization.
本発明は、上記問題点を解決するために、シリコン基板
の凸部上のSiO2膜、一般的には、絶縁膜を選択的に除去
するために、凸部上の絶縁膜のメカノケミカル研摩を行
なう。このメカノケミカル研摩によればレジストのむら
という問題は本質的に存在せず、しかも、基板の凸部上
の研摩跡も本質的に平坦であって、露出されたシリコン
基板と研摩されずに残る絶縁膜の境界部に段差が発生す
ることもない。さらに、メカノケミカル研摩によれば、
基板の凸部上の絶縁膜の肩部も角がとれて丸味をおび、
滑らかになる。こうして、メカノケミカル研摩によれ
ば、基板の凹部の底や側面にピンホールが発生するこ
と、あるいは溶融・再結晶化シリコン中に結晶欠陥が発
生することが防止され、高品質の再結晶化シリコンが得
られる。SUMMARY OF THE INVENTION In order to solve the above problems, the present invention provides mechanochemical polishing of an SiO 2 film on a convex portion of a silicon substrate, generally an insulating film on the convex portion in order to selectively remove the insulating film. Do. According to this mechanochemical polishing, the problem of resist unevenness is essentially nonexistent, and the polishing marks on the convex portions of the substrate are also essentially flat, so that the exposed silicon substrate and the insulating surface that remains unpolished remain. There is no step at the boundary of the film. Furthermore, according to mechanochemical polishing,
The shoulder of the insulating film on the convex part of the substrate is also rounded and rounded,
It becomes smooth. Thus, according to the mechanochemical polishing, it is possible to prevent pinholes from being generated on the bottom and side surfaces of the concave portion of the substrate, or to prevent crystal defects from being generated in the melted / recrystallized silicon. Is obtained.
ここにメカノケミカル研摩法は、粒径数10Åのシリカの
アルカリ溶液を用いて毛足の長い柔軟質刷毛(バフ)で
行なう研摩法であり、シリコンに欠陥を発生させない研
摩法としてよく知られた技術である。また、この刷毛の
かわりに比較的柔軟な合成樹脂板を用いても良い。本発
明は、このメカノケミカル研摩法の研摩ゆえの特質と毛
足の長い柔軟な刷毛による凹凸面への作用を利用するも
のである。Here, the mechanochemical polishing method is a polishing method that is performed with a flexible brush (buff) having a long bristle using an alkaline solution of silica having a particle size of 10Å and is well known as a polishing method that does not cause defects in silicon. It is a technology. A relatively flexible synthetic resin plate may be used instead of the brush. The present invention takes advantage of the characteristics of the mechanochemical polishing method due to the polishing and the action on the uneven surface by the flexible brush with long hair.
絶縁膜としてSiO2膜を用いる例について説明する。An example of using a SiO 2 film as the insulating film will be described.
第1図を参照すると、シリコン基板1(面方位:(10
0))を熱酸化し、表面に厚さ3000Å程度のSiO2膜2を
形成する。Referring to FIG. 1, the silicon substrate 1 (plane orientation: (10
0)) is thermally oxidized to form a SiO 2 film 2 having a thickness of about 3000Å on the surface.
第2図を参照すると、フォトリソグラフ法によりSiO2膜
2に方形の開口パターン3を格子状に配して形成する。
方形パターン3の各辺はシリコン基板1の〈110〉方向
に直角または平行とし、1辺の大きさは例えば、500μ
mとする。Referring to FIG. 2, a rectangular opening pattern 3 is formed in a lattice pattern on the SiO 2 film 2 by photolithography.
Each side of the rectangular pattern 3 is perpendicular or parallel to the <110> direction of the silicon substrate 1, and the size of one side is, for example, 500 μm.
m.
第3図を参照すると、格子状に残されたSiO2膜2をマス
クとして80℃のKOH溶液によりシリコン基板1を選択的
にエッチングし、深さ30〜40μm程度の凹部4を形成す
る。Referring to FIG. 3, the silicon substrate 1 is selectively etched with a KOH solution at 80 ° C. using the SiO 2 film 2 left in a lattice shape as a mask to form the recesses 4 having a depth of about 30 to 40 μm.
第4図を参照すると、SiO2膜2除去後、前面に熱酸化に
より厚さ1〜2μmのSiO2膜5を形成する。このとき、
必要に応じて、さらにCVD法によりSiO2,Si3N4などをそ
の上に堆積して絶縁耐圧を向上させることができる。Referring to FIG. 4, after removing the SiO 2 film 2, a SiO 2 film 5 having a thickness of 1 to 2 μm is formed on the front surface by thermal oxidation. At this time,
If necessary, it can be further by a CVD method or the like SiO 2, Si 3 N4 is deposited thereon to improve the withstand voltage.
第5図を参照すると、メカノケミカル研摩によりシリコ
ン基板1の凸部上のSiO2膜5を選択的に除去する。この
メカノケミカル研摩を実施するに当っては、例えば、従
来、シリコンウェーハの鏡面研磨に用いられている装置
においてTIZO×1300〔研摩剤の商品名〕を用いて行な
う。このメカノケミカル研摩によればSiO2膜5の肩部が
ダレて丸味をおび、かつSiO2膜5の除去部とシリコン基
板1の露出部との境界の段差は発生しない。しかも、凹
部内のSiO2膜5にピンホールが発生することもない。Referring to FIG. 5, the SiO 2 film 5 on the convex portion of the silicon substrate 1 is selectively removed by mechanochemical polishing. The mechanochemical polishing is carried out, for example, using TIZO × 1300 [trade name of abrasive] in an apparatus conventionally used for mirror polishing of silicon wafers. According to this mechanochemical polishing, the shoulder portion of the SiO 2 film 5 is sagging and has a rounded shape, and no step is formed at the boundary between the removed portion of the SiO 2 film 5 and the exposed portion of the silicon substrate 1. Moreover, no pinhole is generated in the SiO 2 film 5 in the recess.
第6図を参照すると、CVD法で全面にシリコン層6を厚
さ3〜20μm程度堆積し、表面を酸化後CVD法でSi3N4を
堆積して厚さ2μm程度のSiO2/Si3N4からなるキャッ
プ層7を形成する。このとき、シリコン基板1の凸部上
はSiO2膜5が存在しないので、シリコン層6はシリコン
基板1に関してエピタキシャル成長し、単結晶領域8を
形成する。Referring to FIG. 6, a silicon layer 6 having a thickness of about 3 to 20 μm is deposited on the entire surface by the CVD method, and Si 3 N 4 is deposited on the surface after the oxidation by the CVD method to deposit SiO 2 / Si 3 N 4 having a thickness of about 2 μm. A cap layer 7 made of is formed. At this time, since the SiO 2 film 5 does not exist on the convex portion of the silicon substrate 1, the silicon layer 6 is epitaxially grown on the silicon substrate 1 to form the single crystal region 8.
キャップ層7を形成後、ランプ、カーボンヒータ、タン
グステンヒータ等の棒状加熱源でシリコン層6を帯状に
溶融し、再結晶させる。するとシリコン基板1の凸部上
の単結晶シリコン領域8が存在するために、そこから再
結晶が進行し、再結晶化シリコンは全体の品質が向上す
る。また、シリコン基板1の凸部の研摩跡は平坦であ
り、かつ肩部のSiO2膜5はなだらかな丸味をおびている
ので、これらの箇所が原因となって再結晶化シリコンに
結晶欠陥が発生することもない。After the cap layer 7 is formed, the silicon layer 6 is melted into a band shape by a rod-shaped heating source such as a lamp, a carbon heater, a tungsten heater, etc., and recrystallized. Then, since the single crystal silicon region 8 on the convex portion of the silicon substrate 1 exists, recrystallization proceeds from there, and the quality of the recrystallized silicon is improved as a whole. Further, since the polishing marks on the convex portion of the silicon substrate 1 are flat and the SiO 2 film 5 on the shoulder portion has a gentle roundness, crystal defects are generated in the recrystallized silicon due to these portions. There is nothing to do.
次に、深いシリコン領域が必要な場合にはキャップ層7
を除去した後、CVD法によりシリコンをエピタキシャル
成長させ、凹部をうめる。Then, if deep silicon regions are needed, cap layer 7
After removing, the silicon is epitaxially grown by the CVD method to fill the recess.
第7図を参照すると、シリコン基板1の凸部の頂面より
上方の部分をメカノケミカル研磨により除去すると、シ
リコン基板1の凹部内にSiO2膜5で分離された再結晶化
シリコン領域(島状領域)9が形成され、ここを活性領
域として半導体装置を作成することが可能である。Referring to FIG. 7, when the portion above the top surface of the convex portion of the silicon substrate 1 is removed by mechanochemical polishing, the recrystallized silicon region (island) separated by the SiO 2 film 5 is formed in the concave portion of the silicon substrate 1. Region 9) is formed, and it is possible to fabricate a semiconductor device using this region as an active region.
上記実施例では、シリコン基板の凹所内に単一の再結
晶、シリコン領域を形成したが、例えば、第6図で、堆
積するシリコンにn+形ドーパントをドーピングし、かつ
堆積するn+形シリコン層の厚さを凹所の深さに関して薄
く形成し、その後、溶融・再結晶化し、キャップ層を除
去してから、露出したn+形再結晶シリコン層上にn-形シ
リコン層をエピタキシャル成長し、次いでシリコン基板
の凸所の高さまで頂面を平坦化することにより、シリコ
ン基板の凹所内にn+形埋込層とn-形エピタキシャル成長
層を形成することも可能である。このn+形埋込層は単に
n-形層下に埋め込まれているだけでなく、その端部が表
面まで延在しているのが外部電極との接合が容易である
という利点を有している。In the above embodiment, a single recrystallized silicon region is formed in the recess of the silicon substrate. For example, in FIG. 6, the silicon to be deposited is doped with an n + type dopant, and the n + type silicon to be deposited is deposited. The layer thickness is made thin with respect to the depth of the recess, then melting and recrystallization is performed, the cap layer is removed, and then the n − -type silicon layer is epitaxially grown on the exposed n + -type recrystallized silicon layer. Then, it is also possible to form the n + -type buried layer and the n − -type epitaxial growth layer in the recess of the silicon substrate by planarizing the top surface to the height of the protrusion of the silicon substrate. This n + type buried layer is simply
n - well are embedded under type layer, has the advantage of its ends extends to the surface is easily joined with the external electrodes.
本発明によれば、シリコン基板の凹部内に絶縁膜を介し
てシリコンの溶融・再結晶化領域を形成するに当って、
シリコン基板の凸部上にエピタキシャル成長したシリコ
ン領域を再結晶化の核とすることにより再結晶化シリコ
ンの品質を向上し、かつシリコン基板の凸部上の絶縁膜
除去による段差の発生をなくし、シリコン基板の凸部の
肩部の絶縁膜をなめらかにすることにより、再結晶化シ
リコンに結晶欠陥が発生することを防止すると共に、絶
縁膜にピンホールが発生して絶縁耐圧が劣化することを
防止することができる。According to the present invention, in forming a molten / recrystallized region of silicon through an insulating film in a recess of a silicon substrate,
The quality of the recrystallized silicon is improved by using the silicon region epitaxially grown on the convex portion of the silicon substrate as the nucleus for recrystallization, and the occurrence of the step due to the removal of the insulating film on the convex portion of the silicon substrate is eliminated. By smoothing the insulating film on the shoulder of the convex part of the substrate, it is possible to prevent crystal defects from occurring in recrystallized silicon and prevent pinholes in the insulating film from degrading the withstand voltage. can do.
第1図〜第7図は本発明の方法を実施する1連の工程を
説明する断面図である。 1……シリコン基板、2……SiO2膜、3……開口部、4
……凹部、5……SiO2膜、6……シリコン層、7……キ
ャップ層、8……エピタキシャル成長シリコン領域、9
……再結晶シリコン領域。1 to 7 are sectional views for explaining a series of steps for carrying out the method of the present invention. 1 ... silicon substrate, 2 ... SiO 2 film, 3 ... opening, 4
...... Concave part, 5 …… SiO 2 film, 6 …… Silicon layer, 7 …… Cap layer, 8 …… Epitaxial growth silicon region, 9
...... Recrystallized silicon area.
Claims (1)
うして形成された該シリコン基板上の凹凸面上に絶縁膜
を形成し、該絶縁膜上にシリコン層を堆積し、該シリコ
ン堆積上にキャップ層を形成した後、加熱して該シリコ
ン堆積層のシリコンを溶解し再結晶化する工程を含む半
導体装置の製造方法において、 上記シリコン層の堆積工程に先立って、メカノケミカル
法を用いることで、上記シリコン基板の上記凸部上の上
記絶縁膜を選択的に除去して該シリコン基板の該凸部の
頂面を露出させ、かつ露出した該シリコン基板と該凸部
側壁に残る絶縁膜との境界領域は平坦に保つと共に、該
凸部側壁に残る該絶縁膜の該凸部に接する面と異なる面
の肩部に丸みを与えることを特徴とする方法。1. A plurality of recesses are formed on a silicon substrate, an insulating film is formed on the uneven surface of the silicon substrate thus formed, a silicon layer is deposited on the insulating film, and the silicon deposition is performed. In a method of manufacturing a semiconductor device including a step of forming a cap layer thereon and then heating to melt and recrystallize silicon in the silicon deposition layer, a mechanochemical method is used prior to the silicon layer deposition step. In this way, the insulating film on the convex portion of the silicon substrate is selectively removed to expose the top surface of the convex portion of the silicon substrate, and the exposed silicon substrate and the insulation remaining on the side wall of the convex portion. The method is characterized in that the boundary region with the film is kept flat, and the shoulder portion of the surface of the insulating film remaining on the side wall of the convex portion different from the surface in contact with the convex portion is rounded.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60222724A JPH0773096B2 (en) | 1985-10-08 | 1985-10-08 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60222724A JPH0773096B2 (en) | 1985-10-08 | 1985-10-08 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6284509A JPS6284509A (en) | 1987-04-18 |
| JPH0773096B2 true JPH0773096B2 (en) | 1995-08-02 |
Family
ID=16786906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60222724A Expired - Lifetime JPH0773096B2 (en) | 1985-10-08 | 1985-10-08 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0773096B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5422299A (en) * | 1989-09-11 | 1995-06-06 | Purdue Research Foundation | Method of forming single crystalline electrical isolated wells |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS583272A (en) * | 1981-06-30 | 1983-01-10 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS5892209A (en) * | 1981-11-27 | 1983-06-01 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS58185500A (en) * | 1982-04-21 | 1983-10-29 | Nec Corp | Production of silicon film |
-
1985
- 1985-10-08 JP JP60222724A patent/JPH0773096B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6284509A (en) | 1987-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2831745B2 (en) | Semiconductor device and manufacturing method thereof | |
| US4567646A (en) | Method for fabricating a dielectric isolated integrated circuit device | |
| JP4414026B2 (en) | Method for forming STI of semiconductor element | |
| JP2004103611A (en) | Semiconductor device and manufacturing method thereof | |
| JP2699359B2 (en) | Semiconductor substrate manufacturing method | |
| KR100353174B1 (en) | Method for fabrication of silicon on insulator substrates | |
| JPH0773096B2 (en) | Method for manufacturing semiconductor device | |
| US4729816A (en) | Isolation formation process with active area protection | |
| JPH01305534A (en) | Manufacture of semiconductor substrate | |
| JPS62156831A (en) | Method for obtaining single crystal silicon region isolated electrically | |
| JPH04307735A (en) | Manufacture of semiconductor device | |
| JP3016432B2 (en) | Semiconductor substrate manufacturing method | |
| JP2778114B2 (en) | Semiconductor substrate manufacturing method | |
| JPS6252920A (en) | Manufacture of semiconductor device | |
| JPS60145638A (en) | Manufacture of semiconductor device | |
| JPS62124753A (en) | Manufacture of dielectric isolation substrate | |
| JPH0513441A (en) | Method of manufacturing thin film MOS transistor | |
| JPH0637177A (en) | Semiconductor wafer and its manufacture | |
| JPS59105339A (en) | Manufacture of semiconductor device | |
| JPS63182836A (en) | Manufacture of dielectric isolation substrate | |
| JPH0290546A (en) | Manufacture of dielectric isolation substrate | |
| JPS6079711A (en) | Manufacture of semiconductor device | |
| JPS63289921A (en) | Manufacture of dielectric isolation type semiconductor substrate | |
| JPH0396225A (en) | Manufacture of semiconductor substrate | |
| JPH04258152A (en) | Manufacture of semiconductor device |