JPH0773096B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0773096B2 JPH0773096B2 JP60222724A JP22272485A JPH0773096B2 JP H0773096 B2 JPH0773096 B2 JP H0773096B2 JP 60222724 A JP60222724 A JP 60222724A JP 22272485 A JP22272485 A JP 22272485A JP H0773096 B2 JPH0773096 B2 JP H0773096B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- silicon substrate
- film
- sio
- convex portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】 〔概要〕 SOI作成のためにシリコンの帯域溶融法を採用し、シリ
コンの再結晶化の品質を向上させるために、シリコン基
板の一部を露出する際にメカノケミカル研摩法を用い
る。
コンの再結晶化の品質を向上させるために、シリコン基
板の一部を露出する際にメカノケミカル研摩法を用い
る。
本発明は半導体装置の製造方法に係り、特に、帯域溶融
法によりSOI（Semiconductor On Insulator）素子を凹
凸を形成した基板上に多数形成する方法に関する。
法によりSOI（Semiconductor On Insulator）素子を凹
凸を形成した基板上に多数形成する方法に関する。
帯域溶融法を用いたSOI素子の形成方法を説明すると、
先ず、シリコン基板表面に方形の凹所を格子状に形成す
る。次いで、こうして形成されたシリコン基板の凹凸表
面を酸化してSiO2膜を形成する。SiO2膜上にCDV法でシ
リコンを堆積した後、その上にSiO2／Si3N4膜などによ
り堆積したシリコンノ溶融時における変形の防止およ
び、各種汚染の防止等の目的でキャップ層を形成する。
そして、ランプ、カーボンヒーター等でSiO2膜上のシリ
コンを帯状に溶融し、再結晶化する。その後、シリコン
基板あるいはその上のSiO2膜の凸部の頂面が露出する高
さまで、キャップ層および再結晶化シリコン層を除去す
ると、シリコン基板の凹部内に再結晶化シリコン領域が
SiO2膜によって分離されて形成される。この分離された
再結晶化シリコン領域を活性領域としてSOI素子を形成
することができる。
先ず、シリコン基板表面に方形の凹所を格子状に形成す
る。次いで、こうして形成されたシリコン基板の凹凸表
面を酸化してSiO2膜を形成する。SiO2膜上にCDV法でシ
リコンを堆積した後、その上にSiO2／Si3N4膜などによ
り堆積したシリコンノ溶融時における変形の防止およ
び、各種汚染の防止等の目的でキャップ層を形成する。
そして、ランプ、カーボンヒーター等でSiO2膜上のシリ
コンを帯状に溶融し、再結晶化する。その後、シリコン
基板あるいはその上のSiO2膜の凸部の頂面が露出する高
さまで、キャップ層および再結晶化シリコン層を除去す
ると、シリコン基板の凹部内に再結晶化シリコン領域が
SiO2膜によって分離されて形成される。この分離された
再結晶化シリコン領域を活性領域としてSOI素子を形成
することができる。
上記帯域溶融法によるシリコンの溶融再結晶化法では、
SiO2膜上にCVD法で形成されるシリコンがどうしても多
結晶質であり、単結晶が形成されないために、溶融・再
結晶化した場合に再結晶層の品質が劣るという問題があ
る。
SiO2膜上にCVD法で形成されるシリコンがどうしても多
結晶質であり、単結晶が形成されないために、溶融・再
結晶化した場合に再結晶層の品質が劣るという問題があ
る。
そこで、シリコン基板の凹部表面は素子分離のためにSi
O2が必要なので、シリコン基板の凸部表面のSiO2膜を選
択的に除去して、露出したシリコン基板凸部上にシリコ
ンをエピタキシャル成長させ、このエピタキシャル成長
シリコン領域を再結晶化の核として利用することによ
り、再結晶化シリコンの品質を高めることが考えられ
る。しかし、シリコン基板の凸部上のSiO2膜を選択的に
除去するために、レジストを用いたフォトリソグラフ法
を採用したところ問題を生じた。すなわち、基板の凹部
が深いとレジストが均一に塗布されず、また凹凸の肩部
でのレジストの密着性がよくないので、基板の凸部上の
SiO2をエッチングするときに、基板の凹部の底あるいは
側面のSiO2膜までが除去されてピンホールが発生するこ
とが多々見られた。また、基板の凸部上においても、Si
O2がエッチングされたその境界領域にSiO2膜による段差
が発生するため、溶融・再結晶化の際にこの段差の部分
に結晶欠陥が生ずることがあった。同様に、基板の凸部
上のSiO2の肩部がなめらかでないために、この部分でも
溶融・再結晶化の際に結晶欠陥が発生するという問題が
あった。
O2が必要なので、シリコン基板の凸部表面のSiO2膜を選
択的に除去して、露出したシリコン基板凸部上にシリコ
ンをエピタキシャル成長させ、このエピタキシャル成長
シリコン領域を再結晶化の核として利用することによ
り、再結晶化シリコンの品質を高めることが考えられ
る。しかし、シリコン基板の凸部上のSiO2膜を選択的に
除去するために、レジストを用いたフォトリソグラフ法
を採用したところ問題を生じた。すなわち、基板の凹部
が深いとレジストが均一に塗布されず、また凹凸の肩部
でのレジストの密着性がよくないので、基板の凸部上の
SiO2をエッチングするときに、基板の凹部の底あるいは
側面のSiO2膜までが除去されてピンホールが発生するこ
とが多々見られた。また、基板の凸部上においても、Si
O2がエッチングされたその境界領域にSiO2膜による段差
が発生するため、溶融・再結晶化の際にこの段差の部分
に結晶欠陥が生ずることがあった。同様に、基板の凸部
上のSiO2の肩部がなめらかでないために、この部分でも
溶融・再結晶化の際に結晶欠陥が発生するという問題が
あった。
本発明は、上記問題点を解決するために、シリコン基板
の凸部上のSiO2膜、一般的には、絶縁膜を選択的に除去
するために、凸部上の絶縁膜のメカノケミカル研摩を行
なう。このメカノケミカル研摩によればレジストのむら
という問題は本質的に存在せず、しかも、基板の凸部上
の研摩跡も本質的に平坦であって、露出されたシリコン
基板と研摩されずに残る絶縁膜の境界部に段差が発生す
ることもない。さらに、メカノケミカル研摩によれば、
基板の凸部上の絶縁膜の肩部も角がとれて丸味をおび、
滑らかになる。こうして、メカノケミカル研摩によれ
ば、基板の凹部の底や側面にピンホールが発生するこ
と、あるいは溶融・再結晶化シリコン中に結晶欠陥が発
生することが防止され、高品質の再結晶化シリコンが得
られる。
の凸部上のSiO2膜、一般的には、絶縁膜を選択的に除去
するために、凸部上の絶縁膜のメカノケミカル研摩を行
なう。このメカノケミカル研摩によればレジストのむら
という問題は本質的に存在せず、しかも、基板の凸部上
の研摩跡も本質的に平坦であって、露出されたシリコン
基板と研摩されずに残る絶縁膜の境界部に段差が発生す
ることもない。さらに、メカノケミカル研摩によれば、
基板の凸部上の絶縁膜の肩部も角がとれて丸味をおび、
滑らかになる。こうして、メカノケミカル研摩によれ
ば、基板の凹部の底や側面にピンホールが発生するこ
と、あるいは溶融・再結晶化シリコン中に結晶欠陥が発
生することが防止され、高品質の再結晶化シリコンが得
られる。
ここにメカノケミカル研摩法は、粒径数10Åのシリカの
アルカリ溶液を用いて毛足の長い柔軟質刷毛（バフ）で
行なう研摩法であり、シリコンに欠陥を発生させない研
摩法としてよく知られた技術である。また、この刷毛の
かわりに比較的柔軟な合成樹脂板を用いても良い。本発
明は、このメカノケミカル研摩法の研摩ゆえの特質と毛
足の長い柔軟な刷毛による凹凸面への作用を利用するも
のである。
アルカリ溶液を用いて毛足の長い柔軟質刷毛（バフ）で
行なう研摩法であり、シリコンに欠陥を発生させない研
摩法としてよく知られた技術である。また、この刷毛の
かわりに比較的柔軟な合成樹脂板を用いても良い。本発
明は、このメカノケミカル研摩法の研摩ゆえの特質と毛
足の長い柔軟な刷毛による凹凸面への作用を利用するも
のである。
絶縁膜としてSiO2膜を用いる例について説明する。
第１図を参照すると、シリコン基板１（面方位：（10
0））を熱酸化し、表面に厚さ3000Å程度のSiO2膜２を
形成する。
0））を熱酸化し、表面に厚さ3000Å程度のSiO2膜２を
形成する。
第２図を参照すると、フォトリソグラフ法によりSiO2膜
２に方形の開口パターン３を格子状に配して形成する。
方形パターン３の各辺はシリコン基板１の〈110〉方向
に直角または平行とし、１辺の大きさは例えば、500μ
ｍとする。
２に方形の開口パターン３を格子状に配して形成する。
方形パターン３の各辺はシリコン基板１の〈110〉方向
に直角または平行とし、１辺の大きさは例えば、500μ
ｍとする。
第３図を参照すると、格子状に残されたSiO2膜２をマス
クとして80℃のKOH溶液によりシリコン基板１を選択的
にエッチングし、深さ30〜40μｍ程度の凹部４を形成す
る。
クとして80℃のKOH溶液によりシリコン基板１を選択的
にエッチングし、深さ30〜40μｍ程度の凹部４を形成す
る。
第４図を参照すると、SiO2膜２除去後、前面に熱酸化に
より厚さ１〜２μｍのSiO2膜５を形成する。このとき、
必要に応じて、さらにCVD法によりSiO2，Si3N4などをそ
の上に堆積して絶縁耐圧を向上させることができる。
より厚さ１〜２μｍのSiO2膜５を形成する。このとき、
必要に応じて、さらにCVD法によりSiO2，Si3N4などをそ
の上に堆積して絶縁耐圧を向上させることができる。
第５図を参照すると、メカノケミカル研摩によりシリコ
ン基板１の凸部上のSiO2膜５を選択的に除去する。この
メカノケミカル研摩を実施するに当っては、例えば、従
来、シリコンウェーハの鏡面研磨に用いられている装置
においてTIZO×1300〔研摩剤の商品名〕を用いて行な
う。このメカノケミカル研摩によればSiO2膜５の肩部が
ダレて丸味をおび、かつSiO2膜５の除去部とシリコン基
板１の露出部との境界の段差は発生しない。しかも、凹
部内のSiO2膜５にピンホールが発生することもない。
ン基板１の凸部上のSiO2膜５を選択的に除去する。この
メカノケミカル研摩を実施するに当っては、例えば、従
来、シリコンウェーハの鏡面研磨に用いられている装置
においてTIZO×1300〔研摩剤の商品名〕を用いて行な
う。このメカノケミカル研摩によればSiO2膜５の肩部が
ダレて丸味をおび、かつSiO2膜５の除去部とシリコン基
板１の露出部との境界の段差は発生しない。しかも、凹
部内のSiO2膜５にピンホールが発生することもない。
第６図を参照すると、CVD法で全面にシリコン層６を厚
さ３〜20μｍ程度堆積し、表面を酸化後CVD法でSi3N4を
堆積して厚さ２μｍ程度のSiO2／Si3N4からなるキャッ
プ層７を形成する。このとき、シリコン基板１の凸部上
はSiO2膜５が存在しないので、シリコン層６はシリコン
基板１に関してエピタキシャル成長し、単結晶領域８を
形成する。
さ３〜20μｍ程度堆積し、表面を酸化後CVD法でSi3N4を
堆積して厚さ２μｍ程度のSiO2／Si3N4からなるキャッ
プ層７を形成する。このとき、シリコン基板１の凸部上
はSiO2膜５が存在しないので、シリコン層６はシリコン
基板１に関してエピタキシャル成長し、単結晶領域８を
形成する。
キャップ層７を形成後、ランプ、カーボンヒータ、タン
グステンヒータ等の棒状加熱源でシリコン層６を帯状に
溶融し、再結晶させる。するとシリコン基板１の凸部上
の単結晶シリコン領域８が存在するために、そこから再
結晶が進行し、再結晶化シリコンは全体の品質が向上す
る。また、シリコン基板１の凸部の研摩跡は平坦であ
り、かつ肩部のSiO2膜５はなだらかな丸味をおびている
ので、これらの箇所が原因となって再結晶化シリコンに
結晶欠陥が発生することもない。
グステンヒータ等の棒状加熱源でシリコン層６を帯状に
溶融し、再結晶させる。するとシリコン基板１の凸部上
の単結晶シリコン領域８が存在するために、そこから再
結晶が進行し、再結晶化シリコンは全体の品質が向上す
る。また、シリコン基板１の凸部の研摩跡は平坦であ
り、かつ肩部のSiO2膜５はなだらかな丸味をおびている
ので、これらの箇所が原因となって再結晶化シリコンに
結晶欠陥が発生することもない。
次に、深いシリコン領域が必要な場合にはキャップ層７
を除去した後、CVD法によりシリコンをエピタキシャル
成長させ、凹部をうめる。
を除去した後、CVD法によりシリコンをエピタキシャル
成長させ、凹部をうめる。
第７図を参照すると、シリコン基板１の凸部の頂面より
上方の部分をメカノケミカル研磨により除去すると、シ
リコン基板１の凹部内にSiO2膜５で分離された再結晶化
シリコン領域（島状領域）９が形成され、ここを活性領
域として半導体装置を作成することが可能である。
上方の部分をメカノケミカル研磨により除去すると、シ
リコン基板１の凹部内にSiO2膜５で分離された再結晶化
シリコン領域（島状領域）９が形成され、ここを活性領
域として半導体装置を作成することが可能である。
上記実施例では、シリコン基板の凹所内に単一の再結
晶、シリコン領域を形成したが、例えば、第６図で、堆
積するシリコンにn+形ドーパントをドーピングし、かつ
堆積するn+形シリコン層の厚さを凹所の深さに関して薄
く形成し、その後、溶融・再結晶化し、キャップ層を除
去してから、露出したn+形再結晶シリコン層上にn-形シ
リコン層をエピタキシャル成長し、次いでシリコン基板
の凸所の高さまで頂面を平坦化することにより、シリコ
ン基板の凹所内にn+形埋込層とn-形エピタキシャル成長
層を形成することも可能である。このn+形埋込層は単に
n-形層下に埋め込まれているだけでなく、その端部が表
面まで延在しているのが外部電極との接合が容易である
という利点を有している。
晶、シリコン領域を形成したが、例えば、第６図で、堆
積するシリコンにn+形ドーパントをドーピングし、かつ
堆積するn+形シリコン層の厚さを凹所の深さに関して薄
く形成し、その後、溶融・再結晶化し、キャップ層を除
去してから、露出したn+形再結晶シリコン層上にn-形シ
リコン層をエピタキシャル成長し、次いでシリコン基板
の凸所の高さまで頂面を平坦化することにより、シリコ
ン基板の凹所内にn+形埋込層とn-形エピタキシャル成長
層を形成することも可能である。このn+形埋込層は単に
n-形層下に埋め込まれているだけでなく、その端部が表
面まで延在しているのが外部電極との接合が容易である
という利点を有している。
本発明によれば、シリコン基板の凹部内に絶縁膜を介し
てシリコンの溶融・再結晶化領域を形成するに当って、
シリコン基板の凸部上にエピタキシャル成長したシリコ
ン領域を再結晶化の核とすることにより再結晶化シリコ
ンの品質を向上し、かつシリコン基板の凸部上の絶縁膜
除去による段差の発生をなくし、シリコン基板の凸部の
肩部の絶縁膜をなめらかにすることにより、再結晶化シ
リコンに結晶欠陥が発生することを防止すると共に、絶
縁膜にピンホールが発生して絶縁耐圧が劣化することを
防止することができる。
てシリコンの溶融・再結晶化領域を形成するに当って、
シリコン基板の凸部上にエピタキシャル成長したシリコ
ン領域を再結晶化の核とすることにより再結晶化シリコ
ンの品質を向上し、かつシリコン基板の凸部上の絶縁膜
除去による段差の発生をなくし、シリコン基板の凸部の
肩部の絶縁膜をなめらかにすることにより、再結晶化シ
リコンに結晶欠陥が発生することを防止すると共に、絶
縁膜にピンホールが発生して絶縁耐圧が劣化することを
防止することができる。
第１図〜第７図は本発明の方法を実施する１連の工程を
説明する断面図である。 １……シリコン基板、２……SiO2膜、３……開口部、４
……凹部、５……SiO2膜、６……シリコン層、７……キ
ャップ層、８……エピタキシャル成長シリコン領域、９
……再結晶シリコン領域。
説明する断面図である。 １……シリコン基板、２……SiO2膜、３……開口部、４
……凹部、５……SiO2膜、６……シリコン層、７……キ
ャップ層、８……エピタキシャル成長シリコン領域、９
……再結晶シリコン領域。
Claims (1)
- 【請求項１】シリコン基板上に複数の凹部を穿設し、こ
うして形成された該シリコン基板上の凹凸面上に絶縁膜
を形成し、該絶縁膜上にシリコン層を堆積し、該シリコ
ン堆積上にキャップ層を形成した後、加熱して該シリコ
ン堆積層のシリコンを溶解し再結晶化する工程を含む半
導体装置の製造方法において、 上記シリコン層の堆積工程に先立って、メカノケミカル
法を用いることで、上記シリコン基板の上記凸部上の上
記絶縁膜を選択的に除去して該シリコン基板の該凸部の
頂面を露出させ、かつ露出した該シリコン基板と該凸部
側壁に残る絶縁膜との境界領域は平坦に保つと共に、該
凸部側壁に残る該絶縁膜の該凸部に接する面と異なる面
の肩部に丸みを与えることを特徴とする方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60222724A JPH0773096B2 (ja) | 1985-10-08 | 1985-10-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60222724A JPH0773096B2 (ja) | 1985-10-08 | 1985-10-08 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6284509A JPS6284509A (ja) | 1987-04-18 |
| JPH0773096B2 true JPH0773096B2 (ja) | 1995-08-02 |
Family
ID=16786906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60222724A Expired - Lifetime JPH0773096B2 (ja) | 1985-10-08 | 1985-10-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0773096B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5422299A (en) * | 1989-09-11 | 1995-06-06 | Purdue Research Foundation | Method of forming single crystalline electrical isolated wells |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS583272A (ja) * | 1981-06-30 | 1983-01-10 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS5892209A (ja) * | 1981-11-27 | 1983-06-01 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS58185500A (ja) * | 1982-04-21 | 1983-10-29 | Nec Corp | シリコン膜製造法 |
-
1985
- 1985-10-08 JP JP60222724A patent/JPH0773096B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6284509A (ja) | 1987-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2831745B2 (ja) | 半導体装置及びその製造方法 | |
| US4567646A (en) | Method for fabricating a dielectric isolated integrated circuit device | |
| JP4414026B2 (ja) | 半導体素子のｓｔｉ形成方法 | |
| JP2004103611A (ja) | 半導体装置及びその製造方法 | |
| JP2699359B2 (ja) | 半導体基板の製造方法 | |
| KR100353174B1 (ko) | 절연체 상 실리콘 기판 제조 방법 | |
| JPH0773096B2 (ja) | 半導体装置の製造方法 | |
| US4729816A (en) | Isolation formation process with active area protection | |
| JPH01305534A (ja) | 半導体基板の製造方法 | |
| JPS62156831A (ja) | 絶縁的に分離された単結晶シリコン領域を得る方法 | |
| JPH04307735A (ja) | 半導体装置の製造方法 | |
| JP3016432B2 (ja) | 半導体基板の製造方法 | |
| JP2778114B2 (ja) | 半導体基板の製法 | |
| JPS6252920A (ja) | 半導体装置の製造方法 | |
| JPS60145638A (ja) | 半導体装置の製造方法 | |
| JPS62124753A (ja) | 絶縁層分離基板の製法 | |
| JPH0513441A (ja) | 薄膜ｍｏｓトランジスタの製造方法 | |
| JPH0637177A (ja) | 半導体基板及びその製造方法 | |
| JPS59105339A (ja) | 半導体装置の製造方法 | |
| JPS63182836A (ja) | 絶縁層分離基板の製法 | |
| JPH0290546A (ja) | 絶縁層分離基板の製造方法 | |
| JPS6079711A (ja) | 半導体装置の製造方法 | |
| JPS63289921A (ja) | 絶縁分離形半導体基板の製造方法 | |
| JPH0396225A (ja) | 半導体基板の製造方法 | |
| JPH04258152A (ja) | 半導体装置の製造方法 |