JPH077310B2 - 定電流回路 - Google Patents
定電流回路Info
- Publication number
- JPH077310B2 JPH077310B2 JP59062429A JP6242984A JPH077310B2 JP H077310 B2 JPH077310 B2 JP H077310B2 JP 59062429 A JP59062429 A JP 59062429A JP 6242984 A JP6242984 A JP 6242984A JP H077310 B2 JPH077310 B2 JP H077310B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- constant current
- winding
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/44—Arrangements for feeding power to a repeater along the transmission line
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Control Of Voltage And Current In General (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】 本発明は定電流回路、特にそれぞれ独立に電流値を制御
された定電流源を有しており複数個直列に接続して負荷
に定電流を供給するための定電流回路に関する。
された定電流源を有しており複数個直列に接続して負荷
に定電流を供給するための定電流回路に関する。
第1図(a)および(b)はそれぞれ、従来の定電流回
路の構成例および使用例を示すブロック図である。定電
流回路1は、定電流源3が送出する電流I1を電流検出回
路4および制御回路6により予め定めた値になるよう制
御して、負荷7へ電流ILを供給する。すなわち、電流
検出回路4には可飽和リアクトルを有する磁気増幅器
(図示は省略)などが使用され、定電流源3が送出する
電流I1は電流検出用の直流巻線WDを通ったあと、負荷
分担用の抵抗RPへ流れる電流I2と、負荷7に向って流
れる電流ILとに分流する。電流検出回路4は、直流巻
線WDのアンペアターンN・I1(但しNは直流巻線WD
の巻回数を示す)に比例する出力電圧Vdを発生して、
これを制御回路6へ送る。従って、電流検出回路4の出
力電圧Vdと電流I1との関係は、 Vd=g・N・I1 ……(1) と表わされ、比例定数のgは直流励磁アンペアターン・
出力電圧変換比である。制御回路6は比較増幅器61を具
備しており、その一対の入力端のうちの一方には電流検
出回路4の出力電圧Vdが印加され他方には定電流制御
の基準となる基準電圧V0が印刷されている。この基準電
圧V0は、電流I1について予め定めた値の電流I10に対し
て、 V0=g・N・I10 ……(2) の関係を満たすよう設定してある。制御回路6は、出力
電圧Vdと基準電圧V0との差に比例する電圧の制御信号
を定電流源3へ送り両者の差が零になるよう、すなわち
電流I1が電流I10に等しくなるよう定電流源3を制御す
る。
路の構成例および使用例を示すブロック図である。定電
流回路1は、定電流源3が送出する電流I1を電流検出回
路4および制御回路6により予め定めた値になるよう制
御して、負荷7へ電流ILを供給する。すなわち、電流
検出回路4には可飽和リアクトルを有する磁気増幅器
(図示は省略)などが使用され、定電流源3が送出する
電流I1は電流検出用の直流巻線WDを通ったあと、負荷
分担用の抵抗RPへ流れる電流I2と、負荷7に向って流
れる電流ILとに分流する。電流検出回路4は、直流巻
線WDのアンペアターンN・I1(但しNは直流巻線WD
の巻回数を示す)に比例する出力電圧Vdを発生して、
これを制御回路6へ送る。従って、電流検出回路4の出
力電圧Vdと電流I1との関係は、 Vd=g・N・I1 ……(1) と表わされ、比例定数のgは直流励磁アンペアターン・
出力電圧変換比である。制御回路6は比較増幅器61を具
備しており、その一対の入力端のうちの一方には電流検
出回路4の出力電圧Vdが印加され他方には定電流制御
の基準となる基準電圧V0が印刷されている。この基準電
圧V0は、電流I1について予め定めた値の電流I10に対し
て、 V0=g・N・I10 ……(2) の関係を満たすよう設定してある。制御回路6は、出力
電圧Vdと基準電圧V0との差に比例する電圧の制御信号
を定電流源3へ送り両者の差が零になるよう、すなわち
電流I1が電流I10に等しくなるよう定電流源3を制御す
る。
このような定電流回路1を用いて同軸ケーブル方式ある
いは光ファイバ方式の中継装置に給電を行う場合には、
第1図(b)に示すごとく複数個直列に接続し(同図
(b)には2個直列接続した場合を例示する。なおダイ
オードD1およびD2はそれぞれ定電流回路1Aおよび1Bの動
作中断時のバイパス用である。)同時運転する冗長構成
をとり、信頼度向上および負荷分担を図る。定電流回路
1Aおよび1Bはいずれも同図(a)と同一の構成を有す
る。この場合に、定電流回路1Aおよび1Bのそれぞれの定
電流源3から送出される電流I1が定電流制御精度の範囲
内で変動しても、定電流回路1Aおよび1Bの一方に過大な
電力負荷を分担させぬようにするには、以下に説明する
ごとく、抵抗RPをある値以下にする必要がある。
いは光ファイバ方式の中継装置に給電を行う場合には、
第1図(b)に示すごとく複数個直列に接続し(同図
(b)には2個直列接続した場合を例示する。なおダイ
オードD1およびD2はそれぞれ定電流回路1Aおよび1Bの動
作中断時のバイパス用である。)同時運転する冗長構成
をとり、信頼度向上および負荷分担を図る。定電流回路
1Aおよび1Bはいずれも同図(a)と同一の構成を有す
る。この場合に、定電流回路1Aおよび1Bのそれぞれの定
電流源3から送出される電流I1が定電流制御精度の範囲
内で変動しても、定電流回路1Aおよび1Bの一方に過大な
電力負荷を分担させぬようにするには、以下に説明する
ごとく、抵抗RPをある値以下にする必要がある。
第2図は、第1図(b)の接続時における動作特性を示
す特性図である。横軸は定電流回路1Aの出力電圧VAを
示し、縦軸は負荷7への供給電流ILを示す。電圧VL0
および電流IL0はそれぞれ、負荷7の標準動作時におけ
る電圧および電流の値を示す。実線で示した特性A0およ
びB0は、それぞれ定電流回路1Aおよび1Bの定電流源3か
ら送出される電流I1が所定の電流I10に等しい場合の出
力電圧対出力電流特性を示し、電流IA0およびIB0はい
ずれも電流I10に等しい。第1図(a)を参照すれば明
らかなように、 IL=I1−I2=I1−(V/RP) ……(3) が成立し、これをI1=I10の場合に定電流回路1Aに適用
すれば、 IL=IA0−(VA/RP) ……(4) が成立する。これを図示したのが特性A0である。また、
負荷7の標準動作時においてはVB=VL0−VAが成立
ち、この関係式と式(3)とを定電流回路1Bに適用すれ
ば、 IL=IB0−(VL0/RP)+(VA/RP) ……(5) が成立する。これを図示したのが特性B0である。この場
合の動作点は、特性A0およびB0の交点P0で与えられる
が、このときの電圧VA0は明らかに電圧VA0の丁度半分
であり、定電流回路1Aおよび1Bの負荷分担は均等であ
る。
す特性図である。横軸は定電流回路1Aの出力電圧VAを
示し、縦軸は負荷7への供給電流ILを示す。電圧VL0
および電流IL0はそれぞれ、負荷7の標準動作時におけ
る電圧および電流の値を示す。実線で示した特性A0およ
びB0は、それぞれ定電流回路1Aおよび1Bの定電流源3か
ら送出される電流I1が所定の電流I10に等しい場合の出
力電圧対出力電流特性を示し、電流IA0およびIB0はい
ずれも電流I10に等しい。第1図(a)を参照すれば明
らかなように、 IL=I1−I2=I1−(V/RP) ……(3) が成立し、これをI1=I10の場合に定電流回路1Aに適用
すれば、 IL=IA0−(VA/RP) ……(4) が成立する。これを図示したのが特性A0である。また、
負荷7の標準動作時においてはVB=VL0−VAが成立
ち、この関係式と式(3)とを定電流回路1Bに適用すれ
ば、 IL=IB0−(VL0/RP)+(VA/RP) ……(5) が成立する。これを図示したのが特性B0である。この場
合の動作点は、特性A0およびB0の交点P0で与えられる
が、このときの電圧VA0は明らかに電圧VA0の丁度半分
であり、定電流回路1Aおよび1Bの負荷分担は均等であ
る。
他方、破線で示した特性A1およびB1はそれぞれ、定電流
回路1Aおよび1Bの定電流源3の送出電流I1が定電流制御
精度範囲の上限IB1およびIB1まで変動した場合を示
す。式(3)から明らかなごとく、特性A1およびB1はお
のおの特性A0およびB0を△I1だけ上方および下方へ平行
移動した特性になる(但し、△I1=IA1−IA0=IB0−
IB1である)。この動作特性変動に伴って、動作点も特
性A1およびB1の交点P1に移動し、電圧VAは均等に負荷
分担しているときの電圧VA0から電圧VA1へ変動して負
荷分担が不均等になる。この電圧VAの変動分△VA=
VA1−VA0は、定電流制御精度b=△I1/I10を用いて、 △VA=RP・△I1=RP・b・I10 ……(6) と表され、定電流源3の送出電流I10,その制御精度b,お
よび抵抗RPのそれぞれに比例する大きさになる。通
常、制御精度bは使用部品の精度や安定度の面からの制
約によりある限度以下に小さくすることが不可能であ
る。従って、負荷電流が大きな方式で電流I10を大きく
とる必要がある場合に、電圧変動△VAを所望範囲内に
抑えるためには、抵抗RPを小さくせねばならない。例
えば、同軸ケーブルを用いたアナログ伝送方式の場合の
負荷電流は50ないし100mA程度であるのに対し、光ファ
イバを用いたディジタル伝送方式の場合の負荷電流はそ
れより一桁高い1ないし2Aに達する。後者の場合の電圧
変動△VAを、前者の場合と同程度の範囲内に抑えるに
は、抵抗RPを一桁低くする必要がある。第1図(a)
を参照すれば明らかなように、抵抗RPで消費される電
力すなわち電力損失Wは、 W=V2/RP ……(7) と表わされるから、上記のごとく抵抗RPを一桁低くす
ると電力損失Wは一桁高くなり、抵抗RPが大形化する
と共に、抵抗RPの発熱量の増大に対処するため放熱冷
却手段が大規模化して、定電流回路を大形化せざるを得
ない。更に、上記の如く抵抗値を低くすると、第1図
(b)に示したごとく2個直列接続した定電流回路1Aお
よび1Bのうちの1個が動作中断する障害を生じたとき、
これに伴って生ずる電流ILの変動量が大きくなる。例
えば定電流回路1Bの動作中断を生じてダイオードD2が導
通状態になり、電圧VBが零となったとき、第2図にお
いて動作点が特性A0上の点Q0に移行する。但し点Q0は、
特性A0と、負荷7の動作特性を示す直線IL=(VL0/I
L0)・VA(第2図での図示は省略した)との交点であ
る。特性A0は勾配の絶対値が1/RPの右下りの直線であ
るから、RPが減少すれば点Q0は同図上で左下方へ移行
し、負荷7の標準動作点からの隔たりが増大する。
回路1Aおよび1Bの定電流源3の送出電流I1が定電流制御
精度範囲の上限IB1およびIB1まで変動した場合を示
す。式(3)から明らかなごとく、特性A1およびB1はお
のおの特性A0およびB0を△I1だけ上方および下方へ平行
移動した特性になる(但し、△I1=IA1−IA0=IB0−
IB1である)。この動作特性変動に伴って、動作点も特
性A1およびB1の交点P1に移動し、電圧VAは均等に負荷
分担しているときの電圧VA0から電圧VA1へ変動して負
荷分担が不均等になる。この電圧VAの変動分△VA=
VA1−VA0は、定電流制御精度b=△I1/I10を用いて、 △VA=RP・△I1=RP・b・I10 ……(6) と表され、定電流源3の送出電流I10,その制御精度b,お
よび抵抗RPのそれぞれに比例する大きさになる。通
常、制御精度bは使用部品の精度や安定度の面からの制
約によりある限度以下に小さくすることが不可能であ
る。従って、負荷電流が大きな方式で電流I10を大きく
とる必要がある場合に、電圧変動△VAを所望範囲内に
抑えるためには、抵抗RPを小さくせねばならない。例
えば、同軸ケーブルを用いたアナログ伝送方式の場合の
負荷電流は50ないし100mA程度であるのに対し、光ファ
イバを用いたディジタル伝送方式の場合の負荷電流はそ
れより一桁高い1ないし2Aに達する。後者の場合の電圧
変動△VAを、前者の場合と同程度の範囲内に抑えるに
は、抵抗RPを一桁低くする必要がある。第1図(a)
を参照すれば明らかなように、抵抗RPで消費される電
力すなわち電力損失Wは、 W=V2/RP ……(7) と表わされるから、上記のごとく抵抗RPを一桁低くす
ると電力損失Wは一桁高くなり、抵抗RPが大形化する
と共に、抵抗RPの発熱量の増大に対処するため放熱冷
却手段が大規模化して、定電流回路を大形化せざるを得
ない。更に、上記の如く抵抗値を低くすると、第1図
(b)に示したごとく2個直列接続した定電流回路1Aお
よび1Bのうちの1個が動作中断する障害を生じたとき、
これに伴って生ずる電流ILの変動量が大きくなる。例
えば定電流回路1Bの動作中断を生じてダイオードD2が導
通状態になり、電圧VBが零となったとき、第2図にお
いて動作点が特性A0上の点Q0に移行する。但し点Q0は、
特性A0と、負荷7の動作特性を示す直線IL=(VL0/I
L0)・VA(第2図での図示は省略した)との交点であ
る。特性A0は勾配の絶対値が1/RPの右下りの直線であ
るから、RPが減少すれば点Q0は同図上で左下方へ移行
し、負荷7の標準動作点からの隔たりが増大する。
このように従来の定電流回路は、特に負荷電流が大きい
場合に、負荷分担用抵抗での電力損失が大きく回路が大
形化すると共に、冗長構成の一部分に障害を生じたとき
の負荷電流変動が大きいという欠点を有する。
場合に、負荷分担用抵抗での電力損失が大きく回路が大
形化すると共に、冗長構成の一部分に障害を生じたとき
の負荷電流変動が大きいという欠点を有する。
本発明の目的は、上記の欠点を除去し従来よりも負荷分
担用抵抗の電力損失が小さく且つ冗長構成の一部分に障
害を生じたときの負荷電流変動が小さい定電流回路を提
供することにある。
担用抵抗の電力損失が小さく且つ冗長構成の一部分に障
害を生じたときの負荷電流変動が小さい定電流回路を提
供することにある。
本発明の回路は、回路内の所定箇所の電流を検出する電
流検出回路と、該電流検出回路の検出値を示す信号に応
答して該検出値が所定値に収束するよう送出電流を制御
された定電流源と、負荷分担用の抵抗とを有する定電流
回路において、前記電流検出回路は少くとも電流検出用
の第1および第2の巻線を有し該第2の巻線の巻回撰数
は該第1の巻線の巻回数よりも多く設定してあり、前記
定電流源の前記送出電流を前記第1の巻線を通り外部の
負荷に導く第1の流路と前記抵抗に流れる第2の流路と
に分流する接続を有し、前記第2の流路には前記抵抗に
直列接続され且つ該第2の流路の電流を側流させて前記
第2の巻線に導くよう接続されており前記側流する電流
を所定値以下に制限する電流制限回路を備えた回路であ
る。
流検出回路と、該電流検出回路の検出値を示す信号に応
答して該検出値が所定値に収束するよう送出電流を制御
された定電流源と、負荷分担用の抵抗とを有する定電流
回路において、前記電流検出回路は少くとも電流検出用
の第1および第2の巻線を有し該第2の巻線の巻回撰数
は該第1の巻線の巻回数よりも多く設定してあり、前記
定電流源の前記送出電流を前記第1の巻線を通り外部の
負荷に導く第1の流路と前記抵抗に流れる第2の流路と
に分流する接続を有し、前記第2の流路には前記抵抗に
直列接続され且つ該第2の流路の電流を側流させて前記
第2の巻線に導くよう接続されており前記側流する電流
を所定値以下に制限する電流制限回路を備えた回路であ
る。
次に図面を参照して本発明を詳細に説明する。
第3図は本発明の第1の実施例を示すブロック図であ
る。同図に示す定電流回路2と、第1図(a)に示した
従来の定電流回路1との相違は、電流検出回路5に第2
の直流巻線WD2を追加し、更に抵抗RPへの電流I2の分
流を電流検出回路5および定電流源3の間で行い、抵抗
RPに電流制御回路8を直列接続して設けたことであ
る。定電流源3が送出する電流は、負荷分担用の抵抗R
Pへ流れる電流I2と、第1の直流巻線WD1を通り負荷に
向って流れる電流ILとに分流する。電流制限回路8
は、抵抗RPに直列接続したツェナダイオードZDの両端
を、電流I3を側流するための抵抗RPを介して第2の直
流巻線WD2に接続した構成を有する。
る。同図に示す定電流回路2と、第1図(a)に示した
従来の定電流回路1との相違は、電流検出回路5に第2
の直流巻線WD2を追加し、更に抵抗RPへの電流I2の分
流を電流検出回路5および定電流源3の間で行い、抵抗
RPに電流制御回路8を直列接続して設けたことであ
る。定電流源3が送出する電流は、負荷分担用の抵抗R
Pへ流れる電流I2と、第1の直流巻線WD1を通り負荷に
向って流れる電流ILとに分流する。電流制限回路8
は、抵抗RPに直列接続したツェナダイオードZDの両端
を、電流I3を側流するための抵抗RPを介して第2の直
流巻線WD2に接続した構成を有する。
電流検出回路5の出力電圧Vdは、第1および第2の直
流巻線WD1およびWD2のアンペアターンの和、すなわち
(N1・IL+N2・I3)に比例し、 Vd=g(N1・IL+N2・I3) ……(6) と表わされる。但し、N1およびN2はそれぞれ第1および
第2の直流巻線WD 1およびWD2の巻回数を示す。制御
回路6は、この出力電圧Vdを受けてこれと、予め定め
た値のの電流I10に対して、 V0=g・N1・I10 ……(7) で表わされる基準電圧V0との差に比例する電圧の制御信
号を定電流源3へ送り、アンペアターン(N1・IL+N2
・I3)がアンペアターン(N1・I10)に等しくなるよう
定電流源3の送出電流I1を制御する。この制御により、 IL=I10−(N2/N1)・I3 ……(8) が成立する。
流巻線WD1およびWD2のアンペアターンの和、すなわち
(N1・IL+N2・I3)に比例し、 Vd=g(N1・IL+N2・I3) ……(6) と表わされる。但し、N1およびN2はそれぞれ第1および
第2の直流巻線WD 1およびWD2の巻回数を示す。制御
回路6は、この出力電圧Vdを受けてこれと、予め定め
た値のの電流I10に対して、 V0=g・N1・I10 ……(7) で表わされる基準電圧V0との差に比例する電圧の制御信
号を定電流源3へ送り、アンペアターン(N1・IL+N2
・I3)がアンペアターン(N1・I10)に等しくなるよう
定電流源3の送出電流I1を制御する。この制御により、 IL=I10−(N2/N1)・I3 ……(8) が成立する。
一方、第2の直流巻線WD2に側流される電流I3は、ツェ
ナダイオードZDの両端間電圧(VZ)がツェナ電圧(V
B)未満のときには電流I2に等しく、またツェナダイオ
ードZDの両端電圧(VZ)がツェナ電圧(VB)に到達
したときには、第2の直流巻線WD2の巻線抵抗は非常に
小さいので無視すると、(VB/RS)に等しい一定値に
なる。従って、VZ<VBが成立つときには、式(8)
を参照し且つ第1の直流巻線WD1の巻線抵抗は非常小さ
いので、無視すると、 IL=I10−(N2/N1)・I2=I10−(V/R) ……(9) 但し、R=(RP+RS)/(N2/N1) ……(10) が成り立ち、またVZ=VBが成立つときには、 IL=I10−(N2/N1)・(VB/RS) ……(11) が成立つ。式(9)および(11)を、第2図と同様に図
示したものが次図である。
ナダイオードZDの両端間電圧(VZ)がツェナ電圧(V
B)未満のときには電流I2に等しく、またツェナダイオ
ードZDの両端電圧(VZ)がツェナ電圧(VB)に到達
したときには、第2の直流巻線WD2の巻線抵抗は非常に
小さいので無視すると、(VB/RS)に等しい一定値に
なる。従って、VZ<VBが成立つときには、式(8)
を参照し且つ第1の直流巻線WD1の巻線抵抗は非常小さ
いので、無視すると、 IL=I10−(N2/N1)・I2=I10−(V/R) ……(9) 但し、R=(RP+RS)/(N2/N1) ……(10) が成り立ち、またVZ=VBが成立つときには、 IL=I10−(N2/N1)・(VB/RS) ……(11) が成立つ。式(9)および(11)を、第2図と同様に図
示したものが次図である。
第4図は本実施例の動作特性を示す特性図であり、定電
流回路2を第1図(b)のごとく2個直列接続した場合
の動作特性を示す。実線で示した特性A0およびB0はそれ
ぞれ、2個直列接続した定電流回路2Aおよび2Bの動作特
性を示し、電流IA0およびIB0はいずれも所定の電流I
10に等しい。すなわち、特性A0(あるいはB0)は式
(9)および(11)を定電流回路2A(あるいは2B)に適
用して図示したものである。電圧VACは、特性A0が式
(9)の特性から式(11)の特性に移行する動作点にお
ける電圧VAであり、 と表わされる。式(9)および(11)から明らかなよう
に、特性A0の勾配の絶対値は、VA<VACであれば1/R
であり、VA<VACであればゼロである。式(12)を参
照すれば、電圧VACを、特性A0およびB0の交点P0が1/R
の勾配(絶対値)の部分にあり且つ特性A0および負荷特
性(すなわち直線IL=(VL0/IL0)・VAo図示は省略
した)の交点Q0がゼロの勾配の部分にあるよう選択する
ことができる。第4図はこのように選定した例を示して
おり、その結果として抵抗RSおよびRPでの電力損失
を従来よりも軽減でき、更に定電流回路2Aおよび2Bのう
ちのいずれか一方が動作中断したときの電流ILの変動
量も従来より軽減できる。まず、定電流制御範囲内での
電流I1の変動に起因する電圧VAの変動△VAは、本実
施例で電圧VAの変動が特性A0およびB0の1/Rの勾配
(絶対値)の部分内で生ずるようにしてあれば、 △VA=R・△I1=R・b・I10 ……(13) と表わされる。従来の回路の場合での式(6)と上式
(13)とを対照し且つ式(10)を参照すれば明らかなご
とく、本実施例での抵抗値(RS+RP)を従来の回路
での抵抗RPの に等しくしたときに同じ電圧変動△VAになる。従っ
て、抵抗RSおよびRPでの電力損失は、本実施例でN1
<N2を満たすように巻回数を設定すれば、従来の回路の
場合の に低減する。更に、従来の回路での特性A0は破線a0で示
すごとく一直線になるから、定電流回路1Bの動作中断時
における定電流回路1Aの動作点は点q0になるが、本実施
例では、定電流回路2Bの動作中断時における定電流回路
2Aの動作点は点Q0である。点Q0は点q0より右上方にあり
従って負荷7の標準動作点に近付く。
流回路2を第1図(b)のごとく2個直列接続した場合
の動作特性を示す。実線で示した特性A0およびB0はそれ
ぞれ、2個直列接続した定電流回路2Aおよび2Bの動作特
性を示し、電流IA0およびIB0はいずれも所定の電流I
10に等しい。すなわち、特性A0(あるいはB0)は式
(9)および(11)を定電流回路2A(あるいは2B)に適
用して図示したものである。電圧VACは、特性A0が式
(9)の特性から式(11)の特性に移行する動作点にお
ける電圧VAであり、 と表わされる。式(9)および(11)から明らかなよう
に、特性A0の勾配の絶対値は、VA<VACであれば1/R
であり、VA<VACであればゼロである。式(12)を参
照すれば、電圧VACを、特性A0およびB0の交点P0が1/R
の勾配(絶対値)の部分にあり且つ特性A0および負荷特
性(すなわち直線IL=(VL0/IL0)・VAo図示は省略
した)の交点Q0がゼロの勾配の部分にあるよう選択する
ことができる。第4図はこのように選定した例を示して
おり、その結果として抵抗RSおよびRPでの電力損失
を従来よりも軽減でき、更に定電流回路2Aおよび2Bのう
ちのいずれか一方が動作中断したときの電流ILの変動
量も従来より軽減できる。まず、定電流制御範囲内での
電流I1の変動に起因する電圧VAの変動△VAは、本実
施例で電圧VAの変動が特性A0およびB0の1/Rの勾配
(絶対値)の部分内で生ずるようにしてあれば、 △VA=R・△I1=R・b・I10 ……(13) と表わされる。従来の回路の場合での式(6)と上式
(13)とを対照し且つ式(10)を参照すれば明らかなご
とく、本実施例での抵抗値(RS+RP)を従来の回路
での抵抗RPの に等しくしたときに同じ電圧変動△VAになる。従っ
て、抵抗RSおよびRPでの電力損失は、本実施例でN1
<N2を満たすように巻回数を設定すれば、従来の回路の
場合の に低減する。更に、従来の回路での特性A0は破線a0で示
すごとく一直線になるから、定電流回路1Bの動作中断時
における定電流回路1Aの動作点は点q0になるが、本実施
例では、定電流回路2Bの動作中断時における定電流回路
2Aの動作点は点Q0である。点Q0は点q0より右上方にあり
従って負荷7の標準動作点に近付く。
以上に説明したごとく、電流検出回路5に第1の直流巻
線WD1よりも巻回数が多い第2の直流巻線WD2を追加し
て設け第1および第2の直流巻線WD1およびWD2のアン
ペアターンが予め定めた大きさになるよう電流制御を行
うことにより、負荷分担用抵抗RSおよびRPの電力損
失を低減でき、更に負荷分担用抵抗RPに流れる電流を
電流制限回路8で側流させた電流を第2の直流巻線WD2
に流入させることにより、直列運転時に一方の回路が断
になった場合の負荷電流変動を低減できる。
線WD1よりも巻回数が多い第2の直流巻線WD2を追加し
て設け第1および第2の直流巻線WD1およびWD2のアン
ペアターンが予め定めた大きさになるよう電流制御を行
うことにより、負荷分担用抵抗RSおよびRPの電力損
失を低減でき、更に負荷分担用抵抗RPに流れる電流を
電流制限回路8で側流させた電流を第2の直流巻線WD2
に流入させることにより、直列運転時に一方の回路が断
になった場合の負荷電流変動を低減できる。
第5図は本発明の第2の実施例を示すブロック図であ
る。本実施例の回路は、第1の実施例の回路で一方の出
力端を接地した場合に、電流制限回路8を接地側に接続
したものである。明らかに、動作原理は第1の実施例と
同じであるが、第3図における第2の直流巻線WD2にか
かる電圧は本実施例の場合の方が低くなるから、直流巻
線線WD2に対して従来のような高耐圧処理を施す必要が
なくなり、電流検出回路5の製作工数を減らすことがで
きるという利点がある。
る。本実施例の回路は、第1の実施例の回路で一方の出
力端を接地した場合に、電流制限回路8を接地側に接続
したものである。明らかに、動作原理は第1の実施例と
同じであるが、第3図における第2の直流巻線WD2にか
かる電圧は本実施例の場合の方が低くなるから、直流巻
線線WD2に対して従来のような高耐圧処理を施す必要が
なくなり、電流検出回路5の製作工数を減らすことがで
きるという利点がある。
第6図は本発明の第3の実施例を示すブロック図であ
る。本実施例の回路では、基準電流ISを流すための基
準電流巻線WSを追加し設けた電流検出回路15により定
電流制御を行う。基準電流巻線WSには、第1および第
2の直流巻線WD1およびWD2のアンペアターンの和(N1
・IL+N2・I3)を打消す向きの基準電流ISを、定電
流源13から供給してある。基準電流巻線WSの巻回数を
NSとすれば、電流検出回路15はアンペアターンの合成
値(N1・IL+N2・I3−NS・IS)に比例する出力電
圧Vdを発生し、これを制御回路6へ送る。本実施例で
は、制御回路6での定電流制御基準電圧V0を零に設定し
てある。すなわち、制御回路6は電圧Vdに比例する電
圧の制御信号を定電圧源3北り、制御信号の電圧が零に
なるよう、すなわち IL=(NS/N1)・IS(N2/N1)・I3 ……(14) の関係が成立つような電流I1を送出するよう定電流源3
を制御する。式(14)は、式(8)におけるI10を(N
S/N1)・ISで置換えた式であるから、本実施例でも
第1の実施例と同様の定電流制御を行うことができ、従
って第1の実施例と同じ効果を得ることができる。
る。本実施例の回路では、基準電流ISを流すための基
準電流巻線WSを追加し設けた電流検出回路15により定
電流制御を行う。基準電流巻線WSには、第1および第
2の直流巻線WD1およびWD2のアンペアターンの和(N1
・IL+N2・I3)を打消す向きの基準電流ISを、定電
流源13から供給してある。基準電流巻線WSの巻回数を
NSとすれば、電流検出回路15はアンペアターンの合成
値(N1・IL+N2・I3−NS・IS)に比例する出力電
圧Vdを発生し、これを制御回路6へ送る。本実施例で
は、制御回路6での定電流制御基準電圧V0を零に設定し
てある。すなわち、制御回路6は電圧Vdに比例する電
圧の制御信号を定電圧源3北り、制御信号の電圧が零に
なるよう、すなわち IL=(NS/N1)・IS(N2/N1)・I3 ……(14) の関係が成立つような電流I1を送出するよう定電流源3
を制御する。式(14)は、式(8)におけるI10を(N
S/N1)・ISで置換えた式であるから、本実施例でも
第1の実施例と同様の定電流制御を行うことができ、従
って第1の実施例と同じ効果を得ることができる。
本実施例の回路を3個以上直列運転する場合も、同様な
効果が得られることは明らかである。また電流制限回路
8は第3図に例示した回路形式に限定せず、流入する電
流I2が予め定めた電流I20以下のときにはそのまま第2
の直流巻線WD2に側流させ、電流I2が予め定めた電流I
20を超えたときにはそのうち電流I20だけを第2の直流
巻線WD2に側流させるように構成した回路であれば、同
じ効果が得られることは明らかである。
効果が得られることは明らかである。また電流制限回路
8は第3図に例示した回路形式に限定せず、流入する電
流I2が予め定めた電流I20以下のときにはそのまま第2
の直流巻線WD2に側流させ、電流I2が予め定めた電流I
20を超えたときにはそのうち電流I20だけを第2の直流
巻線WD2に側流させるように構成した回路であれば、同
じ効果が得られることは明らかである。
以上の説明から明らかなように、本発明には従来よりも
負荷分担用抵抗の電力損失が小さく且つ複数個直列運転
時に一部分障害を生じたときの負荷電流の変動が小さい
定電流の変動が小さい定電流回路を実現できるという効
果がある。
負荷分担用抵抗の電力損失が小さく且つ複数個直列運転
時に一部分障害を生じたときの負荷電流の変動が小さい
定電流の変動が小さい定電流回路を実現できるという効
果がある。
第1図(a)および(b)はそれぞれ従来の定電流回路
の構成例および使用例を示すブロック図、第2図は従来
の定電流回路の動作を示す特性図、第3図および第4図
はそれぞれ本発明の第1の実施例を示すブロック図およ
び特性図、第5図および第6図はそれぞれ本発明の第2
および第3の実施例を示すブロック図である。 1,1A,1B,2,2A,2B……定電流回路、3,13……定電流源、
4,5,15……電流検出回路、6……制御回路、7……負
荷、8……電流制限回路、WD,WD1,WD2……直流巻線、
WS……基準電流巻線、RS,RP……抵抗、D1,D2……
ダイオード。
の構成例および使用例を示すブロック図、第2図は従来
の定電流回路の動作を示す特性図、第3図および第4図
はそれぞれ本発明の第1の実施例を示すブロック図およ
び特性図、第5図および第6図はそれぞれ本発明の第2
および第3の実施例を示すブロック図である。 1,1A,1B,2,2A,2B……定電流回路、3,13……定電流源、
4,5,15……電流検出回路、6……制御回路、7……負
荷、8……電流制限回路、WD,WD1,WD2……直流巻線、
WS……基準電流巻線、RS,RP……抵抗、D1,D2……
ダイオード。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山本 克彦 東京都武蔵野市緑町3丁目9番11号 日本 電信電話公社武蔵野電気通信研究所内 (56)参考文献 特開 昭54−36557(JP,A)
Claims (1)
- 【請求項1】回路内の所定箇所の電流を検出する電流検
出回路と、該電流検出回路の検出値を示す信号に応答し
て該検出値が所定値に収束するよう送出電流を制御され
た定電流源と、負荷分担用の抵抗とを有する定電流回路
において、 前記電流検出回路は少くとも電流検出用の第1および第
2の巻線を有し該第2の巻線の巻回数は該第1の巻線の
巻回数よりも多く設定してあり、前記定電流源の前記送
出電流を前記第1の巻線を通り外部の負荷に導く第1の
流路と前記抵抗に流れる第2の流路とに分流する接続を
有し、前記第2の流路には前記抵抗に直列接続され且つ
該第2の流路の電流を側流させて前記第2の巻線に導く
よう接続されており前記側流する電流を所定値以下に制
限する電流制限回路を備えたことを特徴とする定電流回
路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59062429A JPH077310B2 (ja) | 1984-03-30 | 1984-03-30 | 定電流回路 |
| US06/712,990 US4644458A (en) | 1984-03-19 | 1985-03-18 | Electric power supply circuit capable of reducing a loss of electric power |
| DE8585103167T DE3585392D1 (de) | 1984-03-19 | 1985-03-19 | Elektrische speiseschaltung welche einen abfall elektrischer leistung vermindern kann. |
| EP85103167A EP0157282B1 (en) | 1984-03-19 | 1985-03-19 | Electric power supply circuit capable of reducing a loss of electric power |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59062429A JPH077310B2 (ja) | 1984-03-30 | 1984-03-30 | 定電流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60205730A JPS60205730A (ja) | 1985-10-17 |
| JPH077310B2 true JPH077310B2 (ja) | 1995-01-30 |
Family
ID=13199914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59062429A Expired - Lifetime JPH077310B2 (ja) | 1984-03-19 | 1984-03-30 | 定電流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH077310B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5436557A (en) * | 1977-08-27 | 1979-03-17 | Fujitsu Ltd | Constant current circuit |
-
1984
- 1984-03-30 JP JP59062429A patent/JPH077310B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60205730A (ja) | 1985-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0157282B1 (en) | Electric power supply circuit capable of reducing a loss of electric power | |
| US4318007A (en) | Circuit arrangement for controlling the energization of a load from a plurality of current sources | |
| US3303411A (en) | Regulated power supply with constant voltage/current cross-over and mode indicator | |
| US4728807A (en) | Power source system comprising a plurality of power sources having negative resistance characteristics | |
| US20050163308A1 (en) | Technique for independent ground fault detection of multiple twisted pair telephone lines connected to a common electrical power source | |
| EP0204978B1 (en) | Shutdown control means for an electric power supply | |
| US4571460A (en) | Active impedance line feed circuit with improved ground fault protection | |
| JPH077310B2 (ja) | 定電流回路 | |
| US3036257A (en) | Protective arrangement for high voltage direct current power transmission | |
| JPH077309B2 (ja) | 定電流回路 | |
| US4064449A (en) | Direct current compensation circuit for transformers | |
| US3026470A (en) | Control apparatus | |
| JP2662142B2 (ja) | デジタル加入者線伝送システムの信号損失の自動調整回路 | |
| JPH0715652B2 (ja) | 定電流回路 | |
| US2762964A (en) | Regulating control system | |
| JPH0756610B2 (ja) | 定電流回路 | |
| JPH077308B2 (ja) | 定電流回路 | |
| US2810876A (en) | Regulated rectifier | |
| US3059121A (en) | Regulated power supply arrangements | |
| JPH0756611B2 (ja) | 定電流回路 | |
| EP0155074B1 (en) | Active impedance line feed circuit with improved ground fault protection | |
| JPH0574085B2 (ja) | ||
| EP0792549B1 (en) | Method and apparatus for determining the deviation of longitudinal signal components from a predetermined value | |
| EP0177219A2 (en) | Origination scan circuit | |
| JPS6148012A (ja) | 定電流回路 |