JPH0715652B2 - 定電流回路 - Google Patents
定電流回路Info
- Publication number
- JPH0715652B2 JPH0715652B2 JP63129826A JP12982688A JPH0715652B2 JP H0715652 B2 JPH0715652 B2 JP H0715652B2 JP 63129826 A JP63129826 A JP 63129826A JP 12982688 A JP12982688 A JP 12982688A JP H0715652 B2 JPH0715652 B2 JP H0715652B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- constant current
- winding
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は定電流回路に関し、特にそれぞれ独立に電流値
を制限された定電流源を有しており複数個直列に接続し
て負荷に定電流を供給するための定電流回路に関する。
を制限された定電流源を有しており複数個直列に接続し
て負荷に定電流を供給するための定電流回路に関する。
第５図（ａ）および（ｂ）はそれぞれ、従来の定電流回
路の構成例およびその使用例を示すブロック図である。
第５図（ａ）及び（ｂ）において定電流回路１は、定電
流源３が送出する電流I1を電流検出回路４および制御回
路６により予め定めた値になるよう制御して、負荷７へ
電流ＩＬを供給する。すなわち、電流検出回路４には可
飽和リアクトルを有する磁気増幅器（図示省略）などが
使用され、定電流源３が送出する電流I1は電流検出用の
直流巻線ＷＤを通ったあと、負荷分担用の抵抗ＲＰへ流
れる電流I2と、負荷７に向って流れる電流ＩＬとに分流
する。電流検出回路４は、直流巻線ＷＤのアンペアター
ンＮ・I1（但しＮは直流巻線ＷＤの巻回数を示す）に比
例する出力電圧Ｖｄを発生して、これを制御回路６へ送
る。従って、電流検出回路４の出力電圧Ｖｄと電流I1と
の関係は、 Ｖｄ＝ｇ・Ｎ・I1 ……（１） と表わされ、比例定数のｇは直流励磁アンペアターン・
出力電圧変換比である。制御回路６は比較増幅器61を具
備しており、その一対の入力端のうちの一方には電流検
出回路４の出力電圧Ｖｄが印加され他方には定電流制御
の基準となる基準電圧V0が印加されている。この基準電
圧V0は、電流I1について予め定めた値の電流I10に対し
て、 V0＝ｇ・Ｎ・I10 ……（２） の関係を満たすよう設定してある。制御回路６は、出力
電圧Ｖｄと基準電圧V0との差に比例する電圧の制御信号
を定電流源３へ送り両者の差が零になるよう、すなわち
電流I1が電流I10に等しくなるよう定電流源３を制御す
る。
路の構成例およびその使用例を示すブロック図である。
第５図（ａ）及び（ｂ）において定電流回路１は、定電
流源３が送出する電流I1を電流検出回路４および制御回
路６により予め定めた値になるよう制御して、負荷７へ
電流ＩＬを供給する。すなわち、電流検出回路４には可
飽和リアクトルを有する磁気増幅器（図示省略）などが
使用され、定電流源３が送出する電流I1は電流検出用の
直流巻線ＷＤを通ったあと、負荷分担用の抵抗ＲＰへ流
れる電流I2と、負荷７に向って流れる電流ＩＬとに分流
する。電流検出回路４は、直流巻線ＷＤのアンペアター
ンＮ・I1（但しＮは直流巻線ＷＤの巻回数を示す）に比
例する出力電圧Ｖｄを発生して、これを制御回路６へ送
る。従って、電流検出回路４の出力電圧Ｖｄと電流I1と
の関係は、 Ｖｄ＝ｇ・Ｎ・I1 ……（１） と表わされ、比例定数のｇは直流励磁アンペアターン・
出力電圧変換比である。制御回路６は比較増幅器61を具
備しており、その一対の入力端のうちの一方には電流検
出回路４の出力電圧Ｖｄが印加され他方には定電流制御
の基準となる基準電圧V0が印加されている。この基準電
圧V0は、電流I1について予め定めた値の電流I10に対し
て、 V0＝ｇ・Ｎ・I10 ……（２） の関係を満たすよう設定してある。制御回路６は、出力
電圧Ｖｄと基準電圧V0との差に比例する電圧の制御信号
を定電流源３へ送り両者の差が零になるよう、すなわち
電流I1が電流I10に等しくなるよう定電流源３を制御す
る。
このような定電流回路１を用いて同軸ケーブル方式ある
いは光ファイバ方式の中継装置に給電を行う場合には、
第５図（ｂ）に示すごとく複数個直列に接続し（第５図
（ｂ）には２個直列接続した場合を例示する。なおダイ
オードD1およびD2はそれぞれ定電流回路1Aおよび1Bの動
作中断時のバイパス用である。）同時運転する冗長構成
をとり、信頼度向上および負荷分担を図る。定電流回路
1Aおよび1Bはいずれも第５図（ａ）と同一の構成を有す
る。この場合に、定電流回路1Aおよび1Bのそれぞれの定
電流源３から送出される電流I1が定電流制御精度の範囲
内で変動しても、定電流回路1Aおよび1Bの一方に過大な
電力負荷を分担させぬようにするには、以下に説明する
ごとく、抵抗ＲＰをある値以下にする必要がある。
いは光ファイバ方式の中継装置に給電を行う場合には、
第５図（ｂ）に示すごとく複数個直列に接続し（第５図
（ｂ）には２個直列接続した場合を例示する。なおダイ
オードD1およびD2はそれぞれ定電流回路1Aおよび1Bの動
作中断時のバイパス用である。）同時運転する冗長構成
をとり、信頼度向上および負荷分担を図る。定電流回路
1Aおよび1Bはいずれも第５図（ａ）と同一の構成を有す
る。この場合に、定電流回路1Aおよび1Bのそれぞれの定
電流源３から送出される電流I1が定電流制御精度の範囲
内で変動しても、定電流回路1Aおよび1Bの一方に過大な
電力負荷を分担させぬようにするには、以下に説明する
ごとく、抵抗ＲＰをある値以下にする必要がある。
第６図は、第５図（ｂ）に示す従来の定電流回路の接続
時における動作特性を示す特性図である。横軸は定電流
回路1Aの出力電圧ＶＡを示し、縦軸は負荷７への供給電
流ＩＬを示す。電圧ＶL0および電流ＩL0はそれぞれ、負
荷７の標準動作時における電圧および電流の値を示す。
実線で示した特性A0およびB0は、それぞれ定電流回路1A
および1Bの定電流源３から送出される電流I1が所定の電
流I10に等しい場合の出力電圧対出力電流特性を示し、
電流ＩA0およびＩB0はいずれも電流I10に等しい。第５
図（ａ）を参照すれば明らかなように、 ＩＬ＝I1−I2＝I1（V/RＰ） ……（３） が成立し、これをI1＝I10の場合に定電流回路1Aに適用
すれば、 ＩＬ＝ＩA0−（ＶＡ/RＰ） ……（４） が成立する。これを図示したのが特性A0である。また、
負荷７の標準動作時においてはＶＢ＝ＶL0−ＶＡが成立
ち、この関係式と式（３）とを定電流回路1Bに適用すれ
ば、 ＩＬ＝ＩB0−（ＶL0/RＰ）＋（ＶＡ/RＰ） ……（５） が成立する。これを図示したのが特性B0である。この場
合の動作点は、特性A0およびB0の交点P0で与えられる
が、このときの電圧ＶA0は明らかに電圧ＶL0の丁度半分
であり、定電流回路1Aおよび1Bの負荷分担は均等であ
る。
時における動作特性を示す特性図である。横軸は定電流
回路1Aの出力電圧ＶＡを示し、縦軸は負荷７への供給電
流ＩＬを示す。電圧ＶL0および電流ＩL0はそれぞれ、負
荷７の標準動作時における電圧および電流の値を示す。
実線で示した特性A0およびB0は、それぞれ定電流回路1A
および1Bの定電流源３から送出される電流I1が所定の電
流I10に等しい場合の出力電圧対出力電流特性を示し、
電流ＩA0およびＩB0はいずれも電流I10に等しい。第５
図（ａ）を参照すれば明らかなように、 ＩＬ＝I1−I2＝I1（V/RＰ） ……（３） が成立し、これをI1＝I10の場合に定電流回路1Aに適用
すれば、 ＩＬ＝ＩA0−（ＶＡ/RＰ） ……（４） が成立する。これを図示したのが特性A0である。また、
負荷７の標準動作時においてはＶＢ＝ＶL0−ＶＡが成立
ち、この関係式と式（３）とを定電流回路1Bに適用すれ
ば、 ＩＬ＝ＩB0−（ＶL0/RＰ）＋（ＶＡ/RＰ） ……（５） が成立する。これを図示したのが特性B0である。この場
合の動作点は、特性A0およびB0の交点P0で与えられる
が、このときの電圧ＶA0は明らかに電圧ＶL0の丁度半分
であり、定電流回路1Aおよび1Bの負荷分担は均等であ
る。
他方、破線で示した特性A1およびB1はそれぞれ、定電流
回路1Aおよび1Bの定電流源３の送出電流I1が定電流制御
精度範囲の上限ＩB0および下限ＩB1まで変動した場合を
示す。式（３）から明らかなごとく、特性A1およびB1は
おのおの特性A0およびB0をΔI1だけ上方および下方へ平
行移動した特性になる（但し、ΔI1＝ＩA1−ＩA0＝ＩB0
−ＩB1である）。この動作特性変動に伴って、動作点も
特性A1およびB1の交点P1に移動し、電圧ＶＡは均等に負
荷分担しているときの電圧ＶA0から電圧ＶA1へ変動して
負荷分担が不均等になる。この電圧ＶＡの変動分ΔＶＡ
＝ＶA1−ＶA0は、定電流制御精度ｂ＝ΔI1/I10を用い
て、 ΔＶＡ＝ＲＰ・ΔI1＝ＲＰ・ｂ・I10 ……（６） と表され、定電流源３の送出電流I10,その制御精度b,お
よび抵抗ＲＰのそれぞれに比例する大きさになる。通
常、制御精度ｂは使用部品の精度や安定度の面からの制
約によりある限度以下に小さくすることが不可能であ
る。従って、負荷電流が大きな方式で電流I10を大きく
とる必要がある場合に、電圧変動ΔＶＡを所望範囲内に
抑えるためには、抵抗ＲＰを小さくせねばならない。例
えば、同軸ケーブルを用いたアナログ伝送方式の場合の
負荷電流は50ないし100mA程度であるのに対し、光ファ
イバを用いたディジタル伝送方式の場合の負荷電流はそ
れより一桁高い１ないし2Aに達する。後者の場合の電圧
変動ΔＶＡを、前者の場合と同程度の範囲内に抑えるに
は、抵抗ＲＰを一桁低くする場合がある。第５図（ａ）
を参照すれば明らかなように、抵抗ＲＰで消費される電
力すなわち電力損失Ｗは、 Ｗ＝V2/RＰ ……（７） と表わされるから、上記のごとく抵抗ＲＰを一桁低くす
ると電力損失Ｗは一桁高くなり、抵抗ＲＰが大形化する
と共に、抵抗ＲＰの発熱量の増大に対処するため放熱冷
却手段が大規模化して、定電流回路を大形化せざるを得
ない。更に、上記の如く抵抗値を低くすると、第５図
（ｂ）に示したごとく２個直列接続した定電流回路1Aお
よび1Bのうちの１個が動作中断する障害を生じたとき、
これに伴って生ずる電流ＩＬの変動量が大きくなる。例
えば定電流回路1Bの動作中断を生じてダイオードD2が導
通状態になり、電圧ＶＢが零となったとき、第６図にお
いて動作点が特性A0上の点Ｑ′０に移行する。但しＱ′
０は、特性A0と、負荷７の動作特性を示す直線ＩＬ＝
（ＶL0/IL0）・ＶＡ（第６図での図示は省略した）との
交点である。動性A0は勾配の絶対値1/RＰの右下りの直
線であるから、ＲＰが減少すれば点Ｑ′０は同図上で左
下方へ移行し、負荷７の標準動作点からの隔たりが増大
する。
回路1Aおよび1Bの定電流源３の送出電流I1が定電流制御
精度範囲の上限ＩB0および下限ＩB1まで変動した場合を
示す。式（３）から明らかなごとく、特性A1およびB1は
おのおの特性A0およびB0をΔI1だけ上方および下方へ平
行移動した特性になる（但し、ΔI1＝ＩA1−ＩA0＝ＩB0
−ＩB1である）。この動作特性変動に伴って、動作点も
特性A1およびB1の交点P1に移動し、電圧ＶＡは均等に負
荷分担しているときの電圧ＶA0から電圧ＶA1へ変動して
負荷分担が不均等になる。この電圧ＶＡの変動分ΔＶＡ
＝ＶA1−ＶA0は、定電流制御精度ｂ＝ΔI1/I10を用い
て、 ΔＶＡ＝ＲＰ・ΔI1＝ＲＰ・ｂ・I10 ……（６） と表され、定電流源３の送出電流I10,その制御精度b,お
よび抵抗ＲＰのそれぞれに比例する大きさになる。通
常、制御精度ｂは使用部品の精度や安定度の面からの制
約によりある限度以下に小さくすることが不可能であ
る。従って、負荷電流が大きな方式で電流I10を大きく
とる必要がある場合に、電圧変動ΔＶＡを所望範囲内に
抑えるためには、抵抗ＲＰを小さくせねばならない。例
えば、同軸ケーブルを用いたアナログ伝送方式の場合の
負荷電流は50ないし100mA程度であるのに対し、光ファ
イバを用いたディジタル伝送方式の場合の負荷電流はそ
れより一桁高い１ないし2Aに達する。後者の場合の電圧
変動ΔＶＡを、前者の場合と同程度の範囲内に抑えるに
は、抵抗ＲＰを一桁低くする場合がある。第５図（ａ）
を参照すれば明らかなように、抵抗ＲＰで消費される電
力すなわち電力損失Ｗは、 Ｗ＝V2/RＰ ……（７） と表わされるから、上記のごとく抵抗ＲＰを一桁低くす
ると電力損失Ｗは一桁高くなり、抵抗ＲＰが大形化する
と共に、抵抗ＲＰの発熱量の増大に対処するため放熱冷
却手段が大規模化して、定電流回路を大形化せざるを得
ない。更に、上記の如く抵抗値を低くすると、第５図
（ｂ）に示したごとく２個直列接続した定電流回路1Aお
よび1Bのうちの１個が動作中断する障害を生じたとき、
これに伴って生ずる電流ＩＬの変動量が大きくなる。例
えば定電流回路1Bの動作中断を生じてダイオードD2が導
通状態になり、電圧ＶＢが零となったとき、第６図にお
いて動作点が特性A0上の点Ｑ′０に移行する。但しＱ′
０は、特性A0と、負荷７の動作特性を示す直線ＩＬ＝
（ＶL0/IL0）・ＶＡ（第６図での図示は省略した）との
交点である。動性A0は勾配の絶対値1/RＰの右下りの直
線であるから、ＲＰが減少すれば点Ｑ′０は同図上で左
下方へ移行し、負荷７の標準動作点からの隔たりが増大
する。
上述した従来の定電流回路は、特に負荷電流が大きい場
合に、負荷分担用抵抗での電力損失が大きく回路が大形
化すると共に冗長構成の一部分に障害を生じたときの負
荷電流変動が大きいという欠点を有する。
合に、負荷分担用抵抗での電力損失が大きく回路が大形
化すると共に冗長構成の一部分に障害を生じたときの負
荷電流変動が大きいという欠点を有する。
本発明の定電流回路は回路内の所定箇所の電流を検出す
る電流検出回路と、この電流検出回路の検出値を示す記
号に応答して前記検出値が予め定められた値に収束する
ように送出電流を制御する定電流源と、負荷分担用の抵
抗とを有する定電流回路において、前記電流検出回路は
少くとも電流検出用の第１および第２の巻線を有し、こ
の第２の巻線の巻回数は前記第１の巻線の巻回数よりも
多く設定してあり、前記定電流源の前記送出電流を前記
第１の巻線を通り外部の負荷に導く第１の流路と前記抵
抗に流れる第２の流路とに分流するように接続路を有
し、前記第２の流路には前記抵抗に直列接続され且つ前
記第２の流路の電流を側流させて前記第２の巻線に導く
ように接続されており前記側流する電流を予め設定した
値以内に制限する電流制限回路を備えている。
る電流検出回路と、この電流検出回路の検出値を示す記
号に応答して前記検出値が予め定められた値に収束する
ように送出電流を制御する定電流源と、負荷分担用の抵
抗とを有する定電流回路において、前記電流検出回路は
少くとも電流検出用の第１および第２の巻線を有し、こ
の第２の巻線の巻回数は前記第１の巻線の巻回数よりも
多く設定してあり、前記定電流源の前記送出電流を前記
第１の巻線を通り外部の負荷に導く第１の流路と前記抵
抗に流れる第２の流路とに分流するように接続路を有
し、前記第２の流路には前記抵抗に直列接続され且つ前
記第２の流路の電流を側流させて前記第２の巻線に導く
ように接続されており前記側流する電流を予め設定した
値以内に制限する電流制限回路を備えている。
次に、本発明について図面を参照して説明する。
第１図は本発明の第１の実施例を示すブロック図であ
る。
る。
第１図に示す定電流回路２と、第５図（ａ）に示した従
来の定電流回路１との相違は、電流検出回路５に第２の
直流巻線ＷD2を追加し、更に抵抗ＲＰへの電流I2の分流
を電流検出回路および定電流源３の間で行い、抵抗ＲＰ
に電流制限回路８を直列接続して設けたことである。定
電流源３が送出する電流は、負荷分担用の抵抗ＲＰへ流
れる電流I2と、第１の直流巻線ＷD1を通り負荷に向って
流れる電流ＩＬとに分流する。電流制限回路８は、抵抗
ＲＰに直列に接続したツェナダイオードZD1と抵抗Ｒｑ
からなる並列回路の両端を電流I3を側流するための抵抗
ＲｓおよびツェナダイオードZD2を介して第２の直流巻
線ＷD2に接続した構成を有する。
来の定電流回路１との相違は、電流検出回路５に第２の
直流巻線ＷD2を追加し、更に抵抗ＲＰへの電流I2の分流
を電流検出回路および定電流源３の間で行い、抵抗ＲＰ
に電流制限回路８を直列接続して設けたことである。定
電流源３が送出する電流は、負荷分担用の抵抗ＲＰへ流
れる電流I2と、第１の直流巻線ＷD1を通り負荷に向って
流れる電流ＩＬとに分流する。電流制限回路８は、抵抗
ＲＰに直列に接続したツェナダイオードZD1と抵抗Ｒｑ
からなる並列回路の両端を電流I3を側流するための抵抗
ＲｓおよびツェナダイオードZD2を介して第２の直流巻
線ＷD2に接続した構成を有する。
電流検出回路５の出力電圧Ｖｄは、第１および第２の直
流巻線ＷD1およびＷD2のアンペアターンの和、すなわち
（N1・ＩＬ＋N2・I3）に比例し、 Ｖｄ＝ｇ（N1・ＩＬ＋N2・I3） ……（６） と表わされる。但し、N1およびN2はそれぞれ第１および
第２の直流巻線ＷD1およびＷD2の巻回数を示す。制御回
路６は、この出力電圧Ｖｄを受けてこれと、予め定めた
値の電流I10に対して、 V0＝ｇ・N1・I10 ……（７） で表わされる基準電圧V0との差に比例する電圧の制御信
号を定電流源３へ送り、アンペアターン（N1・ＩＬ＋N2
・I3）がアンペアターン（N1・I10）に等しくなるよう
定電流源３の送出電流I1を制御する。この制御により、 ＩＬ＝I10−（N2/N1）・I3 ……（８） が成立する。
流巻線ＷD1およびＷD2のアンペアターンの和、すなわち
（N1・ＩＬ＋N2・I3）に比例し、 Ｖｄ＝ｇ（N1・ＩＬ＋N2・I3） ……（６） と表わされる。但し、N1およびN2はそれぞれ第１および
第２の直流巻線ＷD1およびＷD2の巻回数を示す。制御回
路６は、この出力電圧Ｖｄを受けてこれと、予め定めた
値の電流I10に対して、 V0＝ｇ・N1・I10 ……（７） で表わされる基準電圧V0との差に比例する電圧の制御信
号を定電流源３へ送り、アンペアターン（N1・ＩＬ＋N2
・I3）がアンペアターン（N1・I10）に等しくなるよう
定電流源３の送出電流I1を制御する。この制御により、 ＩＬ＝I10−（N2/N1）・I3 ……（８） が成立する。
さて、ツェナーダイオードZD1とZD2のツェナー電圧をそ
れぞれＶB1,VB2とし、 ＶB1＞ＶB2 ……（９） とすると、第２の直流巻線ＷD2に側流される電流I3は抵
抗Ｒｑの両端電圧（ＶZ1）がツェナーダイオードZD2の
ツェナー電圧（ＶB2未満のときには零であるため、 ＩＬ＝I10 ……（10） が成り立つ。また、 抵抗Ｒｑの両端電圧（ＶZ1）がツェナーダイオードZD2
のツェナー電圧（ＶB2）以上であり、かつツェナーダイ
オードZD1のツェナー電圧（ＶB1）以下の場合には、Ｒ
ｐ＞Ｒｑ＞Ｒｓであり且つ、直流巻線ＷD2の巻線抵抗は
非常に小さいので無視すると、 ＩＬ＝I10−（N2/N1）・I3 ＝I10−（N2/N1）・（ＶZ1−ＶB2）/Rｓ ……（11） が成り立ち、ＶZ1＝ＶB1の時のときには ＩＬ＝I10−（N2/N1）・（ＶB1−ＶB2）/Rｓ……（12） が成り立つ、式（10），（11）および（12）を、第６図
と同様に図示したものが第２図（ｂ）である。
れぞれＶB1,VB2とし、 ＶB1＞ＶB2 ……（９） とすると、第２の直流巻線ＷD2に側流される電流I3は抵
抗Ｒｑの両端電圧（ＶZ1）がツェナーダイオードZD2の
ツェナー電圧（ＶB2未満のときには零であるため、 ＩＬ＝I10 ……（10） が成り立つ。また、 抵抗Ｒｑの両端電圧（ＶZ1）がツェナーダイオードZD2
のツェナー電圧（ＶB2）以上であり、かつツェナーダイ
オードZD1のツェナー電圧（ＶB1）以下の場合には、Ｒ
ｐ＞Ｒｑ＞Ｒｓであり且つ、直流巻線ＷD2の巻線抵抗は
非常に小さいので無視すると、 ＩＬ＝I10−（N2/N1）・I3 ＝I10−（N2/N1）・（ＶZ1−ＶB2）/Rｓ ……（11） が成り立ち、ＶZ1＝ＶB1の時のときには ＩＬ＝I10−（N2/N1）・（ＶB1−ＶB2）/Rｓ……（12） が成り立つ、式（10），（11）および（12）を、第６図
と同様に図示したものが第２図（ｂ）である。
第２図（ａ）および（ｂ）はそれぞれ本第１の実施例の
適用例を示すブロック図および適用例の動作特性を示す
特性図である。
適用例を示すブロック図および適用例の動作特性を示す
特性図である。
第２図（ｂ）は定電流回路２を第２図（ａ）のごとく２
個直列接続した場合の動作特性を示す。
個直列接続した場合の動作特性を示す。
第２図（ｂ）において実線で示した特性A0およびB0はそ
れぞれ、２個直列接続した第１図に示した本第１の実施
例の定電流回路2Aおよび2Bの動作特性を示し、電流ＩA0
およびＩB0はいずれも所定の電流I10に等しい。すなわ
ち、特性A0（あるいはB0）は式（10），（11）および
（12）を定電流回路2A（あるいは2B）に適用して図示し
たものである。電圧ＶACは、特性A0が式（11）の特性か
ら式（12）の特性に移行する動作点における定電流回路
2Aの出力電圧ＶＡであり、ＶＢは定電流回路2Bの出力電
圧であり、 と表わされる。式（11）および（12）から明らかなよう
に、特性A0の勾配の絶対値は、ＶＡ＜ＶACであれば（N2
/N1）/Rｓ（＝1/R）であり、ＶＡ＞ＶACであればゼロで
ある。式（13）を参照すれば、電圧ＶACを、特性A0およ
びB0の交点P0が1/Rの勾配（絶対値）の部分にあり且つ
特性A0および負荷特性（すなわち直線ＩＬ＝（ＶL0/
IL0）・ＶＡ。図示省略）の交点Q0がゼロの勾配の部分
にあるよう選定することができる。第２図（ｂ）はこの
ように選定した例を示しており、その結果として抵抗Ｒ
ｓおよびＲｐでの電力損失を従来よりも軽減でき、更に
定電流回路2Aおよび2Bのうちのいずれか一方が動作中断
したときの電流ＩＬの変動量も従来より軽減できる。ま
ず、定電流制御範囲内での電流I1の変動に起因する電圧
ＶＡの変動ΔＶＡは、本第１の実施例で電圧ＶＡの変動
が特性A0およびB0の1/Rの勾配（絶対値）の部分内で生
ずるようにしてあれば、 ΔＶＡ＝Ｒ・ΔI1＝Ｒ・ｂ・I10 ……（14） と表わされる。従来の回路の場合での式（６）と上式
（14）とを対照し且つ式（11）を参照すれば明らかなご
とく、本実施例での抵抗値（Ｒｓ＋Ｒｐ）を従来の定電
流回路での抵抗Ｒｐの（N2/N1）倍に等しくしたときに
同じ電圧変動ΔＶＡになる。従って、抵抗ＲｓおよびＲ
ｐでの電力損失は、本実施例でN1＜N2を満たすように巻
回数を設定すれば、従来の定電流回路１の場合の（N2/N
1）倍に低減する。更に、従来の定電流回路１での特性A
0は第６図の実線で示すごとく一直線になるから、定電
流回路1Bの動作中断時における定電流回路1Aの動作点は
第２図（ｂ）上では点q0になるが、本第１の実施例で
は、定電流回路2Bの動作中断時における定電流回路2Aの
動作点は点Q0である。点Q0は点q0より右上方にあり従っ
て負荷７の標準動作点に近付く。
れぞれ、２個直列接続した第１図に示した本第１の実施
例の定電流回路2Aおよび2Bの動作特性を示し、電流ＩA0
およびＩB0はいずれも所定の電流I10に等しい。すなわ
ち、特性A0（あるいはB0）は式（10），（11）および
（12）を定電流回路2A（あるいは2B）に適用して図示し
たものである。電圧ＶACは、特性A0が式（11）の特性か
ら式（12）の特性に移行する動作点における定電流回路
2Aの出力電圧ＶＡであり、ＶＢは定電流回路2Bの出力電
圧であり、 と表わされる。式（11）および（12）から明らかなよう
に、特性A0の勾配の絶対値は、ＶＡ＜ＶACであれば（N2
/N1）/Rｓ（＝1/R）であり、ＶＡ＞ＶACであればゼロで
ある。式（13）を参照すれば、電圧ＶACを、特性A0およ
びB0の交点P0が1/Rの勾配（絶対値）の部分にあり且つ
特性A0および負荷特性（すなわち直線ＩＬ＝（ＶL0/
IL0）・ＶＡ。図示省略）の交点Q0がゼロの勾配の部分
にあるよう選定することができる。第２図（ｂ）はこの
ように選定した例を示しており、その結果として抵抗Ｒ
ｓおよびＲｐでの電力損失を従来よりも軽減でき、更に
定電流回路2Aおよび2Bのうちのいずれか一方が動作中断
したときの電流ＩＬの変動量も従来より軽減できる。ま
ず、定電流制御範囲内での電流I1の変動に起因する電圧
ＶＡの変動ΔＶＡは、本第１の実施例で電圧ＶＡの変動
が特性A0およびB0の1/Rの勾配（絶対値）の部分内で生
ずるようにしてあれば、 ΔＶＡ＝Ｒ・ΔI1＝Ｒ・ｂ・I10 ……（14） と表わされる。従来の回路の場合での式（６）と上式
（14）とを対照し且つ式（11）を参照すれば明らかなご
とく、本実施例での抵抗値（Ｒｓ＋Ｒｐ）を従来の定電
流回路での抵抗Ｒｐの（N2/N1）倍に等しくしたときに
同じ電圧変動ΔＶＡになる。従って、抵抗ＲｓおよびＲ
ｐでの電力損失は、本実施例でN1＜N2を満たすように巻
回数を設定すれば、従来の定電流回路１の場合の（N2/N
1）倍に低減する。更に、従来の定電流回路１での特性A
0は第６図の実線で示すごとく一直線になるから、定電
流回路1Bの動作中断時における定電流回路1Aの動作点は
第２図（ｂ）上では点q0になるが、本第１の実施例で
は、定電流回路2Bの動作中断時における定電流回路2Aの
動作点は点Q0である。点Q0は点q0より右上方にあり従っ
て負荷７の標準動作点に近付く。
以上に説明したごとく、電流検出回路５に第１の直流巻
線ＷD1よりも巻回数が多い第２の直流巻線ＷD2を追加し
て設け第１および第２の直流巻線ＷD1およびＷD2のアン
ペアターンが予め定めた大きさになるよう電流制御を行
うことにより、負荷分担用抵抗ＲｓおよびＲｐの電力損
失を低減でき、更に負荷分担用抵抗Ｒｐに流れる電流を
電流制限回路８で側流させた電流を第２の直流巻線ＷD2
に流入させることにより、直列運転時に一方の回路が断
になった場合の負荷電流変動を低減できる。
線ＷD1よりも巻回数が多い第２の直流巻線ＷD2を追加し
て設け第１および第２の直流巻線ＷD1およびＷD2のアン
ペアターンが予め定めた大きさになるよう電流制御を行
うことにより、負荷分担用抵抗ＲｓおよびＲｐの電力損
失を低減でき、更に負荷分担用抵抗Ｒｐに流れる電流を
電流制限回路８で側流させた電流を第２の直流巻線ＷD2
に流入させることにより、直列運転時に一方の回路が断
になった場合の負荷電流変動を低減できる。
第３図は本発明の第２の実施例を示すブロック図であ
る。
る。
本第２の実施例の定電流回路は、第１の実施例の定電流
回路２で一方の出力端を接地した場合に、電流制限回路
８を接地側に接続したものである。明らかに、動作原理
は第１の実施例と同じであるが、第１図における第２の
直流巻線ＷD2にかかる電圧は本第２の実施例け場合の方
が低くなるから、直流巻線ＷD2に対して従来のような高
耐圧処理を施す必要がなくなり、電流検出回路５の製作
工数を減らすことができるという利点がある。
回路２で一方の出力端を接地した場合に、電流制限回路
８を接地側に接続したものである。明らかに、動作原理
は第１の実施例と同じであるが、第１図における第２の
直流巻線ＷD2にかかる電圧は本第２の実施例け場合の方
が低くなるから、直流巻線ＷD2に対して従来のような高
耐圧処理を施す必要がなくなり、電流検出回路５の製作
工数を減らすことができるという利点がある。
第４図は本発明の第３の実施例を示すブロック図であ
る。
る。
本第３の実施例の定電流回路では、基準電流Ｉｓを流す
ための基準電流巻線Ｗｓを追加し設けた電流検出回路15
により定電流制御を行う。基準電流巻線Ｗｓには、第１
および第２の直流巻線ＷD1およびＷD2のアンペアターン
の和（N1・ＩＬ＋N2・I3）を打消す向きの基準電流Ｉｓ
を、定電流源13から供給してある。基準電流巻線Ｗｓの
巻回数をＮｓとすれば、電流検出回路15はアンペアター
ンの合成値（N1・ＩＬ＋N2・I3−Ｎｓ・Ｉｓ）に比例す
る出力電圧Ｖｄを発生し、これを制御回路６へ送る。本
第３の実施例では、制御回路６での定電流制御基準電圧
V0を零に設定してある。すなわち、制御回路６は電圧Ｖ
ｄに比例する電圧の制御信号を定電流源３へ送り、制御
信号の電圧が零になるよう、すなわち ＩＬ＝（Ｎｓ/N1）・Ｉｓ−（N2/N1）・I3 ……（15） の関係が成立つような電流I1を送出するよう定電流源３
を制御する。式（15）は、式（８）におけるI10を（Ｎ
ｓ/N1）・Ｉｓで置換えた式であるから、本第３の実施
例でも第１の実施例と同様の定電流制御を行うことがで
き、従って第１の実施例と同じ効果を得ることができ
る。
ための基準電流巻線Ｗｓを追加し設けた電流検出回路15
により定電流制御を行う。基準電流巻線Ｗｓには、第１
および第２の直流巻線ＷD1およびＷD2のアンペアターン
の和（N1・ＩＬ＋N2・I3）を打消す向きの基準電流Ｉｓ
を、定電流源13から供給してある。基準電流巻線Ｗｓの
巻回数をＮｓとすれば、電流検出回路15はアンペアター
ンの合成値（N1・ＩＬ＋N2・I3−Ｎｓ・Ｉｓ）に比例す
る出力電圧Ｖｄを発生し、これを制御回路６へ送る。本
第３の実施例では、制御回路６での定電流制御基準電圧
V0を零に設定してある。すなわち、制御回路６は電圧Ｖ
ｄに比例する電圧の制御信号を定電流源３へ送り、制御
信号の電圧が零になるよう、すなわち ＩＬ＝（Ｎｓ/N1）・Ｉｓ−（N2/N1）・I3 ……（15） の関係が成立つような電流I1を送出するよう定電流源３
を制御する。式（15）は、式（８）におけるI10を（Ｎ
ｓ/N1）・Ｉｓで置換えた式であるから、本第３の実施
例でも第１の実施例と同様の定電流制御を行うことがで
き、従って第１の実施例と同じ効果を得ることができ
る。
本第３の実施例の定電流回路を３個以上直列運転する場
合も、同様な効果が得られることは明らかである。また
電流制限回路８は第１図に例示した回路形式に限定せ
ず、流入する電流I2が予め定めた電流I20以下のときに
はそのまま第２の直流巻線ＷD2に側流させ、電流I2が予
め定めた電流I20を超えたときにはそのうち電流I20だけ
を第２の直流巻線ＷD2に側流させるように構成した回路
であれば、同じ効果が得られることは明らかである。
合も、同様な効果が得られることは明らかである。また
電流制限回路８は第１図に例示した回路形式に限定せ
ず、流入する電流I2が予め定めた電流I20以下のときに
はそのまま第２の直流巻線ＷD2に側流させ、電流I2が予
め定めた電流I20を超えたときにはそのうち電流I20だけ
を第２の直流巻線ＷD2に側流させるように構成した回路
であれば、同じ効果が得られることは明らかである。
以上説明したように本発明は、電流検出回路に第１の直
流巻線よりも巻回数が多い第２の直流巻線を追加して設
け第１および第２直流巻線のアンペアターンが予め定め
た大きさになるよう電流制御を行うことにより、負荷分
担用抵抗の電力損失を低減でき、更に負荷分担用抵抗に
流れる電流を電流制限回路で側流させた電流を第２の直
流巻線に流入させることにより、例えば、二個直列運転
時に一方の定電流回路が断になった場合の負荷電流変動
を従来より低減することができる効果がある。また、こ
の結果、従来より定電流特性を改善することができて、
定電流で動作する負荷への影響を従来より少なくするこ
とができる効果がある。
流巻線よりも巻回数が多い第２の直流巻線を追加して設
け第１および第２直流巻線のアンペアターンが予め定め
た大きさになるよう電流制御を行うことにより、負荷分
担用抵抗の電力損失を低減でき、更に負荷分担用抵抗に
流れる電流を電流制限回路で側流させた電流を第２の直
流巻線に流入させることにより、例えば、二個直列運転
時に一方の定電流回路が断になった場合の負荷電流変動
を従来より低減することができる効果がある。また、こ
の結果、従来より定電流特性を改善することができて、
定電流で動作する負荷への影響を従来より少なくするこ
とができる効果がある。
第１図は本発明の第１の実施例を示すブロック図、第２
図（ａ）および（ｂ）はそれぞれ本第１の実施例の適用
例を示すブロック図および適用例の動作特性を示す特性
図、第３図および第４図はそれぞれ本発明の第２および
第３の実施例を示すブロック図、第５図（ａ）および
（ｂ）はそれぞれ従来の定電流回路の構成例および使用
例を示すブロック図、第６図は第５図（ｂ）に示す従来
の定電流回路の接続時における動作特性を示す特性図で
ある。 1,1A,1B,2,2A,2B……定電流回路、3,13……定電流源、
4,5,15……電流検出回路、６……制御回路、７……負
荷、８……電流制限回路、ＷＤ,WD1,WD2……直流巻線、
Ｗｓ……基準電流巻線、Ｒｓ,Rｐ……抵抗、D1,D2……
ダイオード。
図（ａ）および（ｂ）はそれぞれ本第１の実施例の適用
例を示すブロック図および適用例の動作特性を示す特性
図、第３図および第４図はそれぞれ本発明の第２および
第３の実施例を示すブロック図、第５図（ａ）および
（ｂ）はそれぞれ従来の定電流回路の構成例および使用
例を示すブロック図、第６図は第５図（ｂ）に示す従来
の定電流回路の接続時における動作特性を示す特性図で
ある。 1,1A,1B,2,2A,2B……定電流回路、3,13……定電流源、
4,5,15……電流検出回路、６……制御回路、７……負
荷、８……電流制限回路、ＷＤ,WD1,WD2……直流巻線、
Ｗｓ……基準電流巻線、Ｒｓ,Rｐ……抵抗、D1,D2……
ダイオード。
Claims (1)
- 【請求項１】回路内の所定箇所の電流を検出する電流検
出回路と、この電流検出回路の検出値を示す信号に応答
して該検出値が予め定められた値に収束するように送出
電流を制御する定電流源と、負荷分担用の抵抗とを有す
る定電流回路において、前記電流検出回路は少くとも電
流検出用の第１および第２の巻線を有し、この第２の巻
線の巻回数は前記第１の巻線の巻回数よりも多く設定し
てあり、前記定電流源の前記送出電流を前記第１の巻線
を通り外部の負荷に導く第１の流路と前記抵抗に流れる
第２の流路とに分流するように接続路を有し、前記第２
の流路には前記抵抗に直列接続され且つ前記第２の流路
の電流を側流させて前記第２の巻線に導くように接続さ
れており前記側流する電流を予め設定した値以内に制限
する電流制限回路を備えたことを特徴とする定電流回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63129826A JPH0715652B2 (ja) | 1988-05-26 | 1988-05-26 | 定電流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63129826A JPH0715652B2 (ja) | 1988-05-26 | 1988-05-26 | 定電流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01297710A JPH01297710A (ja) | 1989-11-30 |
| JPH0715652B2 true JPH0715652B2 (ja) | 1995-02-22 |
Family
ID=15019178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63129826A Expired - Lifetime JPH0715652B2 (ja) | 1988-05-26 | 1988-05-26 | 定電流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0715652B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5436557A (en) * | 1977-08-27 | 1979-03-17 | Fujitsu Ltd | Constant current circuit |
-
1988
- 1988-05-26 JP JP63129826A patent/JPH0715652B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01297710A (ja) | 1989-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4644458A (en) | Electric power supply circuit capable of reducing a loss of electric power | |
| US4318007A (en) | Circuit arrangement for controlling the energization of a load from a plurality of current sources | |
| US3303411A (en) | Regulated power supply with constant voltage/current cross-over and mode indicator | |
| US4728807A (en) | Power source system comprising a plurality of power sources having negative resistance characteristics | |
| US20050163308A1 (en) | Technique for independent ground fault detection of multiple twisted pair telephone lines connected to a common electrical power source | |
| US2444261A (en) | Control system | |
| US3303412A (en) | Current regulated power supply with compensating means for extraneous shunting current paths across the load | |
| JPH0715652B2 (ja) | 定電流回路 | |
| US4571460A (en) | Active impedance line feed circuit with improved ground fault protection | |
| US3026470A (en) | Control apparatus | |
| US2762964A (en) | Regulating control system | |
| JPH077309B2 (ja) | 定電流回路 | |
| JPH077310B2 (ja) | 定電流回路 | |
| US2640947A (en) | Electrode spacing regulator utilizing a nonlinear reference impedance device | |
| US2810876A (en) | Regulated rectifier | |
| JPS6148012A (ja) | 定電流回路 | |
| JPH0756610B2 (ja) | 定電流回路 | |
| US3059121A (en) | Regulated power supply arrangements | |
| JPH077308B2 (ja) | 定電流回路 | |
| US4633163A (en) | Mid-value circuit and control system | |
| JPH0574085B2 (ja) | ||
| SU1003051A1 (ru) | Резервированна система электропитани | |
| US2633562A (en) | Voltage regulating device | |
| JPH0756611B2 (ja) | 定電流回路 | |
| JPH01298414A (ja) | 定電流回路 |