JPH0773144B2 - 半導体レーザの製造方法 - Google Patents

半導体レーザの製造方法

Info

Publication number
JPH0773144B2
JPH0773144B2 JP5038246A JP3824693A JPH0773144B2 JP H0773144 B2 JPH0773144 B2 JP H0773144B2 JP 5038246 A JP5038246 A JP 5038246A JP 3824693 A JP3824693 A JP 3824693A JP H0773144 B2 JPH0773144 B2 JP H0773144B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor laser
substrate
manufacturing
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5038246A
Other languages
English (en)
Other versions
JPH06252507A (ja
Inventor
文人 宮坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5038246A priority Critical patent/JPH0773144B2/ja
Publication of JPH06252507A publication Critical patent/JPH06252507A/ja
Publication of JPH0773144B2 publication Critical patent/JPH0773144B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、(AlxGa1-xy
1-yP半導体レーザの製造方法に関するものであり、
特に閾値電流の低減、温度特性の改善、信頼性の向上に
関する。
【0002】
【従来の技術】GaAsに格子整合したAlGaInP
系可視光半導体レーザにおいて、特性向上のために活性
層に量子井戸構造が導入された量子井戸レーザの研究開
発が近年盛んに行われている。量子井戸構造の製作には
薄膜成長技術が要求され、有機金属気相成長法(MOV
PE法)あるいは分子線エピタキシャル法(MBE法)
が用いられている。また、AlGaInP系材料では成
長条件により自然超格子が形成され、エネルギーギャッ
プ(Eg)が縮小することが報告されている(例えば、
アプライドフィジックスレターズ誌(A.Gomyo
et al.Appl.Phys.Lett.Vol.
50(1987) 673頁))。半導体レーザの発振
波長の短波長化を行うためには自然超格子を無秩序化
し、エネルギーギャップを拡大する必要があり、その一
手法として半導体基板面方位が(001)面から[1,
1,0]または[−1,−1,0]方向に傾いた傾斜基板
を用いる方法が採られてきた(例えば、ジャパニーズジ
ャーナルオブアプライドフィジック誌(K.Kobay
ashi et al. Jpn.J.Appl.Ph
ys.Vol.29(1990) L669頁))。ま
た、MOVPE法によるAlGaInPのAlGaIn
P結晶成長では通常V族原料供給量/III族原料供給量比
(V/III比)は150から500程度で行われ、クラッ
キングは行われていない。
【0003】
【発明が解決しようとする課題】半導体基板面方位が
(001)面から[1,1,0]または[−1,−1,0]
方向に2゜から13゜傾いた傾斜基板を用いた場合、従
来のように、V族原料であるPH3のクラッキングを行わ
ずV/III比を150から500程度で成長を行うと、ス
テップバンチングが顕著に起こり、活性層に量子井戸構
造を導入すると層厚揺らぎが生じ、量子効果が低減し、
半導体レーザの特性の悪化が起こる。
【0004】また、p型クラッド層中に多重量子障壁
(MQB)層を導入した場合、層厚揺らぎが生じている
と電子反射効果が有効に働かなくなる。
【0005】本発明の目的は、半導体基板面方位が(0
01)面から[1,1,0]または[−1,−1,0]方向
に傾いた半導体基板を用いた場合においても、均一なス
テップフロー成長によりステップバンチングを低減し、
量子井戸層、多重量子障壁(MQB)層の平坦化を行
い、低閾値電流、高信頼(AlxGa1-xyIn1-yP半
導体レーザの製造方法を提供することにある。
【0006】
【課題を解決するための手段】本発明の半導体レーザの
製造方法は、半導体基板面方位が(001)より[1,
1,0]または[−1,−1,0]方向に2゜から13
゜傾いた傾斜基板上に、(AlxGa1-xyIn1-yPか
らなる第1クラッド層、活性層および第2クラッド層を
順次に形成してなり、前記活性層が量子井戸構造を有す
る半導体レーザのMOVPE法による製造方法であっ
て、(AlxGa1-xyIn1-yP結晶成長時のV族原料
であるPH3を少なくとも800℃以上で且つ基板に供
給到達する前にクラッキングしたことを特徴とする。
【0007】また、半導体基板面方位が(001)より
[1,1,0]または[−1,−1,0]方向に2゜か
ら13゜傾いた傾斜基板上に、(AlxGa1-xyIn
1-yP)からなる第1クラッド層、活性層および第2ク
ラッド層を順次に形成してなり、前記第1クラッド層ま
たは第2クラッド層と活性層との間に多重量子障壁(M
QB)層を有する半導体レーザのMOVPE法による製
造方法であって、(AlxGa1-xyIn1-yP結晶成長
時のV族原料であるPH3を少なくとも800℃以上で且
つ基板に供給到達する前にクラッキングしたことを特徴
とする。
【0008】V族原料であるPH3を少なくとも800℃
以上で且つ基板に供給到達する前にクラッキングするの
は、第1クラッドから第2クラッド全て、第1クラッド
から量子井戸活性層または多重量子障壁(MQB)層上
端まで、量子井戸活性層または多重量子障壁(MQB)
層下端より少なくとも0.1μm下部より量子井戸活性
層または多重量子障壁(MQB)層上端までのいずれと
してもよい。
【0009】
【作用】図1にMOVPE法により半導体基板面方位が
(001)より[1,1,0]または[−1,−1,
0]方向に傾いたGaAs傾斜基板上に成長したGa
0.5In0.5P(6nm)/(Al0.6Ga0.4)
0.5In0.5Pの量子井戸層の、層厚揺らぎの基板傾
斜角度依存性を示す。傾斜角度が2゜から13゜では層
厚揺らぎが顕著になっている。半導体基板面方位が(0
01)より[1,1,0]または[−1,−1,0]方
向に傾いた傾斜基板を用いると、基板表面のステップ間
隔が密になる。V族原料供給量が一定であると基板を被
覆するリン(P)の1ステップ当たりの数は少なくな
り、ステップのサイトに入るPの確率が低くなる。基板
上でステップ間隔が不規則になり、数ステップが集まっ
たマルチステップが存在する場合、均一なステップ間隔
になっている他の部分に比べ、マルチステップでの1ス
テップに対するPの数はさらに少なくなり、Pが取り込
まれる確率は小さくなる。このため、マルチステップで
の成長速度が遅くなり、ステップバンチングが顕著に起
こりやすくなる。量子井戸層、多重量子障壁層など、数
原子層から10nm程度の薄膜を成長すると、このステ
ップバンチングにより層厚揺らぎが生じ、期待した量子
効果が得られず、半導体レーザの特性悪化が起こる。そ
こで、V族原料を基板温度より高い温度で且つ基板に供
給到達する前にクラッキングし、PH3を分解すること
によりPが基板に供給される量を増やし、1ステップに
対するPの数を高め、Pの取り込まれる確率を高めるこ
とにより、均一なステップフロー成長を行うことが可能
となる。
【0010】半導体基板面方位が(001)より[1,
1,0]または[−1,−1,0]方向に6゜傾いたG
aAs傾斜基板上に成長したGa0.5In0.5P(6n
m)/(Al0.6Ga0.40.5In0.5Pの量子井戸層
の、V族原料であるPH3のクラッキング温度に対する層
厚揺らぎを図2に示す。クラッキング温度を800℃以
上とすることによりV族原料であるホスフィン(PH3
は、原料ガスが800℃に上昇してから約3msecで
ほぼ100%分解され、1ステップに対するPの数が高
まり、平坦な量子井戸層が得られている。このように、
V族原料であるPH3を800℃以上で且つ基板に供給到
達する前にクラッキングすることにより、平坦な量子井
戸層、多重量子障壁層の成長が容易に行われ、量子効果
を十分に生かした特性の優れた半導体レーザの製造が可
能となる。
【0011】また、ステップバンチングが起こり、ステ
ップ間隔が不均一になっている状態においても、V族原
料のクラッキングを行い、0.1μm以上積層すること
により、平坦化することができ、ステップ間隔が揃い均
一なステップフロー成長を行うことが可能となる。
【0012】
【実施例】本発明の半導体レーザの製造方法の実施例を
図1を用いて説明する。図3は本発明の半導体レーザの
製造方法(第1の実施例)により製造した量子井戸活性
層を有する半導体レーザの断面図である。
【0013】まず、半導体基板面方位が(001)面か
ら[1,1,0]方向に6゜傾いたn型GaAs基板1上
に1.0μm厚のn型(Al0.7Ga0.30.5In0.5
クラッド層2、アンドープのGa0.5In0.5P(6nm
×5層)/(Al0.5Ga0.50.5In0.5P(4nm×
4層)多重量子井戸活性層3、1.0μm厚のp型(A
0.7Ga0.30.5In0.5Pクラッド層4、p型Ga
0.5In0.5Pヘテロバッファ層5を順次に積層し成長し
た。結晶成長は減圧MOVPE法を用いた。この時、A
lGaInP系の層の成長時のV/III比を500とし、
800℃でPH3をクラッキングして反応管に供給し
た。また、成長温度は660℃、圧力は70Torrと
した。原料としては、トリメチルアルミニウム(TM
A)、トリエチルガリウム(TEG)、トリメチルイン
ジウム(TMI)、アルシン(AsH3)、ホスフィン
(PH3)、n型ドーパントとしてジシラン(Si
26)、p型ドーパントとしてジメチルジンク(DM
Z)を用いた。
【0014】このウェハ上にリソグラフィ法により幅5
μmのSiO2マスクをストライプ状に形成した後、p
型(Al0.7Ga0.30.5In0.5Pクラッド層4が0.
2μm程度残るように、ウェットエッチングにより、p
型Ga0.5In0.5Pヘテロバッファ層5を除去し、Si
2をマスクとして減圧MOVPE法により、Siドー
プn型GaAsブロック層6を選択成長した。n型Ga
Asブロック層6を成長後、SiO2マスクを除去し、
Znドープp型GaAsキャップ層7を成長する。最後
に、p電極8、n電極9を形成した。
【0015】こうして得られた本実施例の半導体レーザ
の量子井戸層は均一なステップフロー成長により層厚揺
らぎのない平坦な量子井戸層が得られ、量子効果の向上
により、PH3のクラッキングを行わない場合に比べ、
閾値電流が約10%低減された。
【0016】以上の実施例ではAlGaInP系の全層
の成長時のV族原料であるPH3のクラッキングを800
℃で行ったが、図2に見られるように800℃以上であ
れば平坦な量子井戸層が成長され、同様の効果が得られ
ている。
【0017】また、nクラッドから活性層上端までの結
晶成長を行う間、V族原料であるPH3を800℃以上で
クラッキングし、それ以降の層はクラッキングせずステ
ップバンチングが起こっていても、量子井戸活性層に対
する影響はなく、同様な効果が得られている。
【0018】また、活性層下端より少なくとも0.1μ
m下部から活性層上端まで800℃以上でV族原料であ
るPH3のクラッキングを行い、他の層はV族原料のクラ
ッキングを行わなくても、平坦化される条件で0.1μ
m以上積層することにより、量子井戸活性層を平坦化す
ることができ、同様の効果が得られている。
【0019】続いて、p型クラッド層に多重量子障壁
(MQB)層を導入した半導体レーザの一具体例を図を
用いて説明する。図4は本発明になる半導体レーザの製
造方法(第2の実施例)により製造した多重量子障壁層
を有する半導体レーザの断面図である。
【0020】まず、半導体基板面方位が(001)面か
ら[1,1,0]方向に6゜傾いたn型GaAs基板1上
に1.0μm厚のn型(Al0.7Ga0.30.5In0.5
クラッド層2、0.2μm厚のアンドープGa0.5In
0.5P活性層10、層厚30nmのp型(Al0.7Ga
0.30.5In0.5P第1バリア層とp型Ga0.5In0.5
P(1.1nm×20層)/(Al0.7Ga0.30.5In
0.5P(1.7nm×19層)から成る多重量子障壁層1
1、1.0μm厚のp型(Al0.7Ga0.30.5In0.5
Pクラッド層4、p型Ga0.5In0.5Pヘテロバッファ
層5を順次に積層し成長した。結晶成長法、成長条件、
原料は上述の量子井戸活性層を有する半導体レーザ(図
3)と同一であり、PH3を800℃でクラッキングし
て反応管に供給した。
【0021】このウェハを上述の量子井戸活性層を有す
る半導体レーザと同様に加工し、n型GaAsブロック
層6、p型GaAsキャップ層7、p電極8、n電極9
を形成した。
【0022】こうして得られた本実施例の半導体レーザ
の多重量子障壁(MQB)層は均一なステップフロー成
長により層厚揺らぎのない平坦な多重量子障壁(MQ
B)層が得られ、電子反射効果が有効に働き、クラッキ
ングを行わない場合に比べ閾値電流が約20%低減され
た。
【0023】以上の実施例ではAlGaInP系の全層
の成長時のV族原料であるPH3のクラッキングを800
℃で行ったが、図2に見られるように800℃以上であ
れば、上述の量子井戸活性層を有する半導体レーザと同
様、図2に見られるように800℃以上であれば平坦な
多重量子障壁層が成長され、同様の効果が得られてい
る。
【0024】また、nクラッドから多重量子障壁層上端
まで800℃以上でV族原料であるPH3のクラッキング
を行い、それ以降の層はクラッキングせずステップバン
チングが起こっていても、多重量子障壁層に対する影響
はなく、同様な効果が得られている。
【0025】また、多重量子障壁層下端より少なくとも
0.1μm下部から多重量子障壁層上端まで800℃以
上でPH3のクラッキングを行い、他の層はクラッキン
グしなくても、平坦化される条件で0.1μm以上積層
することにより、多重量子障壁層を平坦化することがで
き、同様の効果が得られている。
【0026】また、上述の2つの実施例では量子井戸活
性層を有する半導体レーザと多重量子障壁層を有する半
導体レーザの製造方法を示したが、量子井戸活性層を有
し、且つ多重量子障壁層を有する半導体レーザにおいて
も同様の製造方法が適用できる。
【0027】
【発明の効果】本発明の半導体レーザの製造方法では、
半導体基板面方位が(001)面から[1,1,0]また
は[−1,−1,0]方向に傾いた傾斜基板を用いた場合
においても、均一なステップフロー成長により、平坦な
量子井戸活性層、または多重量子障壁(MQB)層を成
長することが可能となり、閾値電流が低く高信頼の半導
体レーザが得られる。
【図面の簡単な説明】
【図1】半導体基板面方位が(001)より[1,1,
0]または[−1,−1,0]方向に傾いたGaAs傾
斜基板上に成長したGa0.5In0.5P(6nm)/(A
0.6Ga0.40.5In0.5Pの量子井戸層における層厚
揺らぎの基板傾斜角度依存性を示す図である。
【図2】半導体基板面方位が(001)より[1,1,
0]または[−1,−1,0]方向に傾いたGaAs傾
斜基板上に成長したGa0.5In0.5P(6nm)/(A
0.6Ga0.40.5In0.5Pの量子井戸層における層厚
揺らぎのV族原料のクラッキング温度依存性を示す図で
ある。
【図3】本発明の第1の実施例である半導体レーザの製
造方法により製造した量子井戸活性層を有する半導体レ
ーザの断面図である。
【図4】本発明の第2の実施例である半導体レーザの製
造方法により製造した多重量子障壁層を有する半導体レ
ーザの断面図である。
【符号の説明】
1 n型GaAs基板 2 n型(Al0.7Ga0.30.5In0.5Pクラッド層 3 アンドープ多重量子井戸活性層 4 p型(Al0.7Ga0.30.5In0.5Pクラッド層 5 p型Ga0.5In0.5Pヘテロバッファ層 6 n型GaAsブロック層 7 p型GaAsキャップ層 8 p電極 9 n電極 10 アンドープGa0.5In0.5P活性層 11 p型多重量子障壁層

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板面方位が(001)より
    [1,1,0]または[−1,−1,0]方向に2゜か
    ら13゜傾いた傾斜基板上に、(AlxGa1-xyIn
    1-yPからなる第1クラッド層、活性層および第2クラ
    ッド層を順次に形成してなり、前記活性層が量子井戸構
    造を有する半導体レーザのMOVPE法による製造方法
    であって、(AlxGa1-xyIn1-yP結晶成長時のV
    族原料であるホスフィン(PH3)を少なくとも800
    ℃以上で且つ基板に供給到達する前にクラッキングした
    ことを特徴とする半導体レーザの製造方法。
  2. 【請求項2】 前記第1クラッド層から前記活性層上端
    までのV族原料であるPH3を少なくとも800℃以上で
    且つ基板に供給到達する前にクラッキングしたことを特
    徴とする請求項1に記載の半導体レーザの製造方法。
  3. 【請求項3】 前記活性層下端より少なくとも0.1μ
    m下部から該活性層上端までのV族原料であるPH3を少
    なくとも800℃以上で且つ基板に供給到達する前にク
    ラッキングしたことを特徴とする請求項1に記載の半導
    体レーザの製造方法。
  4. 【請求項4】 半導体基板面方位が(001)より
    [1,1,0]または[−1,−1,0]方向に2゜か
    ら13゜傾いた傾斜基板上に、(AlxGa1-xyIn
    1-yPからなる第1クラッド層、活性層および第2クラ
    ッド層を順次に形成してなり、前記第1クラッド層また
    は第2クラッド層と活性層の間に多重量子障壁(MQ
    B)層を有する半導体レーザのMOVPE法による製造
    方法であって、(AlxGa1-xyIn1-yP結晶成長時
    のV族原料であるPH3を少なくとも800℃以上で且つ
    基板に供給到達する前にクラッキングしたことを特徴と
    する半導体レーザの製造方法。
  5. 【請求項5】 前記第1クラッド層から前記MQB層上
    端までのV族原料であるPH3を少なくとも800℃以上
    で且つ基板に供給到達する前にクラッキングしたことを
    特徴とする請求項4に記載の半導体レーザの製造方法。
  6. 【請求項6】 前記MQB層下端より少なくとも0.1
    μm下部から該MQB層上端までのV族原料であるPH3
    を少なくとも800℃以上で且つ基板に供給到達する前
    にクラッキングしたことを特徴とする請求項4に記載の
    半導体レーザの製造方法。
JP5038246A 1993-02-26 1993-02-26 半導体レーザの製造方法 Expired - Fee Related JPH0773144B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5038246A JPH0773144B2 (ja) 1993-02-26 1993-02-26 半導体レーザの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5038246A JPH0773144B2 (ja) 1993-02-26 1993-02-26 半導体レーザの製造方法

Publications (2)

Publication Number Publication Date
JPH06252507A JPH06252507A (ja) 1994-09-09
JPH0773144B2 true JPH0773144B2 (ja) 1995-08-02

Family

ID=12519957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5038246A Expired - Fee Related JPH0773144B2 (ja) 1993-02-26 1993-02-26 半導体レーザの製造方法

Country Status (1)

Country Link
JP (1) JPH0773144B2 (ja)

Also Published As

Publication number Publication date
JPH06252507A (ja) 1994-09-09

Similar Documents

Publication Publication Date Title
US5313484A (en) Quantum box or quantum wire semiconductor structure and methods of producing same
EP0661782A1 (en) A semiconductor laser
JPH065976A (ja) 半導体レーザ装置の製造方法
US5479427A (en) Semiconductor laser and method of manufacturing the same
JP4002422B2 (ja) 半導体素子およびその作製方法
JP3045115B2 (ja) 光半導体装置の製造方法
JP4704215B2 (ja) 半導体量子ドット装置
JP3171307B2 (ja) 半導体レーザ装置及びその製造方法
JP3123136B2 (ja) 面発光型半導体レーザとそのアレー及び面発光型発光ダイオードとそのアレー及び面発光型pnpn素子
JP4640646B2 (ja) 半導体レーザとその製造方法
JPH05267797A (ja) 発光半導体ダイオード
JPH0773144B2 (ja) 半導体レーザの製造方法
JPH06252506A (ja) 半導体レーザの製造方法
JP2780625B2 (ja) 半導体レーザの製造方法
JP2630273B2 (ja) 分布帰還型半導体レーザ
JP2967719B2 (ja) 半導体結晶成長方法および半導体素子
JP2924435B2 (ja) 半導体レーザおよびその製造方法
EP1231685B1 (en) Semiconductor laser and method of manufacturing the same
JPH11126945A (ja) 歪み半導体結晶の製造方法、これを用いた半導体レーザの製造方法
JP2917974B2 (ja) 結晶成長方法及び半導体レーザの製造方法
JP3022351B2 (ja) 光半導体装置及びその製造方法
JP2555974B2 (ja) 量子井戸半導体レーザ
JPH07249822A (ja) 半導体レーザおよびその製造方法
JPH0645688A (ja) 半導体レーザ
JP2000299531A (ja) 半導体レーザ装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960206

LAPS Cancellation because of no payment of annual fees