JPH0773266B2 - ポ−リング制御方式 - Google Patents

Description

【発明の詳細な説明】 〔概要〕 本発明はメモリ装置内の各子局のポーリングアドレスの
格納とともに一連の順序付けられた子局の当該順序の前
及び後の子局のポーリング・アドレスを格納しているメ
モリ領域の領域アドレスの格納を行っているため、当該
子局のポーリングの優先順位及び順序の変更が容易であ
る。

〔産業上の利用分野〕

本発明はポーリング制御方式に係り、特に親局と分岐接
続された複数の子局を優先順位の定められた複数の子局
群に分け、当該子局群に属する一連の順序付けられた子
局について、少なくとも各子局のポーリング・アドレ
ス、各子局群、順序に関する情報をメモリ装置に格納
し、当該情報を読み出してポーリングを行うポーリング
制御方式に関する。

〔従来の技術〕

従来、親局と分岐接続された複数の子局について、親局
がポーリングを行って子局に送信の呼びかけを行い、子
局が当該ポーリングに対して応答を行うことにより回線
のリンクを確立してデータの伝送を行う回線形態があ
る。

当該回線形態においては、各子局の送受信の頻度に従っ
てポーリング回数の優先順位が定められており、当該優
先順位に従って親局からポーリング信号が出力されるよ
うになっていた。

このポーリングの優先順位としては例えば第３図に示す
ように複数の子局を、複数の子局群に分けるとともに、
当該子局群にランク付けを行い優先順位の高い順にレベ
ル１からレベルＸまでを対応させる。当該優先順位は通
常ポーリング回数の頻度の高い順に設定されている。各
子局群内においては一連の順序付けられた複数の子局を
有している。

例えば第３図においてはポーリング・アドレスM1で指定
される子局が最も優先順位が高く、Mnで指定される子局
も最も優先順位が低いものとする。

このような各子局のポーリング・アドレス、各子局群及
び順序等に関する情報は親局内のメモリ装置内に格納さ
れ、メモリ装置からこれらの情報を読み出してポーリン
グを行っていた。

従来、第６図に示すようにこれらの情報をメモリ装置内
に格納してポーリングを行うポーリング制御方式があっ
た。

本例に係るポーリング制御方式にあっては、第６図に示
すようにメモリ装置内に優先順位の定められた複数の子
局群を示すメモリ領域（セル領域）161,…16xを設ける
とともに、当該子局群を示すメモリ領域161,…16xには
当該子局群に属する順序付けられた一連の子局を示す為
に子局群に属する子局のうち順序の先頭にある子局のポ
ーリング・アドレスが格納されているメモリ領域の領域
アドレス（セル・アドレス）と、前記順序の最後にある
子局のポーリング・アドレスが格納されているメモリ領
域の領域アドレスとを格納して優先順位を指定するよう
にしていた。

また、各子局のポーリング・アドレスが格納されている
各メモリ領域131,…13nは、当該子局の子局群中の順序
に従いメモリ装置内に子局群毎のメモリ領域171,…17x
に格納することにより当該子局群と一連の子局との対応
と子局群中での子局の順序に関する情報を格納してい
た。

また、従来のポーリング制御方式にあっては、子局につ
いての優先順位及び順序を変更しようとする場合、例え
ば第３図の子局37の優先順位を変更する場合には、第７
図に示すような手順を行う。

すなわち、本例ではまず子局37をその属する子局群から
切り離す必要がある。子局37を切り離すには、ステップ
S11で子局37の属する子局群であるレベル２に属する子
局37の子局用メモリ領域内の内容を読み出す。

ステップS12で切り離す子局37の子局用メモリ領域を除
いて、当該子局群の属する子局の子局用メモリ領域を並
べ直し、子局36の子局用メモリ領域以降に格納されてい
る子局の子局用領域メモリの内容を領域メモリを１つず
つずらして詰めて格納し直さなければならない。

ステップS13ではステップS12で並べ直したために子局群
を示すために当該子局群の属する子局の最後の領域アド
レスを変更しなければならない。もし当該子局群の最初
の子局を除く場合には最初及び最後の領域アドレスを変
更する必要がある。

次に、当該子局37を挿入する。

例えば当該子局37をレベル１の子局群に属する子局33の
次に挿入しようとする場合には、ステップS14で挿入す
る子局の属する子局群であるレベル１の子局群に対応す
る子局のメモリ領域を読み出す。

ステップS15で挿入しようとする子局37の内容を読み出
した子局33のメモリ領域内に書き込み、以下子局33の内
容を子局34のメモリ領域に書き込み以下順序ずらせて子
局のメモリ領域内に内容を書き込んでいく。

さらに、ステップS16で子局群を示すために当該子局群
に属する最後の子局の領域アドレスを書き換える必要が
ある。

〔発明が解決しようとする問題点〕

ところで、従来のポーリング制御方式にあっては、子局
についての優先順位及び順序を変更しようとする場合に
は以上述べたように、順位の変更の対象となっている子
局のメモリ領域内の内容だけでなく、それ以外の子局の
メモリ領域内の内容及び子局群を示すメモリ領域内の内
容までも変更しなければならず優先順位の変更に手間及
び時間がかかるため、ポーリングの順序及び優先順位の
変更が非効率的であるという問題点を有していた。これ
は、従来の方式にあっては各子局群中の子局の順位をメ
モリ装置内に格納する順序により表示するようにしてい
るためである。

そこで、本発明は以上の問題点を解決するためになされ
たものであり、効率的に優先順位及び順序の変更を行う
ことができるポーリング制御方式を提供することを目的
としてなされたものである。

〔問題点を解決するための手段〕

以上の問題点を解決するため本発明は第１図に示すよう
に親局１と分岐接続された複数の子局３を優先順位の定
められた複数の子局群に分け、当該子局群に属する一連
の順序付けられた子局３について、各子局３に関する情
報を親局１に設けられたメモリ装置２に格納し、当該情
報を読み出してポーリングを行うポーリング制御方式に
おいて、前記メモリ装置２内の各子局３のポーリング・
アドレスを格納する各子局用メモリ領域31,…3n内に前
記順序に従って当該子局３の前及び後の子局３に対応す
る子局用メモリ領域のメモリ装置２のメモリ上の格納位
置を表す領域アドレスを各々格納する前子局領域アドレ
ス格納部41,…4n及び後子局領域アドレス格納部51,…5n
を設けたものである。

〔作用〕

本方式では、ある子局３を切り離すには、当該子局３の
メモリ領域31,…3nを読み出し、当該領域内に設けられ
た前子局領域アドレス格納部41,…4nに格納されている
領域アドレスから当該子局の１つ前の子局のメモリ領域
を読み出し当該領域内に設けられた後子局領域アドレス
格納部51,…5nに切り離す子局３の後子局領域アドレス
格納部に格納されている領域アドレスを格納する。ま
た、切り離す子局の後子局領域アドレス格納部51,…5n
に格納されている後の子局のメモリ領域を読み出し、当
該領域内に設けられている前子局領域アドレス格納部4
1,…4nに切り離される子局の１つ前の子局の領域アドレ
スを格納すれば良い。

一方、或子局３を所定の子局の後に挿入する場合には、
当該或子局のポーリング・アドレスを格納している子局
用メモリ領域31,…3nの領域アドレスを挿入しようとす
る１つ前の子局、すなわち所定の子局の後子局領域アド
レス格納部51,…5nに格納し、挿入しようとする子局の
前子局領域アドレス格納部41,…4nに挿入しようとする
１つ前の子局の領域アドレスを格納し、挿入しようとす
る子局の後子局領域アドレス格納部には挿入しようとす
る１つ後の子局の領域アドレスを格納し、挿入しようと
する１つ後の子局の前子局領域アドレス格納部に挿入し
ようとする子局の領域アドレスを格納すれば良い。

尚、本方式にあっては、ポーリングの指示があると、メ
モリ装置２内に格納されている子局群についての情報か
ら、優先順位の高い子局群がまず読み出される。さら
に、当該メモリ装置２内に格納されている当該子局群に
属する順序付けられた一連の子局３のうち、当該順序の
最初の子局３に対応する子局用メモリ領域3m内に格納さ
れている当該子局３に対応すポーリング・アドレスが読
み出され、当該ポーリング・アドレスによりポーリング
が行われる。

また、次のポーリングの指示は前記メモリ領域内に格納
されている。または外部から設定された子局群間の優先
順位の情報に従い次に優先順位の高い子局群の情報が読
みだされ、前述したように当該子局群に属する一連の子
局の順序のうち最初の順序に対応する子局３に対応する
子局用メモリ領域3p内に格納されている当該子局３に対
応するポーリング・アドレスが読み出されることにな
る。

再び前述した子局群に対するポーリングの指示があった
場合には、最初に読み出した前記子局用メモリ領域3m内
の後子局領域アドレス格納部5mに格納されていた前記順
序の次の子局３に対応する領域アドレスが読みだされ、
当該メモリ領域内に格納されている対応する子局３のポ
ーリング・アドレスが読み出されることになる。

こうして順序メモリ装置の各子局のメモリ領域に設けら
れた後子局領域アドレス格納部に格納されている領域ア
ドレスに従い、前記順序に従いポーリングが行われるこ
とになる。

〔実施例〕

次に本発明の実施例を説明する。

第２図に実施例に係るブロック図を示す。

本実施例に係る親局18は各子局のポーリング・アドレス
の読み出しの指示を行うポーリング指示部17と、各子局
のポーリング・アドレス、一連の順序付けられた子局を
有する子局群、優先順位及び順序等の情報を格納したメ
モリ装置13と、メモリ装置13から読み出されたポーリン
グ・アドレスから得られたポーリング信号を送信する送
信部14と、各子局から送信された信号やデータの受信を
行う受信部15と、受信部15が親局18からのポーリング信
号に対する応答信号があるか否かを検出する応答信号検
出手段16とを有している。

ポーリング指示部17は応答信号検出手段16が応答信号を
検出した場合に発するコマンドに基づいてポーリングの
指示を行う監視用CPU11と、当該監視用CPU11からの指示
によりメモリ装置13に予め定められた計画に基づいて各
子局群に対するポーリングの全回数について各子局のポ
ーリング・アドレスの読み出し指示を行うスケデューラ
12とを有している。

前記メモリ装置13には第４図に示すように各子局のポー
リング・アドレス、各子局群に属する一連の子局につい
ての情報等が格納されている。

第４図において、子局群用メモリ領域601,…60nは当該
子局群のポーリング回数の頻度の高い順に定められた優
先順位に格納され、当該各メモリ領域（メモリセルの領
域）601,…60nには当該子局群に属する一連の順序付け
られた子局の先頭の子局のポーリング・アドレスが格納
されている子局用メモリ領域の領域アドレス（セルアド
レス）が先頭領域アドレス格納部701,…70nに格納さ
れ、前記順序の最終の子局のポーリング・アドレスが格
納されている子局用メモリ領域の領域アドレスが最終領
域アドレス格納部801,…80nに格納されている。また、
各子局群用メモリ領域601,…60nには現在ポーリングを
行った子局に対する領域アドレスを現領域アドレス格納
部901,…90nに格納して、次に当該子局群のポーリング
の順番になった場合のポーリングを行う子局を明定して
いる。

さらに、メモリ装置13には第４図に示すように各子局の
ポーリング・アドレスM1,…Mnを格納する各子局用メモ
リ領域301,…30n内に前記順序に従って当該子局の前及
び後の子局が存在する場合には当該子局に対する子局用
メモリ領域301,…30nの領域アドレスを各々格納する前
子局領域アドレス格納部401,…40n（以下「Ｂ部」とい
う）及び後子局領域アドレス格納部501,…50n（以下
「Ａ部」という）を各子局用メモリ領域301,…30n内に
各々設けた。

本実施例は次のように作動する。

本方式にあっては、ポーリング指示部17内の 監視用CPU11からのポーリング指示によりスケデューラ1
2は予め設定された計画に従いメモリ装置13に読み出し
の指示を行う。メモリ装置13はスケデューラ12からの指
示があると、ポーリングの回数についての優先順位に従
い、まず最も優先順位の高いレベル１の子局群に関する
情報が格納されている子局群用メモリ領域601を読み出
し、当該情報に基づいて、当該子局群に属する一連の順
序付けられた子局のうち先頭の子局に対応する子局用メ
モリ領域、例えば子局用メモリ領域301に格納されてい
る当該子局のポーリング・アドレスが読み出される。

当該読み出されたポーリング・アドレスは送信部14によ
り各子局にポーリング信号として送出される。

また、次のポーリングの指示は前記メモリ領域内に格納
されている子局群間の優先順位の情報に基づいて次に優
先順位の高い子局群の情報が読み出されて、前述したよ
うに当該子局群に属する一連の子局の順序のうち先頭の
順序に対応する子局に対応する子局用メモリ領域内に格
納されている当該子局に対応するポーリング・アドレス
が読み出されることになる。

このようにして再びポーリング指示部17が優先順位の最
も高い子局群を読み出した場合には、最初に読み出した
子局用メモリ領域30m内の後子局領域アドレス格納部50m
に格納されていた前記順序の次の子局３に対応する領域
アドレスが読みだされ対応する子局３のポーリング・ア
ドレスが読み出されることになる。

当該方式により例えば第３図に示すようにレベル２の子
局群に属する子局37を切り離して、当該子局をレベル１
の子局群の子局33の前部分に挿入するような変更は次の
ように行う。

まず、第５図に示したように、ステップS1において切り
離そうとする子局37に対応する子局用メモリ領域307の
Ａ部（後子局領域アドレス格納部）507内に格納されて
いる領域アドレスを１つ前の子局36に対応する子局用メ
モリ領域306内に設けられたＡ部506に格納する。

またステップS2で切り離そうとする子局37に対応する子
局用メモリ領域内307のＢ部（前子局領域アドレス格納
部）407内に格納されている領域アドレスを当該順序１
つ後の子局38に対応する子局用メモリ領域308内のＢ部4
08に格納する。

これによって、ポーリング指示部17が子局37の属する子
局群の子局36をポーリングした後、次に当該子局群をポ
ーリングする場合には、当該子局36に対応する子局用メ
モリ領域306内のＡ部506には、切り離そうとする子局37
の領域アドレスは格納されておらず、子局37を飛び越し
た子局38の領域アドレスが格納されているため、子局36
についてのポーリングが終了した場合には、次に当該子
局群のポーリングの順番になった場合には子局37はポー
リングされずに切り離されることになる。

一方、当該子局37をレベル１の子局群に属する子局33の
前に挿入する場合について考える。

ステップS3で挿入する部分の１つ前の子局32に対する子
局用メモリ領域302のＡ部502内に格納されている領域ア
ドレスを挿入しようとする子局37のＡ部507に格納す
る。

ステップS4で切り離した子局37を挿入しようとする部分
の１つ後の子局33は子局用アドレス領域303のＢ部403内
に格納されている領域アドレスを挿入しようとする子局
37のＢ部407内に書き込む。

ステップS5において挿入する部分の１つ後の子局33に対
応する子局用メモリ領域302のＢ部402と挿入する部分の
１つ前の子局32の子局用メモリ領域302のＡ部502に各々
挿入しようとする子局37の子局用メモリ領域307の領域
アドレスを新たに格納させる。

これによって、ポーリング指示部17がレベル１に対応す
る子局群の子局32についてポーリングを行った後再び当
該子局群についてポーリング指示部17からポーリングの
指示を受けた場合には第４図に示すようにレベル１の子
局群に関する情報を格納している子局群用メモリ領域60
1に格納されている現在ポーリングを行っている子局に
ついての情報に基づいて当該子局に対応する子局用メモ
リ領域302のＢ部502に格納されている領域アドレスは子
局33の領域アドレスの代わりに新たに挿入された子局37
に対応する領域アドレスが格納されているため指示は当
該子局37に行われることになる。また、子局37について
ポーリングが行われた後は当該子局37に対応する子局用
メモリ領域内307のＢ部507に格納されている領域アドレ
スのさし示す次の子局33に進むことになる。

〔発明の効果〕

本方式にあっては、各子局のポーリング・アドレスを格
納している各メモリ領域内に前子局領域アドレス格納部
及び後子局領域アドレス格納部を設け、当該格納部に夫
々該当する領域アドレスを格納することにより、各子局
群内の子局の順序を表示するようにしているため、メモ
リ装置内に当該順次に従って各子局のポーリング・アド
レスを格納することにより順序を表示する必要がない。
したがって、優先順位や順序を変更する際には、従来の
ように変更の対象となる子局群に属する全子局の順序を
変更する必要はなく、変更の対象となる子局及びその前
後の前子局領域アドレス格納部または後領域アドレス格
納部に格納されている領域アドレスを変更するだけで順
序の変更が可能であり、容易に、高速に、かつ確実にポ
ーリングの順序の変更を行うことができる。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、第２図は実施例に係
るブロック図、第３図はポーリング・テーブル概念図、
第４図は実施例に係る格納例を示す図、第５図は実施例
に係る流れ図、第６図は従来例に係る格納例を示す図、
第７図は従来例に係る流れ図である。 １……親局 ２……メモリ装置 ３……子局 31,…3n……子局用メモリ領域 41,…4n……前子局領域アドレス格納部（Ｂ部） 51,…5n……後子局領域アドレス格納部（Ａ部）

Claims (1)

【特許請求の範囲】
1. 【請求項１】親局（１）と分岐接続された複数の子局
   （３）を優先順位の定められた複数の子局群に分け、当
   該子局群に属する一連の順序付けられた子局（３）につ
   いて、各子局（３）に関する情報を親局（１）に設けら
   れたメモリ装置（２）に格納し、当該情報を読み出して
   ポーリングを行うポーリング制御方式において、 前記メモリ装置（２）内の各子局（３）のポーリング・
   アドレスを格納する各子局用メモリ領域（31），…（3
   n）内に前記順序に従って当該子局（３）の前及び後の
   子局（３）に対応する子局用メモリ領域のメモリ装置
   （２）のメモリ上の格納位置を表す領域アドレスを各々
   格納する前子局領域アドレス格納部（41），…（4n）及
   び後子局領域アドレス格納部（51），…（5n）を設けた
   ことを特徴とするポーリング制御方式。