JPH0773369B2 - 時間軸誤差補正装置 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ビデオテープレコーダ（VTR）等の時間軸変
動をともなった再生映像信号の時間軸変動を補正する時
間軸誤差補正装置に関する。

従来の技術 VTRなど各種記録再生装置では、信号検出媒体と記録媒
体との相対的な速度変動によって再生映像信号に時間軸
変動を生じる。このような時間軸変動を伴った再生映像
信号を補正する手法として時間軸誤差補正装置（Ｔ、
Ｂ、Ｃ）が用いられている。

このような時間軸誤差補正装置は、例えば第３図に示す
ようなものが知られている。同図において入力端子25か
ら入力された時間軸変動を持った入力再生映像信号は、
アナログ・ディジタル変換器28に入力されると共に水平
同期信号分離回路31に入力され水平同期信号を分離され
る。分離された水平同期信号は、その水平同期信号の後
エッジに同期して固定クロックを発振させ次の水平同期
信号の前エッジで発振を停止させるようなスタート・ス
トップ発振器33に入力される。そのスタート・ストップ
発振器33より出力された信号は、書き込みクロックとし
て、前記再生映像信号を前記アナログ・ディジタル変換
器28でサンプリングし、前記水平同期信号に同期した書
き込みリセットパルス発生器34からの書き込みリセット
パルスのタイミングでメモリ29に書き込む。メモリ29に
書き込まれた再生映像信号は、水晶発振器32より出力さ
れる基準クロックを基準同期信号発生回路36内で分周し
た出力信号に位相同期した読み出しリセットパルス発生
器35からの読み出しリセットパルスのタイミングで、前
記基準クロックに従って読み出されディジタル・アナロ
グ変換器30を通り出力される。前記水晶発振器32からの
基準クロックは、前記基準同期信号発生回路36に入力さ
れ基準クロックに位相同期した基準垂直同期パルスを発
生させ出力端子26に出力される。

前記書き込みリセットパルスと、前記読み出しリセット
パルスは、何んら同期関係をとっていないため、前記基
準垂直周期パルスを、VTRのサーボへ基準垂直同期信号
として返送し、メモリへの書き込みを読み出しを垂直同
期期間で位相同期するように構成している。また前記デ
ィジタル・アナログ変換器30より出力された再生映像信
号の同期信号部分と、前記基準同期信号発生器36から発
生させた基準同期信号とを同期信号すげかえ回路37です
げかえることにより、出力端子26には時間軸補正され、
しかも同期信号をすげかえた再生映像信号を得ることが
できる。

発明が解決しようする課題 上記のような時間軸誤差補正装置においては、入力再生
映像信号と時間軸補正後の再生映像信号とを、垂直期間
で位相同期を保つように構成しているため、応答性が悪
く、水平期間での時間軸変動成分が大きい。従って、例
えば１水平期間のメモリを用いて上記構成の時間軸補正
を行った場合、入力再生映像信号に同期した書き込みリ
セットパルスと固定の基準クロックより形成した読み出
しリセットパルスの位相が徐々にずれ、書き込み期間が
１水平期間内に納まらない、いわゆるメモリのオーバー
フロー状態が発生することがある。これらを改善するた
めには、メモリの容量を大きくして行う方法があるが、
家庭用VTRを考えた場合、コスト的に問題となる。ま
た、基準クロックよりVTRのサーボの基準垂直同期信号
を作成しているため、本時間軸誤差補正装置をアダプタ
ーとして用いる場合に、VTR本体の基準垂直同期信号を
外部から切り替え入力できるように改良する必要が生じ
る。さらに、VTRの基準垂直同期信号を制御する場合、
ドラムのイナージャーが大きいため系を安定に、しかも
応答よく制御させることはかなり難しい。

本発明はかかる点に鑑み、１水平期間のメモリにおいて
もオーバーフローさせることなく、時間軸補正が行な
え、しかもVTRへの改良を一切行うことなく、本時間軸
誤差補正装置を、VTRのアダプターとしても使用できる
構成としたものである。

課題を解決するための手段 本発明の時間軸誤差補正装置は、入力再生映像信号をサ
ンプリングし書き込むメモリと、再生映像信号から分離
した水平同期信号の平均周波数に同期するように構成し
た基準クロック発生手段と、水平同期信号に基準クロッ
クが１水平期間毎に瞬時位相同期するように位相変調さ
せ、その出力を書き込みクロックとして、水平同期信号
に同期した書き込みリセットパルスのタイミングでメモ
リに書き込む信号書き込み手段と、基準クロックを読み
出しクロックとして、その基準クロックを分周した信号
に位相同期した読み出しリセットパルスのタイミングで
メモリから信号を読み出す手段と、読み出された再生映
像信号から垂直同期信号を分離し、取り出された垂直同
期信号が、基準クロックを分周した信号に位相同期する
ように作られた基準同期信号発生器と１垂直期間毎に位
相同期するようにした基準同期信号発生手段とを具備し
た構成とすることにより、上記目的を達成するものであ
る。

作用 本発明は、上記構成よりなる時間軸誤差補正装置であっ
て、その位相変調手段によって得られた時間軸変動成分
を持った出力信号を書き込みクロックとして再生映像信
号をサンプリングし、所定メモリに逐次書き込み、基準
クロックでメモリから読み出すことにより出力信号には
時間軸補正された再生映像信号が得られる。このときメ
モリへの書き込みは、再生映像信号より分離された水平
同期信号に位相同期した書き込みリセットパルスにより
開始され、メモリからの読み出しは、基準クロックを分
周した読み出しリセットパルスにより開始される。これ
により書き込み時の入力再生映像信号と読み出し時の再
生映像信号が１水平期間内でロック関係を保ちつつ時間
軸補正を行うことができる。

また本構成を行うことによりVTRへの改良を一切行うこ
となく本時間軸誤差補正装置を、VTRのアダプターとし
ても使用できるようにしたものである。

実 施 例 本発明の一実施例を第１図を参照しながら説明する。入
力端子１より入力された再生映像信号をアナログ・ディ
ジタル変換器３に入力すると同時に水平同期信号分離回
路６で水平同期信号を分離する。基準クロック18は、例
えば、電圧制御水晶発振器８、ローパスフィルタ９、分
周器11、及び前記水平同期信号と前記分周器11からの出
力信号とを位相比較する位相比較器10からなる基準クロ
ックPLL17により発生される。この基準クロック18は、
前記水平同期信号と共に位相変調器７に入力され書き込
みクロックを発生させ、アナログ・ディジタル変換器
３、メモリ４にそれぞれ入力される。また基準クロック
18は、同時に読み出しクロックとしてメモリ４、ディジ
タル・アナログ変換器５に入力される。

このとき、再生映像信号のメモリへの書き込みは、書き
込みリセットパルス発生器12から出力される前記水平同
期信号に位相同期した書き込みリセットパルスによって
開始され、メモリから読み出しは、読み出しリセットパ
ルス発生器13から出力される前記分周器11より出力され
る基準水平周期信号に位相同期した読み出しリセットパ
ルスによって開始される。

ディジタル・アナログ変換器５の出力信号は、垂直同期
信号分離回路15によって垂直同期信号を分離され、前記
基準同期信号発生回路14の垂直周期リセットパルスとし
て基準同期信号発生回路14に入力される。

次に、本実施例の具体的動作についてさらに詳細に説明
する。入力端子１から入力された再生映像信号は、位相
変調器７より作成された時間軸変動成分を持った書き込
みクロックによりサンプリングされ、書き込みリセット
パルス発生器12からの書き込みリセットパルスのタイミ
ングでメモリ４に逐次入力される。位相変調器７は、例
えば第２図に示すような位相変調回路が用いられる。第
２図に示した位相変調回路は、第１図の水平同期信号分
離回路６より取り出された水平同期信号を第２図の入力
端子19より位相検出器23に入力すると共に同図における
基準クロック入力端子21からの基準クロックを位相シフ
ト回路24によって２π/nずつ位相の異なるｎ個の信号に
位相シフトし位相検出器23に入力する。さらに位相シフ
ト器24より出力されたｎ個の信号は、クロック信号選択
器22に入力され位相検出器23によって上記水平同期信号
に最も近い位相の信号を検出し、その検出出力信号から
クロック信号選択器22より書き込みクロックを選択して
出力端子20に出力させる。以上のような位相変調回路で
発生した書き込みクロックを第１図の書き込みクロック
として用いる。

第１図における基準クロック18は、その基準クロック18
より基準同期信号発生回路14で形成した基準水平周期信
号と水平同期信号分離回路６からの水平同期信号とを位
相比較器10で位相比較し、ローパスフィルタ９でロック
範囲を調整した出力誤差電圧から電圧制御水晶発振器８
で周波数制御した信号を基準クロック18とする基準クロ
ック発生PLL17により得られる。この時間軸変動成分の
ない基準クロック18を用いて読み出しリセットパルス発
生器13からの読み出しリセットパルスのタイミングで再
生映像信号を読み出すことにより、入力再生映像信号
と、読み出された再生映像信号との位相関係を１水平期
間内に納め、メモリを１水平期間分だけで行うと共に時
間軸補正された再生映像信号を得ることができ、また出
力した再生映像信号を垂直同期分離回路15で同期分離し
出力した垂直同期信号を基準同期信号発生回路14の垂直
周期リセット端子に入力することにより基準同期信号発
生回路14から得られる基準同期信号は、メモリから読み
出された再生映像信号と水平期間で位相同期すると共に
垂直期間でも同期するため、この再生映像信号の同期信
号を同期信号すげかえ回路16で基準同期信号とすげかえ
が可能となる。従って出力端子２には時間軸補正され、
同期信号をすげかえた再生映像信号を得ることができ
る。以上の構成はすべてVTRより出力された後の信号処
理で行えるため、VTR本体への改良を一切行うことなく
アダプターとしても導入することができる。

発明の効果 本発明による時間軸誤差補正装置は、以上のような構成
よりなるものであり、入力再生映像信号と時間軸補正さ
れた出力再生映像信号の位相関係を常に１水平期間内で
同期させることができメモリの容量を１水平期間分のみ
で行うことができる。またメモリから読み出された再生
映像信号と基準同期信号発生回路からの基準同期信号
は、水平期間で位相同期すると共に垂直期間でも同期す
るため、読み出された再生映像信号の同期信号を基準同
期信号とすげかえることができる。以上の構成はすべて
VTRより出力された後の信号処理で行えるため、VTR本体
への改良を一切行なうことなくアダプターとしても導入
することができる。

【図面の簡単な説明】

第１図は本発明の一実施例における時間軸誤差補正装置
のブロック図、第２図は同装置の書き込みクロック発生
回路のブロック図、第３図は従来の時間軸誤差補正装置
の一例を示したブロック図である。 １……入力端子、２……出力端子、３……アナログディ
ジタル変換器、４……メモリ、５……ディジタル・アナ
ログ変換器、６……水平同期信号分離回路、７……位相
変調器、８……電圧制御水晶発振器、９……ローパスフ
ィルタ、10……位相比較器、11……分周器、12……書き
込みリセットパルス発生器、13……読み出しリセットパ
ルス発生器、14……基準同期信号発生回路、15……垂直
同期信号分離回路、16……同期信号すげかえ回路、17…
…基準クロック発生PLL、18……基準クロック。

Claims (2)

【特許請求の範囲】
1. 【請求項１】映像信号をFM変調し記録するビデオテープ
   レコーダにおける再生映像信号の時間軸誤差補正装置に
   おいて、再生映像信号をサンプリングし書き込むメモリ
   と、前記再生映像信号から分離された水平同期信号の平
   均周波数に同期した基準クロックを発生させる基準クロ
   ック発生手段と、前記水平同期信号に、前記基準クロッ
   クが１水平期間毎に瞬時に位相同期するように位相変調
   させる位相変調手段と、前記水平同期信号と位相同期し
   た書き込みリセットパルスを発生させる書き込みリセッ
   トパルス発生手段と、前記位相変調手段より出力される
   信号を書き込みクロックとして、前記再生映像信号をサ
   ンプリングし、前記書き込みリセットパルス発生手段か
   らの書き込みリセットパルスのタイミングで、前記メモ
   リに書き込む信号書き込み手段と、前記基準クロックを
   分周した信号に、位相同期した読み出しリセットパルス
   を発生させる読み出しリセットパルス発生手段と、前記
   基準クロックを読み出しクロックとして、前記読み出し
   リセットパルス発生手段からの読み出しリセットパルス
   のタイミングで、前記メモリから再生映像信号を読み出
   す信号読み出し手段と、読み出された前記再生映像信号
   から垂直同期信号を分離する垂直同期信号分離手段と、
   前記基準クロックを分周した信号に位相同期し、しかも
   前記垂直同期信号に、１垂直期間毎に位相同期するよう
   な基準同期信号を発生させる基準同期信号発生手段とを
   具備して成ることを特徴とした時間軸誤差補正装置。
2. 【請求項２】基準同期信号発生手段より出力された基準
   同期信号と、読み出し手段より読み出された再生映像信
   号の同期信号とをすげかえることを特徴とした特許請求
   の範囲第１項記載の時間軸誤差補正装置。