JPH0530478A - クロツク発生回路 - Google Patents

Abstract

(57)【要約】 【目的】 映像信号が得られない場合及びその映像信号
が復帰した場合に、常に安定したクロックを得ることが
できるようにしたクロック発生回路を提供すること。 【構成】 入力映像信号中の同期信号と帰還クロックと
を位相同期回路３の位相比較手段（第２位相比較回路）
５により位相比較しドロップアウト時に、この位相比較
手段５の出力を保持手段（サンプル・アンド・ホールド
回路）１２により一定値に保持し、ドロップアウト復帰
時に制御手段（入力信号検出回路とカウンタ制御回路）
１３、１４により前記帰還クロックを前記同期信号に同
期させるようにした。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、映像信号記録再生装置
等における入力映像信号に追従する所定周波数のクロッ
クを発生するクロック発生回路に関する。

【０００２】

【従来の技術】従来、上述したような入力映像信号に含
まれるジッタ（Jitter：まとまりのない変動）を除去す
るディバイスとして、ディジタルＴＢＣ（Time base co
rrector：タイムベースコレクタ）と呼ばれる時間軸補
正回路が公知である。

【０００３】これは、例えば、入力映像信号に含まれる
ジッタに追従するクロックをクロック発生回路により発
生し、このクロックで、この入力映像信号をサンプリン
グしてディジタル信号化してなるデータをメモリ回路に
書き込み、再び、そのデータを安定した一定のクロック
でメモリ回路から読み出してアナログ信号に変換するこ
とにより、ジッタを含まない入力映像信号を得ようとす
るものである。

【０００４】ここで、従来のクロック発生回路の構成を
図３に示す。

【０００５】同図中、１は入力端子で、この入力端子１
からジッタを含んだ映像信号が同期信号分離回路２に入
力されると、この映像信号に含まれている水平同期信号
及びバースト信号が同期信号分離回路２により分離され
て、水平同期信号は位相同期回路（ＰＬＬ：Phase lock
ed loop）３に入力され、且つバースト信号は、第１位
相比較回路４に入力される。

【０００６】位相同期回路３は、後述する帰還クロック
と前記水平同期信号とを位相比較する第２位相比較回路
（位相比較手段）５と、応答速度を決めるためのループ
フィルタ６と、第２位相比較回路５の出力に応じて発振
周波数が制御される発振器（ＶＣＯ：Voltage controll
ed oscillator：電圧制御発振器）７と、そのクロック
を用いて前記水平同期信号と周波数の等しい帰還クロッ
クを発生するＮ分周カウンタ８とを有し、水平同期信号
に位相ロックさせたバースト信号と同一周波数のクロッ
クを発生する。

【０００７】この位相同期回路３により発生したクロッ
クとバースト信号との位相差（但し、バースト信号の１
周期内±１８０°）を第１位相比較回路４により検出
し、その位相差分だけ、クロックの位相を位相シフト回
路９によりシフトさせ、バースト信号との位相を合わせ
た後、周波数逓倍回路１０からＡ／Ｄ変換に必要なバー
スト信号と同期したクロック、即ち、映像信号をサンプ
リングするために必要なクロックを発生させることによ
って、出力端子１１から映像信号に含まれるジッタに追
従したクロックが得られる。

【０００８】なお、前記発振器７により発生したクロッ
クは、Ｎ分周カウンタ８に入力されてＮ分周された後、
位相同期回路３の第２位相比較回路５に入力される。

【０００９】

【発明が解決しようとする課題】しかしながら、上記従
来のクロック発生回路では、映像信号入力が何らかの原
因で一時的に断たれたとき（例えば、ＶＴＲ：ビデオテ
ープレコーダ，レーザーディスク等の再生時に発生する
ドロップアウトが挙げられる）、同期信号分離回路２で
同期信号を出力できなくなり、水平同期信号に位相ロッ
クさせたバースト信号と同一周波数のクロックを発生さ
せる位相同期回路３が乱れてしまう。

【００１０】また、映像信号入力の復帰時においても、
Ｎ分周カウンタ８の内部カウンタ値が保障されず、位相
同期回路３が位相ロックするのに時間を要する。

【００１１】このため、入力映像信号が断たれたとき及
び入力映像信号が復帰した直後にクロック出力が不安定
になるという欠点があった。

【００１２】本発明は上記事情に鑑みてなされたもの
で、ＶＴＲ等の再生時に発生するドロップアウト等のよ
うに、映像信号が得られない場合及びその映像信号が復
帰した場合に、常に安定したクロックを得ることができ
るようにしたクロック発生回路を提供することを目的と
している。

【００１３】

【課題を解決するための手段】上述の目的を達成するた
め本発明のクロック発生回路は、入力映像信号に追従す
る所定周波数のクロックを発生するクロック発生回路で
あって、前記入力映像信号中の同期信号と前記クロック
に応じた帰還クロックとを位相比較する位相比較手段を
有する位相同期回路と、前記位相比較手段の出力を一定
の値に保持する保持手段と、前記帰還クロックを前記同
期信号に同期させる制御手段とを備えたことを特徴とす
るものである。

【００１４】

【作用】入力映像信号中の同期信号と帰還クロックとが
位相同期回路の位相比較手段により位相比較されドロッ
プアウト時に、この位相比較手段の出力が保持手段によ
り一定の値に保持され、ドロップアウト復帰時にこの保
持手段の動作に同期して制御手段により、前記帰還クロ
ックが前記同期信号に同期させられる。

【００１５】

【実施例】以下、本発明の一実施例を図１及び図２に基
づき説明する。

【００１６】なお、本実施例において、上述した図３に
示す従来のクロック発生回路と同一構成部分について
は、図面に同一符号を付して説明する。

【００１７】図１は本発明に係るクロック発生回路のブ
ロック構成図であり、このクロック発生回路は、図３に
示す従来のクロック発生回路に、保持手段であるサンプ
ル・アンド・ホールド（Ｓ／Ｈ）回路１２と、制御手段
である入力信号検出回路１３及びカウンタ制御回路１４
とを付加したものである。

【００１８】サンプル・アンド・ホールド回路１２は、
位相同期回路３の第２位相比較回路５とループフィルタ
６との間に介装されている。このサンプル・アンド・ホ
ールド回路１２は、入力信号検出回路１３からの出力信
号により制御され、第２位相比較回路５の出力、即ち、
発振器７の制御入力を一定の値に保持し、この発振器７
の動作を安定させるものである。

【００１９】入力信号検出回路１３は、入力端子１に接
続され、その出力ラインは、サンプル・アンド・ホール
ド回路１２とカウンタ制御回路１４とにそれぞれ接続さ
れている。この入力信号検出回路１３は、入力端子１か
ら入力される映像信号に含まれる水平同期信号の欠落を
検出するものである。

【００２０】カウンタ制御回路１４は、入力信号検出回
路１３と共にサンプル・アンド・ホールド回路１２の動
作に同期して帰還クロックを前記水平同期信号に同期さ
せる制御手段を構成している。このカウンタ制御回路１
４は、同期信号分離回路２の出力ラインに接続され、こ
のカウンタ制御回路１４の出力ラインはＮ分周カウンタ
８に接続されている。

【００２１】このカウンタ制御回路１４は、同期信号分
離回路２からの水平同期信号と、入力信号検出回路１３
からの検出信号とにより、Ｎ分周カウンタ８を制御する
信号を、水平同期信号復帰時に出力するものである。

【００２２】次に、上記構成によるクロック発生回路の
動作を図１及び図２に基づき説明する。図２は本発明の
クロック発生回路における各信号の出力タイミングを示
すタイミングチャートである。

【００２３】まず、入力端子１から入力する映像信号
が、ドロップアウト等により欠落した場合、これに含ま
れる水平同期信号は、図２中、（ア）の状態となる。こ
の水平同期信号（ア）の欠落は、図１の入力信号検出回
路１３により検出し、図２中、入力信号検出回路出力信
号（ウ）を得る。

【００２４】この出力信号（ウ）により、図１のサンプ
ル・アンド・ホールド回路１２を制御し、第２位相比較
回路５の正常動作値（水平同期信号アの欠落前の正常な
エラー値）を保持して、水平同期信号の欠落時に発振器
７の動作を安定させる。

【００２５】更に、カウンタ制御回路１４は、水平同期
信号（ア）と入力信号検出回路出力信号（ウ）とによ
り、Ｎ分周カウンタ８の出力タイミングを制御するため
に図２中、カウンタ制御回路出力信号（エ）を、水平同
期信号（ア）の復帰時出力する。この出力信号（エ）に
より、図２中、Ｎ分周カウンタ出力信号（イ）と水平同
期信号（ア）は、図２中、Ａ点のように水平同期信号
（ア）の復帰時に一定位相に保障される。

【００２６】これにより、水平同期信号（ア）の欠落時
に発振器７の出力が微小変動したとしても、Ｎ分周カウ
ンタ８の出力信号（イ）が、この変動に追従するため
に、第２位相比較回路５の出力が、水平同期信号（ア）
の復帰時に急激に変化することがなく、速やかに位相同
期回路３が位相ロックして、安定したクロックを得るこ
とが可能となる。

【００２７】なお、上記実施例においては、入力信号検
出回路１３が、入力端子１から入力する映像信号を基に
水平同期信号の欠落を検出しているが、ＶＴＲ等の場
合、ＲＦ（Radio frequency：無線周波数）信号等から
得ても同様な効果が得られることは勿論である。

【００２８】

【発明の効果】以上の如く本発明によれば、ＶＴＲ等の
再生時に発生するドロップアウト等のように、映像信号
が得られない場合及び映像信号が復帰した場合に、常に
安定したクロックを得ることができる。

【図面の簡単な説明】

【図１】本発明の一実施例に係るクロック発生回路のブ
ロック構成図である。

【図２】同回路における各信号の出力タイミングを示す
タイミングチャートである。

【図３】従来のクロック発生回路のブロック構成図であ
る。

【符号の説明】

５ 位相比較回路（位相比較手段） １２ サンプル・アンド・ホールド（Ｓ／Ｈ）回路（保
持手段） １３ 入力信号検出回路（制御手段） １４ カウンタ制御回路（制御手段）

Claims (2)

【特許請求の範囲】
1. 【請求項１】 入力映像信号に追従する所定周波数のク
   ロックを発生するクロック発生回路であって、前記入力
   映像信号中の同期信号と前記クロックに応じた帰還クロ
   ックとを位相比較する位相比較手段を有する位相同期回
   路と、前記位相比較手段の出力を一定の値に保持する保
   持手段と、前記帰還クロックを前記同期信号に同期させ
   る制御手段とを備えたことを特徴とするクロック発生回
   路。
2. 【請求項２】 前記保持手段はサンプル・アンド・ホー
   ルド回路からなり、該サンプル・アンド・ホールド回路
   は前記入力映像信号の欠落を検出する検出出力に応じて
   動作することを特徴とする請求項１記載のクロック発生
   回路。