JPH077348A - 直流制御信号生成回路 - Google Patents
直流制御信号生成回路Info
- Publication number
- JPH077348A JPH077348A JP16862493A JP16862493A JPH077348A JP H077348 A JPH077348 A JP H077348A JP 16862493 A JP16862493 A JP 16862493A JP 16862493 A JP16862493 A JP 16862493A JP H077348 A JPH077348 A JP H077348A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- operational amplifier
- power supply
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【目的】 電源電圧の変動に対し安定した直流制御電圧
信号を生成することの出来る直流制御信号生成回路を提
供する。 【構成】 パルス信号が直流化されて供給される第１の
入力端子と、所定の分圧比により分圧された電源電圧が
供給される第２の入力端子と、コンデンサ８による帰還
回路とを有したオペアンプ回路１５からなる直流制御信
号生成回路である。
信号を生成することの出来る直流制御信号生成回路を提
供する。 【構成】 パルス信号が直流化されて供給される第１の
入力端子と、所定の分圧比により分圧された電源電圧が
供給される第２の入力端子と、コンデンサ８による帰還
回路とを有したオペアンプ回路１５からなる直流制御信
号生成回路である。
Description
【０００１】
【産業上の利用分野】本発明は、電源電圧の変動による
影響を抑制できる直流制御信号生成回路に関するもので
ある。
影響を抑制できる直流制御信号生成回路に関するもので
ある。
【０００２】
【従来の技術】図２は、従来の直流制御信号生成回路の
構成を示す回路図である。先ず、構成を説明すると、１
はパルス幅変調されたパルス信号（以下、ＰＷＭ制御入
力信号という）が供給される入力端子、２および３は直
列接続された抵抗、４は抵抗２と抵抗３の接続点とグラ
ンドとの間に接続されたコンデンサである。抵抗２と抵
抗３とコンデンサ４とにより、パルス幅変調されたパル
ス信号を直流化するフィルタ回路５が構成されている。
６はオペアンプであり、出力端子と反転端子間には抵抗
７とコンデンサ８が並列接続されている。９はオペアン
プ６の非反転端子とグランドとの間に接続されたオフセ
ット補償用抵抗、１０はＤＣ制御電圧信号が出力される
ＤＣ制御電圧出力端子である。
構成を示す回路図である。先ず、構成を説明すると、１
はパルス幅変調されたパルス信号（以下、ＰＷＭ制御入
力信号という）が供給される入力端子、２および３は直
列接続された抵抗、４は抵抗２と抵抗３の接続点とグラ
ンドとの間に接続されたコンデンサである。抵抗２と抵
抗３とコンデンサ４とにより、パルス幅変調されたパル
ス信号を直流化するフィルタ回路５が構成されている。
６はオペアンプであり、出力端子と反転端子間には抵抗
７とコンデンサ８が並列接続されている。９はオペアン
プ６の非反転端子とグランドとの間に接続されたオフセ
ット補償用抵抗、１０はＤＣ制御電圧信号が出力される
ＤＣ制御電圧出力端子である。
【０００３】次に動作について説明する。入力端子１に
供給されるＰＷＭ制御入力信号はフィルタ回路５により
平滑化され直流電圧信号に変換される。この直流電圧信
号はオペアンプ６の反転端子に供給される。オペアンプ
６はコンデンサ８と抵抗７により帰還がかけられたロー
パスフィルタ回路を構成しており、ＰＷＭ制御入力信号
のパルス幅に応じたＤＣ制御電圧信号を出力する。
供給されるＰＷＭ制御入力信号はフィルタ回路５により
平滑化され直流電圧信号に変換される。この直流電圧信
号はオペアンプ６の反転端子に供給される。オペアンプ
６はコンデンサ８と抵抗７により帰還がかけられたロー
パスフィルタ回路を構成しており、ＰＷＭ制御入力信号
のパルス幅に応じたＤＣ制御電圧信号を出力する。
【０００４】
【発明が解決しようとする課題】従来の直流制御信号生
成回路は以上のように構成されているので、電源電圧が
変動するとＰＷＭ制御入力信号のパルス波高値も変動す
ることになり、この結果フィルタ回路５の出力電圧も変
動し、さらにオペアンプ６の電源電圧も変動する結果、
出力端子から出力されるＤＣ制御電圧信号のレベルも変
動することになる。このためＤＣ制御電圧信号をレーザ
のオートパワーコントロール回路などに供給し、レーザ
ー発振器の出力を一定にして光磁気ディスクに書き込む
ような場合には、オートパワーコントロール回路の動作
が不安定になったり、エラーレートが悪化したりするな
どの問題点があった。
成回路は以上のように構成されているので、電源電圧が
変動するとＰＷＭ制御入力信号のパルス波高値も変動す
ることになり、この結果フィルタ回路５の出力電圧も変
動し、さらにオペアンプ６の電源電圧も変動する結果、
出力端子から出力されるＤＣ制御電圧信号のレベルも変
動することになる。このためＤＣ制御電圧信号をレーザ
のオートパワーコントロール回路などに供給し、レーザ
ー発振器の出力を一定にして光磁気ディスクに書き込む
ような場合には、オートパワーコントロール回路の動作
が不安定になったり、エラーレートが悪化したりするな
どの問題点があった。
【０００５】本発明は上記のような問題点を解消するた
めになされたもので、電源電圧の変動に対し安定した直
流制御電圧信号を生成することの出来る直流制御信号生
成回路を提供することを目的とする。
めになされたもので、電源電圧の変動に対し安定した直
流制御電圧信号を生成することの出来る直流制御信号生
成回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明に係る直流制御信
号生成回路は、パルス信号が直流化されて供給される第
１の入力端子と、所定の分圧比により分圧された電源電
圧が供給される第２の入力端子と、コンデンサによる帰
還回路とを有したオペアンプ回路からなることを特徴と
するものだある。
号生成回路は、パルス信号が直流化されて供給される第
１の入力端子と、所定の分圧比により分圧された電源電
圧が供給される第２の入力端子と、コンデンサによる帰
還回路とを有したオペアンプ回路からなることを特徴と
するものだある。
【０００７】
【作用】本発明における直流制御信号生成回路は、コン
デンサによる帰還回路を有したオペアンプ回路により直
流化されたパルス信号と、所定の分圧比により分圧され
た電源電圧との差動分が直流化されて出力されるため、
電源電圧が変動しても前記直流化されたパルス信号と所
定の分圧比により分圧された電源電圧の相対的な量であ
る差動分についての変動は相殺され、オペアンプ回路の
出力信号レベルの変動が抑制される。
デンサによる帰還回路を有したオペアンプ回路により直
流化されたパルス信号と、所定の分圧比により分圧され
た電源電圧との差動分が直流化されて出力されるため、
電源電圧が変動しても前記直流化されたパルス信号と所
定の分圧比により分圧された電源電圧の相対的な量であ
る差動分についての変動は相殺され、オペアンプ回路の
出力信号レベルの変動が抑制される。
【０００８】
【実施例】以下、本発明の一実施例を図について説明す
る。図１は、この実施例の直流制御信号生成回路の構成
を示す回路図である。図１において図２と同一または相
当の部分については同一の符号を付し説明を省略する。
る。図１は、この実施例の直流制御信号生成回路の構成
を示す回路図である。図１において図２と同一または相
当の部分については同一の符号を付し説明を省略する。
【０００９】図１において、１１と１２は電源ラインＶ
Ｌとグランド間に直列に接続された抵抗であり、電源電
圧を分圧する分圧回路を構成している。１３はオペアン
プであり、出力端子と反転端子とが接続された周知の電
圧フォロワ回路を構成している。１４はオペアンプ１３
の出力端子とオペアンプ６の非反転端子間に接続されて
いる抵抗である。１５はオペアンプ６の反転端子と非反
転端子に供給される電圧信号の差動分を演算する差動増
幅機能を有するオペアンプ回路である。
Ｌとグランド間に直列に接続された抵抗であり、電源電
圧を分圧する分圧回路を構成している。１３はオペアン
プであり、出力端子と反転端子とが接続された周知の電
圧フォロワ回路を構成している。１４はオペアンプ１３
の出力端子とオペアンプ６の非反転端子間に接続されて
いる抵抗である。１５はオペアンプ６の反転端子と非反
転端子に供給される電圧信号の差動分を演算する差動増
幅機能を有するオペアンプ回路である。
【００１０】次に動作について説明する。ＰＷＭ制御入
力信号が入力端子１に供給されると、このＰＷＭ制御入
力信号はフィルタ回路５によりパルス幅に応じたレベル
に直流化された信号に変換され、オペアンプ６の反転端
子に供給される。一方、電源電圧ラインＶＬの電源電圧
は直列接続された抵抗１１と抵抗１２からなる分圧回路
により分圧され、オペアンプ１３の非反転端子に供給さ
れる。オペアンプ１３は電圧フォロワ回路を構成してい
るため、オペアンプ１３の非反転端子に供給された電源
電圧は抵抗１１と抵抗１２で分圧されオペアンプ１３の
出力端子からオペアンプ６の非反転端子へ供給される。
力信号が入力端子１に供給されると、このＰＷＭ制御入
力信号はフィルタ回路５によりパルス幅に応じたレベル
に直流化された信号に変換され、オペアンプ６の反転端
子に供給される。一方、電源電圧ラインＶＬの電源電圧
は直列接続された抵抗１１と抵抗１２からなる分圧回路
により分圧され、オペアンプ１３の非反転端子に供給さ
れる。オペアンプ１３は電圧フォロワ回路を構成してい
るため、オペアンプ１３の非反転端子に供給された電源
電圧は抵抗１１と抵抗１２で分圧されオペアンプ１３の
出力端子からオペアンプ６の非反転端子へ供給される。
【００１１】オペアンプ６では、フィルタ回路５から反
転端子に供給される直流化された信号と、オペアンプ１
３の出力すなわち抵抗１１と抵抗１２からなる分圧回路
により分圧された電源電圧との差動分がローパスフィル
タ回路を構成するコンデンサ８により帰還がかけられた
オペアンプ６により演算され、ＤＣ制御電圧信号として
ＤＣ制御電圧出力端子１０に供給される。
転端子に供給される直流化された信号と、オペアンプ１
３の出力すなわち抵抗１１と抵抗１２からなる分圧回路
により分圧された電源電圧との差動分がローパスフィル
タ回路を構成するコンデンサ８により帰還がかけられた
オペアンプ６により演算され、ＤＣ制御電圧信号として
ＤＣ制御電圧出力端子１０に供給される。
【００１２】電源電圧が変動すると、前記分圧された電
圧が変動し、さらにオペアンプ１３の出力電圧が変動す
ると共に、ＰＷＭ制御入力信号のパルス信号の波高値も
変動する。オペアンプ６はフィルタ回路５により直流化
されたＰＷＭ制御入力信号と前記分圧回路により分圧さ
れた電圧との差動分を演算しＤＣ制御電圧信号として出
力するため、電源電圧が変動したときの両者の変動分は
相殺されることになり、この変動分はオペアンプ６の出
力には表われることがなく、電源電圧の変動によるＤＣ
制御電圧信号の変動が抑制されることになる。
圧が変動し、さらにオペアンプ１３の出力電圧が変動す
ると共に、ＰＷＭ制御入力信号のパルス信号の波高値も
変動する。オペアンプ６はフィルタ回路５により直流化
されたＰＷＭ制御入力信号と前記分圧回路により分圧さ
れた電圧との差動分を演算しＤＣ制御電圧信号として出
力するため、電源電圧が変動したときの両者の変動分は
相殺されることになり、この変動分はオペアンプ６の出
力には表われることがなく、電源電圧の変動によるＤＣ
制御電圧信号の変動が抑制されることになる。
【００１３】
【発明の効果】以上説明したように本発明によれば、電
源電圧の変動によるオペアンプ回路の出力である直流制
御電圧信号の変動が抑制できる効果がある。
源電圧の変動によるオペアンプ回路の出力である直流制
御電圧信号の変動が抑制できる効果がある。
【図１】本発明の一実施例による直流制御信号生成回路
を示す回路図である。
を示す回路図である。
【図２】従来の直流制御信号生成回路を示す回路図であ
る。
る。
８ コンデンサ １５ オペアンプ回路
Claims (1)
- 【請求項１】 パルス信号が直流化されて供給される第
１の入力端子と、所定の分圧比により分圧された電源電
圧が供給される第２の入力端子と、コンデンサによる帰
還回路とを有したオペアンプ回路とからなることを特徴
とする直流制御信号生成回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16862493A JPH077348A (ja) | 1993-06-15 | 1993-06-15 | 直流制御信号生成回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16862493A JPH077348A (ja) | 1993-06-15 | 1993-06-15 | 直流制御信号生成回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH077348A true JPH077348A (ja) | 1995-01-10 |
Family
ID=15871511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16862493A Pending JPH077348A (ja) | 1993-06-15 | 1993-06-15 | 直流制御信号生成回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH077348A (ja) |
-
1993
- 1993-06-15 JP JP16862493A patent/JPH077348A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6522115B1 (en) | Pulse-width-modulated DC-DC converter with a ramp generator | |
| US6885177B2 (en) | Switching regulator and slope correcting circuit | |
| JPH05176549A (ja) | 電力変換器のための適応制御の方法および装置 | |
| US5867048A (en) | Pulse-width controller for switching regulators | |
| JPH077348A (ja) | 直流制御信号生成回路 | |
| RU2025764C1 (ru) | Способ управления импульсным стабилизатором | |
| EP0377978B1 (en) | A PLL control apparatus | |
| JPS6347066Y2 (ja) | ||
| JPS588794B2 (ja) | 垂直発振回路 | |
| JP2656546B2 (ja) | 位相同期発振器 | |
| JP3345339B2 (ja) | デュアルトラッキング回路 | |
| US3946253A (en) | Pulse train generator | |
| JPH0347006B2 (ja) | ||
| US4847549A (en) | Switching voltage regulator with stabilized loop gain | |
| JPH04330812A (ja) | Ｖｃａ回路 | |
| JPH0432814Y2 (ja) | ||
| JP3001345B2 (ja) | 直流安定化電源 | |
| JP3291741B2 (ja) | ゲインコントロール装置 | |
| JPS596604A (ja) | 発振器 | |
| JPH0522971Y2 (ja) | ||
| JPS60207292A (ja) | 点灯装置 | |
| JP3301550B2 (ja) | クランプ回路及び信号クランプ方法 | |
| JPS60207293A (ja) | 点灯装置 | |
| JP2684195B2 (ja) | パルスパターン出力回路 | |
| JPH04242808A (ja) | 定電圧電源装置の出力電圧リモートコントロール回路 |