JPH077357B2 - バッファ制御方式 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、主記憶装置と複数の中央処理装置とこれら
の中央処理装置にそれぞれ接続されたバッファ記憶装置
とを有する情報処理装置において、該当バッファ記憶装
置に取り込まれている主記憶装置のデータの写しを管理
するためのバッファ制御方式に関するものである。

〔従来の技術〕 第３図はこの種の情報処理装置の構成を示すブロック図
である。図において、４はデータを格納する主記憶装
置、１は主記憶装置４を共有してデータ処理に必要な演
算・制御を行う複数の中央処理装置、２は複数の中央処
理装置１にそれぞれ対応し主記憶装置４のデータの一部
の写しを格納する複数のバッファ記憶装置である。バッ
ファ記憶装置２内にはバッファ記憶制御回路８とデータ
部９とブロック管理表10とが設けられている。ブロック
管理表10はバッファ記憶装置２に格納されているブロッ
クの状態をそのブロック内に含まれる複数のサブブロッ
ク毎に管理するためのものである。５は中央処理装置１
とバッファ記憶装置２とを接続するデータ／制御線、３
はバッファ記憶装置２と主記憶装置４とを接続するバス
である。

第４図は従来のバッファ制御方式において、バッファ記
憶装置２のブロック管理表10を用いライトスルー型の制
御を行う場合のブロック管理表10の一つのエントリを示
し、図において、11はブロックの番地を示すキー、12は
該当ブロックが有効か否かを示す状態ビットである。

第５図は従来のバッファ制御方式において、バッファ記
憶装置２のブロック管理表10を用いコピーバック型の制
御を行う場合のブロック管理表10の一つのエントリを示
し、図において、11はブロックの番地を示すキー、13〜
14は該当ブロックが有効か否か、有効な場合はさらに該
当ブロックが自中央処理装置１だけで専有されているか
否か、および該当ブロックを主記憶装置４に書き戻す必
要があるか否か等を示す複数の状態ビットJ1〜J2であ
る。

第６図は従来のバッファ制御方式において、バッファ記
憶装置２のブロック管理表10を用いライトスルー型の制
御を４つのサブブロック単位に行えるように拡張した場
合のブロック管理表10の一つのエントリを示し、図にお
いて、11はブロックの番地を示すキー、15〜18はそれぞ
れの該当サブブロックが有効か否かを示す状態ビットの
U1〜U4である。

第７図は従来のバッファ制御方式において、バッファ記
憶装置２のブロック管理表10を用いコピーバック型の制
御を４つのサブブロック単位に行えるように拡張した場
合のブロック管理表10の一つのエントリを示し、図にお
いて、11はブロックの番地を示すキー、19〜26はそれぞ
れの該当サブブロックが有効か否か、有効な場合はさら
に該当ブロックが自中央処理装置１だけで専有されてい
るか否か、および該当ブロックを主記憶装置４に書き戻
す必要があるか否か等を示す複数の状態ビット（S11,S1
2）〜（S41,S42）である。

次に、動作について説明する。バッファ記憶装置２のブ
ロック管理表10を用いライトスルー型の制御を行う場合
のブロック管理表10の一つのエントリは、ブロックの番
地を示すキー11と該当ブロックが有効か否かを示す状態
ビット12で構成され、中央処理装置１が主記憶装置４の
参照をした場合に、もし該当番地を含むブロックがバッ
ファ記憶装置２のデータ部９に存在する場合には、ブロ
ック管理表10の該当エントリのキー11にブロックの番地
を、また該当ブロックが有効か否かを示す状態ビット12
には有効を示すフラグがセットされる。ライトスルー型
の制御を行う場合の書き込みでは、常に主記憶装置４の
該当データの更新も行うため状態ビット12は１ビットで
よい。

一方、コピーバック型の制御を行う場合のブロック管理
表10の一つのエントリは、ブロックの番地を示すキー11
と該当ブロックが有効か否か、有効な場合は該当ブロッ
クを主記憶装置４に書き戻す必要があるか否か、さらに
書き込み時の効率を良くするために該当ブロックの写し
を自中央処理装置１だけが専有しているか否か等の状態
を示す複数の状態ビットJ1（13）〜J2（14）から構成さ
れ、中央処理装置１が主記憶装置４を参照すると、ブロ
ック管理表10の該当エントリのキー11にはブロックの番
地が格納され、もし参照が書き込みの場合には、該当ブ
ロックが有効であることを示す状態の他に、該当ブロッ
クを主記憶装置４に書き戻す必要があることを示すこと
を示す状態、さらに書き込み時の効率を良くするために
該当ブロックが自中央処理装置１だけで専有されている
状態を示すように状態ビットJ1（13）〜J2（14）がセッ
トされる。

コピーバック型の制御を行う方式はライトスルー型の制
御を行う方式と比べ、一般に該当ブロックの主記憶装置
４への書き戻し時期を遅らせることができ、その結果と
してバス３の使用率を低くできるため、より多くの中央
処理装置１とバッファ記憶装置２の組を一つのバス３に
接続できる利点がある。

バッファ記憶装置２のブロック管理表10の容量の増加を
最小限に抑えて、より多くのブロックの管理をする方法
として、ビット数の多いキー11はブロック毎に持つが、
ビット数の少ない状態はブロック内の複数のサブブロッ
ク毎に管理する方法がある。例えばライトスルー型の制
御でサブブロックを用いた管理方式では、ブロック管理
表10の一つのエントリの内、状態ビットに比べてビット
数の多いキー11一つに対して複数のサブブロックの状態
ビットU1（15）〜U4（18）を管理する。

〔発明が解決しようとする課題〕

従来のバッファ制御方式は以上のような処理を行うの
で、例えばコピーバック型の制御に、サブブロック単位
の管理方式を導入すると、第６図に示すように各サブブ
ロック毎に複数の状態ビット（S11（19）,S12（20））
〜S41（25）,S42（26））が必要であり、ブロック管理
表10の総容量がかなり増加するという問題点があった。

この発明は上記のような問題点を解決するためになされ
たもので、バッファ記憶装置のコピーバック型の制御に
サブブロック単位の管理方式を採用した場合に、状態ビ
ットのビット数の増加を抑えることができるバッファ制
御方式を提供することを目的とする。

〔課題を解決するための手段〕

この発明に係るバッファ制御方式は、バッファ記憶装置
２に格納されているブロックの状態をそのブロック内に
含まれる複数のサブブロック毎に管理するためのブロッ
ク管理表10における各エントリの状態ビット26〜31を、
ブロック全体に共通な部分と、サブブロック毎に独自な
部分とに分け、これらの分けられた状態ビットによって
バッファ記憶装置２に取り込まれている主記憶装置４の
データの写しを管理するに際し、上記ブロック全体に共
通な部分のための状態ビットを、ブロック全体を主記憶
装置に書き戻す必要があるか否かを示すビットS1（26）
と、ブロック全体が１つの中央処理装置だけで専有され
ているか否かを示すビットS2（27）とで構成して、バッ
ファ装置に上記ブロック全体，あるいはサブブロックを
転送するに際し、上記各状態ビットに基づいて、主記憶
装置から行うか、他のバッファ装置から行うかの制御を
行うようにしたものである。

〔作用〕

ブロック管理表10の各エントリの状態ビット26〜31は、
バッファ記憶装置２に格納されているブロック全体に共
通な部分と、サブブロック毎に独自な部分とに分けられ
る。したがって、バッファ記憶装置２に取り込まれてい
る主記憶装置４のデータの写しは上記の分かれた状態ビ
ットにより管理される。

〔発明の実施例〕

第１図はこの発明の一実施例に係るバッファ制御方式に
よるバッファ記憶装置のブロック管理表の一つのエント
リを示す図である。この実施例に係る情報処理装置の構
成は第３図に示したものと同じである。第１図におい
て、11はバッファ記憶装置２（第３図参照）に格納され
ているブロックの番地を示すキー、26〜27は該当ブロッ
クに共通な複数の状態ビットS1〜S2、28〜31は該当ブロ
ックに含まれる各サブブロックに独自な１ビットの状態
ビットV1〜V4を示す。

第２図はこの実施例においてデータを自バッファ記憶装
置２に読み込むスワップインのアルゴリズムを示すフロ
ーチャートである。ステップS1では、該当サブブロック
は無効だが該当ブロックは存在するかどうかを判定す
る。ステップS2では、ステップS1で「はい」の場合にお
いて該当サブブロックの有効な他のバッファ記憶装置が
存在するかどうかを判定する。ステップS3では、ステッ
プS1で「いいえ」の場合において該当サブブロックの有
効な他のバッファ記憶装置が存在するかどうかを判定す
る。ステップS4では、ステップS2で「はい」の場合にお
いては該当サブブロックだけを他のバッファ記憶装置か
ら転送する。ステップS5では、ステップS2で「いいえ」
の場合において該当サブブロックだけを主記憶装置４か
ら転送する。ステップS6では、ステップS3で「はい」の
場合において該当ブロック全体を他のバッファ記憶装置
から転送する。ステップS7では、ステップS3で「いい
え」の場合において該当ブロック全体を主記憶装置４か
ら転送する。

次にこの実施例の全体的な動作について説明する。コピ
ーバック型の制御でサブブロックを用いた管理方式のブ
ロック管理表10の一つのエントリは、ブロックの番地を
示すキー11と、該当ブロックに共通な状態である該当ブ
ロックを主記憶装置４に書き戻す必要があるか否かを示
す状態、さらに書き込み時の効率を良くするために該当
ブロックが自中央処理装置１だけで専有されているか否
か等の状態を示す状態ビットS1（26）〜Ｓ（27）、およ
びそれぞれのサブブロックが有効か否かを示す状態ビッ
トV1（28）〜V4（31）から構成される。

中央処理装置１がデータを参照すると、バッファ記憶装
置２のバッファ制御回路８は以下の制御を行う。

（ａ） 参照が読み込みで該当サブブロックが自バッフ
ァ記憶装置２に存在する場合には、データ部９からデー
タを読み出す。この場合にはブロックの状態ビットS1
（26）〜S2（27）、およびサブブロックの状態ビットV1
（28）〜V4（31）の値は変わらない。

（ｂ） 参照が読み込みで該当サブブロックが自バッフ
ァ記憶装置２に存在しない場合には、第２図に示すアル
ゴリズムでデータが自バッファ記憶装置２に読み込む。
該当サブブロックを含むブロックのエントリは存在する
が対応するサブブロックの状態ビットV1（28）〜V4（3
1）が無効状態の場合には該当サブブロックだけの読み
込みを行い、該当サブブロックを含むブロックのエント
リが存在しない場合には該当ブロック全体の読み込みを
行い、いずれの場合も有効であるサブブロックの状態ビ
ットV1（28）〜V4（31）を全てセットする。該当ブロッ
クを有する他のバッファ記憶装置２が存在すれば共有を
示す状態、存在しなければ自バッファ記憶装置２だけが
専有している状態に、ブロックの状態ビットS1（26）〜
S2（27）にセットする。

（ｃ） 参照が書き込みで該当サブブロックが自バッフ
ァ記憶装置２に存在する場合にはデータの書き込みに先
立ち、もし他のバッファ記憶装置にも該当サブブロック
の写しが存在すればそれらのサブブロックの対応する状
態ビットV1（28）〜V4（31）を全て無効化するためにリ
セットし、自バッファ記憶装置２の対応するサブブロッ
クの状態V1（28）〜V4（31）だけはセットする。自バッ
ファ記憶装置２の該当ブロックの状態ビットS1（26）〜
S2（27）は主記憶装置４に書き戻す必要がある状態にセ
ットする。

（ｄ） 参照が書き込みで該当サブブロックが自バッフ
ァ記憶装置２に存在しない場合には書き込みに先立ち、
前記（ｂ）と同様な書き込み処理を行うフェッチオンラ
イトの処理を行うと同時に、もし他のバッファ記憶装置
にも該当サブブロックの写しが存在すればそれらのサブ
ブロックの対応する状態V1（28）〜V4（31）を全て無効
化するためにリセットし、自バッファ記憶装置２の対応
するサブブロックの状態ビットV1（28）〜V4（31）だけ
はセットする。自バッファ記憶装置２の該当ブロックの
状態ビットS1（26）〜S2（27）は、もし該当ブロックの
写しを有する他のバッファ記憶装置２が存在すれば共有
を示す状態、存在しなければ自バッファ記憶装置２だけ
が専有している状態で、いずれの場合も主記憶装置４に
書き戻す必要がある状態であることを合わせてセットす
る。

上記実施例によれば、バッファ記憶装置でコピーバック
型の制御を行い、且つサブブロック管理方式を行った場
合の状態ビットを、ブロックに共通な部分と、該当ブロ
ックに含まれる複数のサブブロック毎に独自な部分に分
け、且つサブブロック毎に必要な状態ビットは必要最小
限の１ビットにしたので、バッファ記憶装置のブロック
管理表の大きさを小さくでき、装置を安価にできる効果
がある。

なお、上記実施例ではブロック内のサブブロックの数を
４つとしたが、ブロック内のサブブロックの数は４つで
なくても同様な効果を奏する。

〔発明の効果〕

以上のように本発明によれば、バッファ記憶装置のブロ
ック管理表の各エントリの状態ビットを、ブロック全体
に共通な部分と、サブブロック毎に独自な部分とに分け
ることにより、バッファ記憶装置に取り込まれている主
記憶装置のデータの写しを管理するようにしたので、状
態ビットをすべてサブブロック毎に設けた場合に比べて
状態ビットの総数が削減でき、これにより例えばバッフ
ァ記憶装置のコピーバック型の制御にサブブロック単位
の管理方式を採用した場合に、状態ビットのビット数の
増加が抑えられ、したがってブロック管理表の総容量を
小さくでき、情報処理装置の低価格化が図れるという効
果が得られる。

さらに、ブロック全体に共通な部分のための状態ビット
を、ブロック全体を主記憶装置に書き戻す必要があるか
否かを示すビットと、ブロック全体が１つの中央処理装
置だけで専有されているか否かを示すビットとで構成し
て、バッファ装置に上記ブロック全体，あるいはサブブ
ロックを転送するに際し、上記各状態ビットに基づい
て、主記憶装置から行うか、他のバッファ装置から行う
かの制御を行うようにし、また、無効化のための判定
を、サブブロックの対応する状態ビットを参照して行う
ため、簡単なハードウエア構成で、ブロック全体の無効
化判定及び転送処理を確実，迅速に行える。

【図面の簡単な説明】

第１図はこの発明の一実施例に係るバッファ制御方式に
よるバッファ記憶装置のブロック管理表の一つのエント
リを示す図、第２図はこの実施例においてデータを自バ
ッファ記憶装置に読み込むスワップイン処理のアルゴリ
ズムを示すフローチャート、第３図はこの実施例及び従
来例に係る情報処理装置の構成を示すブロック図、第４
図は従来のバッファ制御方式においてバッファ記憶装置
のブロック管理表を用いライトスルー型の制御を行う場
合のブロック管理表の一つのエントリを示す図、第５図
は従来のバッファ制御方式においてバッファ記憶装置の
ブロック管理表を用いコピーバック型の制御を行う場合
のブロック管理表の一つのエントリを示す図、第６図は
従来のバッファ制御方式においてバッファ記憶装置のブ
ロック管理表を用いライトスルー型の制御を４つのサブ
ブロック単位に行えるように拡張した場合のブロック管
理表の一つのエントリを示す図、第７図は従来のバッフ
ァ制御方式においてバッファ記憶装置のブロック管理表
を用いコピーバック型の制御を４つのサブブロック単位
に行えるように拡張した場合のブロック管理表の一つの
エントリを示す図である。 １……中央処理装置、２……バッファ記憶装置、４……
主記憶装置、10……ブロック管理表、26〜27……ブロッ
クの状態ビット、28〜31……サブブロックの状態ビッ
ト。

Claims (1)

【特許請求の範囲】
1. 【請求項１】データを格納する主記憶装置と、この主記
   憶装置を共有してデータ処理に必要な演算・制御を行う
   複数の中央処理装置と、これらの中央処理装置にそれぞ
   れ対応し上記主記憶装置のデータの一部の写しを格納す
   るとともに、この写しが格納されているブロックの状態
   をそのブロック内に含まれる複数のサブブロック毎に管
   理するためのブロック管理表を有する複数のバッファ記
   憶装置とを備えた情報処理装置において、 上記それぞれのバッファ記憶装置のブロック管理表にお
   ける各エントリの状態ビットとして、ブロック全体に共
   通な第１の状態ビットと、サブブロック毎の独自な第２
   の状態ビットとを設け、 上記第１の状態ビットを、ブロック全体を主記憶装置に
   書き戻す必要があるか否かを示すビットと、ブロック全
   体が１つの中央処理装置だけで専有されているか否かを
   示すビットとで構成して、 バッファ装置に上記ブロック全体，あるいはサブブロッ
   クを転送するに際し、上記第1,第２の状態ビットに基づ
   いて、主記憶装置から行うか、他のバッファ装置から行
   うかの制御を行うようにしたことを特徴とするバッファ
   制御方式。