JPH077399A - Switching circuit - Google Patents

Switching circuit

Info

Publication number
JPH077399A
JPH077399A JP6161677A JP16167794A JPH077399A JP H077399 A JPH077399 A JP H077399A JP 6161677 A JP6161677 A JP 6161677A JP 16167794 A JP16167794 A JP 16167794A JP H077399 A JPH077399 A JP H077399A
Authority
JP
Japan
Prior art keywords
switching circuit
current
voltage
switching
current limiting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6161677A
Other languages
Japanese (ja)
Inventor
Toshiyasu Suzuki
利康 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP6161677A priority Critical patent/JPH077399A/en
Publication of JPH077399A publication Critical patent/JPH077399A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

PURPOSE:To generate a large voltage against such a large current as a short circuit current, and to maintain a reverse bias action by providing with a means which does not output an ON-signal to a switch device, when a switching means is ON. CONSTITUTION:When a switch 6 is turned on, and a large power source short circuited current flows through a transistor 3 and the switch 6, a large voltage drop is generated in a current limiting means 4, and a large base reverse bias voltage is impressed to its emitter junction. Also, even if a load current flows between terminals 12, 13 during an ON-period of the switch 6, its current is smaller than the power source short circuited current, and only a small voltage drop is generated in the means 4, therefore, an energy loss by the means 4 is small. In such a way, as keeping a large reverse bias voltage maintaining, the energy loss can be decreased.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【技 術 分 野】本発明は、3端子スイッチ、アーム
対の様に切り換えスイッチの様な機能を持つスイッチン
グ回路に関する。本発明を使うと、例えば、ある直流電
圧源とある負荷を含む閉回路を形成したり、その負荷だ
けを含む閉回路を形成したり、することができる。従っ
て、本発明は、スイッチング手段の駆動回路、電力変換
回路、論理回路、あるいは、容量性負荷の駆動回路(例
えば、ガス放電表示パネル又はエレクトロ・ルミネッサ
ンス表示パネル等の表示回路、圧電素子の駆動回路な
ど。)等に役に立つ。
TECHNICAL FIELD The present invention relates to a switching circuit having a function like a changeover switch such as a three-terminal switch and an arm pair. With the present invention, for example, a closed circuit including a certain DC voltage source and a certain load can be formed, or a closed circuit including only that load can be formed. Therefore, the present invention provides a drive circuit for switching means, a power conversion circuit, a logic circuit, or a drive circuit for a capacitive load (for example, a display circuit for a gas discharge display panel or an electroluminescence display panel, a drive for a piezoelectric element). Circuit etc.) etc.

【0002】[0002]

【背 景 技 術】従来技術として、ある程度の電源短
絡回避機能と3端子スイッチ機能を持つスイッチング回
路を図2〜図4に示す。複数のダイオード7の直列回路
は定電圧手段を構成している。スイッチ6は半導体スイ
ッチを含め、どんな種類のスイッチでも構わない。尚、
図3の回路でゲート・ターン・オフ形のサイリスタ8の
代わりに、PNP、NPN両トランジスタで構成したサ
イリスタの等価回路、あるいは同様な等価回路を使うこ
とができる。また、本発明者は図4の回路ではMOS・
FETを使う例を示したが、その代わりにノーマリィ・
オフで、電圧駆動形のスイッチ・デバイスなら何でも使
うことができる。例えば、普通のFET、IGBT(I
nsulated GateBipolar Tran
sistor)、SIT(静電誘導トランジスタ)、S
Iサイリスタ、Bi−MOS複合デバイス、である。
[Background Technology] FIGS. 2 to 4 show, as a conventional technique, a switching circuit having a power supply short-circuit avoidance function and a 3-terminal switch function to some extent. The series circuit of the plurality of diodes 7 constitutes a constant voltage means. The switch 6 may be any type of switch including a semiconductor switch. still,
Instead of the gate turn-off type thyristor 8 in the circuit of FIG. 3, an equivalent circuit of a thyristor composed of both PNP and NPN transistors or a similar equivalent circuit can be used. In addition, the inventor has found that the circuit of FIG.
I showed an example of using FET, but instead of normal
Any off, voltage driven switch device can be used. For example, ordinary FET, IGBT (I
Insulated Gate Bipolar Tran
system), SIT (static induction transistor), S
I-thyristor, Bi-MOS composite device.

【0003】どのスイッチング回路においても、スイッ
チ6がターン・オンする際に流れる電源短絡電流が、各
半導体スイッチ・デバイス(トランジスタ3又は12、
あるいはサイリスタ9)を逆バイアスする。その結果、
その短絡電流が大きければ大きい程、その逆バイアス作
用も強くなり、各スイッチ・デバイスのターン・オフが
早まる。従って、その短絡は一瞬で終わり、普通の電源
短絡の様なダメージは軽減される。そんな訳で、各スイ
ッチング回路は自己短絡回避機能をある程度持つ。ただ
し、その逆バイアス作用を強くするには、複数のダイオ
ード7の直列回路による電圧降下、すなわち、定電圧手
段による電圧降下をある程度大きくする必要がある。
In any switching circuit, the power supply short-circuit current flowing when the switch 6 is turned on causes the semiconductor switch device (transistor 3 or 12,
Alternatively, the thyristor 9) is reverse biased. as a result,
The greater the short circuit current, the stronger the reverse bias effect and the faster the turn off of each switch device. Therefore, the short circuit ends in an instant, and the damage like a normal power supply short circuit is reduced. For that reason, each switching circuit has some self-shorting avoidance function. However, in order to strengthen the reverse bias action, it is necessary to increase the voltage drop due to the series circuit of the plurality of diodes 7, that is, the voltage drop due to the constant voltage means to some extent.

【0004】しかしながら、そうすると、複数のダイオ
ード7とスイッチ6の直列回路の総オン電圧も大きくな
って、損失が増えてしまう、という問題点がこれらのス
イッチング回路にある。
However, in such a switching circuit, there is a problem that the total on-voltage of the series circuit of the plurality of diodes 7 and the switch 6 also increases and the loss increases.

【0005】そこで、本発明は、その様な損失を増やさ
ずにその逆バイアス作用を維持することができるスイッ
チング回路を提供することを目的としている。
Therefore, an object of the present invention is to provide a switching circuit which can maintain its reverse bias action without increasing such loss.

【0006】[0006]

【発 明 の 開 示】即ち、本発明は、ノーマリィ・
オフ形で、自己ターン・オフ機能を持つスイッチ・デバ
イスがあって、その制御端子、主端子を制御端子ct、
主端子mta、mtbとし、その駆動信号入力用に前記
制御端子ctと前記主端子mtaが対をなすとしたとき
に、それ自身に流れる電流の最大値を制限する電流制限
手段が前記主端子mtaの側に来るように前記スイッチ
・デバイスと前記電流制限手段を直列接続し、直流電圧
源の両電源端子間に前記スイッチ・デバイス、前記電流
制限手段、及び、スイッチング手段を直列接続し、前記
主端子mta・制御端子ct間に前記電流制限手段を接
続し、前記スイッチング手段がオンのとき、前記スイッ
チ・デバイスにオン信号を出力しないオン信号出力手段
を設けたスイッチング回路である。
[Disclosure of the invention] That is, the present invention is
There is a switch device that is an off type and has a self-turn-off function, and its control terminal and main terminal are control terminals ct,
When the main terminals mta and mtb are used and the control terminal ct and the main terminal mta form a pair for inputting the drive signal thereof, the current limiting means for limiting the maximum value of the current flowing through itself is the main terminal mta. The switch device and the current limiting means are connected in series so that the switch device, the current limiting means and the switching means are connected in series between both power supply terminals of the DC voltage source, The switching circuit is provided with an ON signal output unit that connects the current limiting unit between the terminal mta and the control terminal ct and does not output an ON signal to the switch device when the switching unit is ON.

【0007】このことによって、前記電流制限手段が電
源短絡電流の様な大きな電流に対して大きな電圧を発生
するので、前記スイッチング手段のターン・オン時に充
分な逆バイアス電圧が前記スイッチ・デバイスに供給さ
れる。一方、通常の負荷電流に対して前記電流制限手段
は小さな電圧しか発生しないから、前記スイッチング手
段と前記電流制限手段による損失は小さくて済む。この
様に、本発明は、その様な損失を増やさずにその逆バイ
アス作用を維持することができる、という効果を持つ。
As a result, the current limiting means generates a large voltage for a large current such as a power supply short-circuit current, so that a sufficient reverse bias voltage is supplied to the switch device when the switching means is turned on. To be done. On the other hand, since the current limiting means generates only a small voltage with respect to the normal load current, the loss due to the switching means and the current limiting means can be small. Thus, the present invention has the effect that its reverse biasing action can be maintained without increasing such losses.

【0008】[0008]

【発明を実施するための最良の形態】本発明をより詳細
に説明するために、以下添付図面に従ってこれを説明す
る。図1の実施例において、直流電源1が前述の直流電
圧源に、トランジスタ3が前述のスイッチ・デバイス
に、電流制限手段4が前述の電流制限手段に、スイッチ
6が前述のスイッチング手段に、抵抗2が前述のオン信
号出力手段に、それぞれ相当する。スイッチ6は半導体
スイッチを含め、どんな種類のスイッチでも構わない。
電流制限手段としては例えば、後述する図8〜図13の
電流制限手段がある。
BEST MODE FOR CARRYING OUT THE INVENTION In order to describe the present invention in more detail, it will be described below with reference to the accompanying drawings. In the embodiment of FIG. 1, the DC power supply 1 is the aforementioned DC voltage source, the transistor 3 is the aforementioned switching device, the current limiting means 4 is the aforementioned current limiting means, the switch 6 is the aforementioned switching means, and the resistance is 2 corresponds to the ON signal output means described above. The switch 6 may be any type of switch including a semiconductor switch.
Examples of the current limiting means include current limiting means shown in FIGS.

【0009】図1のスイッチング回路の作用について簡
単に述べる。スイッチ6がターン・オンし、大きな電源
短絡電流がトランジスタ3とスイッチ6を流れると、電
流制限手段4に大きな電圧降下が生じるので、大きなベ
ース逆バイアス電圧がそのエミッタ接合に印加される。
もちろん、その逆バイアス電圧がそのベース・エミッタ
間逆耐電圧を越えない様に注意する。一方、スイッチ6
のオン期間中、端子t2・t3間に負荷電流が流れて
も、その電流は前述の電源短絡電流に比べて小さいか
ら、電流制限手段4に小さな電圧降下しか生じず、電流
制限手段4によるエネルギー損失は小さくて済む。この
様にして、大きな逆バイアス電圧を維持したまま、その
様なエネルギー損失を小さくすることができる。尚、点
線で接続を示した2つのツェナー・ダイオードが請求項
5記載中の電圧制限手段に相当し、これらはトランジス
タ2のエミッタ接合を逆過電圧から保護するためにあっ
た方がよい。
The operation of the switching circuit shown in FIG. 1 will be briefly described. When switch 6 turns on and a large power supply short-circuit current flows through transistor 3 and switch 6, a large voltage drop occurs in current limiting means 4, so a large base reverse bias voltage is applied to its emitter junction.
Of course, be careful that the reverse bias voltage does not exceed the reverse withstand voltage between the base and emitter. On the other hand, switch 6
Even when a load current flows between the terminals t2 and t3 during the ON period of, the current is smaller than the power supply short-circuit current described above, so that only a small voltage drop occurs in the current limiting means 4, and the energy of the current limiting means 4 is reduced. The loss is small. In this way, such energy loss can be reduced while maintaining a large reverse bias voltage. It should be noted that the two Zener diodes indicated by the dotted lines correspond to the voltage limiting means in the fifth aspect, and these should be provided to protect the emitter junction of the transistor 2 from reverse overvoltage.

【0010】図5のスイッチング回路はゲート・ターン
・オフ形のサイリスタ9を用いた実施例である。サイリ
スタ9の代わりにPNP、NPN形トランジスタで構成
したサイリスタの等価回路あるいは同様な等価回路を利
用することができる。
The switching circuit of FIG. 5 is an embodiment using a gate turn-off type thyristor 9. Instead of the thyristor 9, an equivalent circuit of a thyristor composed of PNP or NPN type transistors or a similar equivalent circuit can be used.

【0011】図6のスイッチング回路はMOS・FET
を用いた実施例である。トランジスタ12の代わりにバ
イポーラ・トランジスタでも、ゲート・ターン・オフ・
サイリスタでも、あるいは、ノーマリィ・オフで、自己
ターン・オフ機能を持つスイッチ・デバイスなら何でも
使うことができる。
The switching circuit shown in FIG. 6 is a MOS FET.
It is an example using. Even if a bipolar transistor is used instead of the transistor 12, the gate turn-off
You can use a thyristor or any normally-off, self-turn-off switch device.

【0012】図7のスイッチング回路はほとんど、図1
の回路においてスイッチ6の接続位置をトランジスタ3
のベース側からコレクタ側に変えたスイッチング回路で
ある。複数のダイオード14がトランジスタ3のエミッ
タ接合を逆過電圧から保護する。
Most of the switching circuits of FIG. 7 are similar to those of FIG.
In the circuit of, the switch 6 is connected to the transistor 3
This is a switching circuit in which the base side is changed to the collector side. A plurality of diodes 14 protect the emitter junction of the transistor 3 from reverse overvoltage.

【0013】図8〜図13に電流制限手段の例を示す。
図8の手段はノーマリィ・オン形FETを使った定電流
手段で、図9の手段はノーマリィ・オン形MOS・FE
Tと抵抗を使った定電流手段で、どちらもよく知られて
いる。
8 to 13 show examples of the current limiting means.
The means of FIG. 8 is a constant current means using a normally-on type FET, and the means of FIG. 9 is a normally-on type MOS.FE.
It is a constant current means using T and a resistor, both of which are well known.

【0014】図10の手段では、抵抗16の電流が大き
くなると、抵抗17がトランジスタ15のベースを逆バ
イアスの方へ引っ張る。図11の手段では、その引っ張
りを強くするためにトランジスタ18が使われている。
In the means of FIG. 10, when the current in the resistor 16 increases, the resistor 17 pulls the base of the transistor 15 in the reverse bias direction. In the means of FIG. 11, the transistor 18 is used to increase the pulling force.

【0015】図12の手段では、図11の手段において
トランジスタ15の代わりにトランジスタ15、19が
形成するサイリスタの等価回路が使われている。
In the means of FIG. 12, the equivalent circuit of the thyristor formed by the transistors 15 and 19 is used instead of the transistor 15 in the means of FIG.

【0016】図13の手段では、トランジスタ15側だ
けでなくトランジスタ19側にも電流制限用のトランジ
スタ20等が接続されている。
In the means of FIG. 13, the current limiting transistor 20 and the like are connected not only to the transistor 15 side but also to the transistor 19 side.

【0017】図14のスイッチング回路はほとんど、図
5の回路においてサイリスタ9の代わりにその等価回路
を用い、スイッチ6の接続位置をそのゲート側からその
アノード側に変えたスイッチング回路である。
The switching circuit of FIG. 14 is almost the same as the switching circuit of FIG. 5, except that the equivalent circuit is used instead of the thyristor 9 and the connection position of the switch 6 is changed from the gate side to the anode side.

【0018】図15のスイッチング回路は大体、図6の
回路においてスイッチ6の接続位置をトランジスタ12
のゲート側からドレイン側に変えたスイッチング回路で
ある。21は負荷である。
In the switching circuit of FIG. 15, the connection position of the switch 6 is generally the transistor 12 in the circuit of FIG.
This is a switching circuit in which the gate side is changed to the drain side. 21 is a load.

【0019】[0019]

【先 行 技 術】特開昭47−31568号、
実開昭47−14052号、特開昭61−142
819号。
[Prior art] JP-A-47-31568,
Japanese Utility Model Publication No. 47-14052 and Japanese Patent Application Laid-Open No. 61-142.
No. 819.

【0020】実開昭53−59358号、
特開昭53−123060〜2号、特開昭60−208
119号。
No. 53-59358, KAIKAI,
JP-A-53-123060-2 and JP-A-60-208
No. 119.

【0021】特開昭55−3259号、
特開昭55−136727号、特開昭58−12432
4号、 特開昭58−21920号、特開昭5
8−36020号。
JP-A-55-3259,
JP-A-55-136727, JP-A-58-12432
No. 4, JP-A-58-21920, and JP-A-SHO-5
No. 8-36020.

【0022】[0022]

【関 連 特 許】(特願昭63−43334号)、
特願平1−199326号。
[Kanren patent] (Japanese Patent Application No. 63-43334),
Japanese Patent Application No. 1-199326.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の1実施例を示す回路図である。FIG. 1 is a circuit diagram showing an embodiment of the present invention.

【図2】従来のスイッチング回路を示す回路図である。FIG. 2 is a circuit diagram showing a conventional switching circuit.

【図3】従来のスイッチング回路を示す回路図である。FIG. 3 is a circuit diagram showing a conventional switching circuit.

【図4】従来のスイッチング回路を示す回路図である。FIG. 4 is a circuit diagram showing a conventional switching circuit.

【図5】本発明の1実施例を示す回路図である。FIG. 5 is a circuit diagram showing an embodiment of the present invention.

【図6】本発明の1実施例を示す回路図である。FIG. 6 is a circuit diagram showing an embodiment of the present invention.

【図7】本発明の1実施例を示す回路図である。FIG. 7 is a circuit diagram showing an embodiment of the present invention.

【図8】本発明に用いる電流制限手段の1例を示す回路
図である。
FIG. 8 is a circuit diagram showing an example of a current limiting means used in the present invention.

【図9】本発明に用いる電流制限手段の1例を示す回路
図である。
FIG. 9 is a circuit diagram showing an example of current limiting means used in the present invention.

【図10】本発明に用いる電流制限手段の1例を示す回
路図である。
FIG. 10 is a circuit diagram showing an example of current limiting means used in the present invention.

【図11】本発明に用いる電流制限手段の1例を示す回
路図である。
FIG. 11 is a circuit diagram showing an example of a current limiting means used in the present invention.

【図12】本発明に用いる電流制限手段の1例を示す回
路図である。
FIG. 12 is a circuit diagram showing an example of current limiting means used in the present invention.

【図13】本発明に用いる電流制限手段の1例を示す回
路図である。
FIG. 13 is a circuit diagram showing an example of current limiting means used in the present invention.

【図14】本発明の1実施例を示す回路図である。FIG. 14 is a circuit diagram showing an embodiment of the present invention.

【図15】本発明の1実施例を示す回路図である。FIG. 15 is a circuit diagram showing an embodiment of the present invention.

【符 号 の 説 明】[Explanation of code]

4 電流制限手段 21 負荷 t1〜t3 端子 4 current limiting means 21 load t1 to t3 terminals

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 ノーマリィ・オフ形で、自己ターン・オ
フ機能を持つスイッチ・デバイスがあって、その制御端
子、主端子を制御端子ct、主端子mta、mtbと
し、その駆動信号入力用に前記制御端子ctと前記主端
子mtaが対をなすとしたときに、 それ自身に流れる電流の最大値を制限する電流制限手段
が前記主端子mtaの側に来るように前記スイッチ・デ
バイスと前記電流制限手段を直列接続し、 直流電圧源の両電源端子間に前記スイッチ・デバイス、
前記電流制限手段、及び、スイッチング手段を直列接続
し、 前記主端子mta・制御端子ct間に前記電流制限手段
を接続し、 前記スイッチング手段がオンのとき、前記スイッチ・デ
バイスにオン信号を出力しないオン信号出力手段を設け
たことを特徴とするスイッチング回路。
1. A normally-off type switch device having a self-turn-off function, wherein a control terminal and a main terminal thereof are a control terminal ct and main terminals mta and mtb, and the drive signal is inputted to the switch device. When the control terminal ct and the main terminal mta form a pair, the switch device and the current limiting device are arranged so that current limiting means for limiting the maximum value of the current flowing through the control terminal ct comes to the main terminal mta side. Means connected in series, said switch device between both power supply terminals of the DC voltage source,
The current limiting unit and the switching unit are connected in series, the current limiting unit is connected between the main terminal mta and the control terminal ct, and an ON signal is not output to the switch device when the switching unit is ON. A switching circuit comprising an ON signal output means.
【請求項2】 前記スイッチング手段を前記制御端子c
t側に接続したことを特徴とする請求項1記載のスイッ
チング回路。
2. The switching means is connected to the control terminal c.
The switching circuit according to claim 1, wherein the switching circuit is connected to the t side.
【請求項3】 前記スイッチング手段を前記主端子mt
b側に接続したことを特徴とする請求項1記載のスイッ
チング回路。
3. The switching means is connected to the main terminal mt.
The switching circuit according to claim 1, wherein the switching circuit is connected to the b side.
【請求項4】 前記電流制限手段として定電流手段を用
いたことを特徴とする請求項1、2又は3記載のスイッ
チング回路。
4. The switching circuit according to claim 1, 2 or 3, wherein a constant current means is used as the current limiting means.
【請求項5】 前記制御端子ct・主端子mta間に印
加される逆バイアス電圧をその逆耐電圧以下に抑える電
圧制限手段を設けたことを特徴とする請求項1、2,3
又は4記載のスイッチング回路。
5. The voltage limiting means for suppressing the reverse bias voltage applied between the control terminal ct and the main terminal mta to be equal to or less than the reverse withstand voltage thereof is provided.
Alternatively, the switching circuit according to item 4.
【請求項6】 前記電圧制限手段として定電圧手段を用
いたことを特徴とする請求項5記載のスイッチング回
路。
6. The switching circuit according to claim 5, wherein a constant voltage means is used as the voltage limiting means.
【請求項7】 前記電圧制限手段としてサージ電圧吸収
手段を用いたことを特徴とする請求項5記載のスイッチ
ング回路。
7. The switching circuit according to claim 5, wherein surge voltage absorbing means is used as the voltage limiting means.
JP6161677A 1994-06-10 1994-06-10 Switching circuit Pending JPH077399A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6161677A JPH077399A (en) 1994-06-10 1994-06-10 Switching circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6161677A JPH077399A (en) 1994-06-10 1994-06-10 Switching circuit

Publications (1)

Publication Number Publication Date
JPH077399A true JPH077399A (en) 1995-01-10

Family

ID=15739748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6161677A Pending JPH077399A (en) 1994-06-10 1994-06-10 Switching circuit

Country Status (1)

Country Link
JP (1) JPH077399A (en)

Similar Documents

Publication Publication Date Title
JP2821714B2 (en) Power MOSFET drive circuit to reduce cross conduction current
US4672245A (en) High frequency diverse semiconductor switch
US5432665A (en) Short circuit protected capacitive load driver
JPH06209592A (en) Circuit configuration feeding inductive load
JPH05218836A (en) Insulated gate element drive circuit
JP4003833B2 (en) Driving circuit for electric field control type semiconductor device
JPS61288617A (en) Semiconductor device
JPH077399A (en) Switching circuit
US4602209A (en) Switch-off circuits for transistors and gate turn-off thyristors
US4105957A (en) Full wave bridge power inverter
JP3282378B2 (en) Power element drive protection circuit and MOSFET drive protection circuit
JP3057175B2 (en) Switching circuit
JPH02179262A (en) Gate drive circuit of voltage drive type semiconductor element
JP3057176B2 (en) Switching circuit
JPH07226130A (en) Low fault radio-frequency radiation type large electric current solid state relay
JP3657676B2 (en) Switching switching means and bidirectional switching switching means
JPH10173503A (en) On/off detecting circuit for bidirectionally controllable switching means, on/off detecting circuit, on/off detecting circuit for bidirectionally controllable switching means, and on/off detecting circuit for bidirectionally controllable switching means
JP2805349B2 (en) Switching circuit
JP3508965B2 (en) Switch element drive circuit
JP3155272B2 (en) Switching circuit
JPS62100164A (en) Composite semiconductor device
JPS58110072A (en) Semiconductor device
US6333664B1 (en) Low operating power, high voltage ringing switch circuit
JPH08116681A (en) Voltage type inverter
WO2023162032A1 (en) Gate drive circuit and power conversion device using same