JPH077399A

JPH077399A - スイッチング回路

Info

Publication number: JPH077399A
Application number: JP6161677A
Authority: JP
Inventors: Toshiyasu Suzuki; 利康鈴木
Original assignee: Individual
Current assignee: Individual
Priority date: 1994-06-10
Filing date: 1994-06-10
Publication date: 1995-01-10

Abstract

(57)【要約】（修正有）【目的】例えば、同一方向に直列接続したダイオード
群をＮＰＮ型のトランジスタのエミッタ・ベース間に逆
並列接続し、直流電源１の両電源端子間にトランジス
タ、ダイオード群５およびスイッチ６を直列接続し、そ
のコレクタ・ベース間に抵抗２を接続したスイッチング
回路において、スイッチ６のターン・オン時に流れる電
源短絡電流をできるだけ小さくするために、スイッチ６
がオンのときダイオード群５とスイッチ６の直列回路の
総オン電圧による損失を増やさずにトランジスタ３に対
して大きな逆バイアス作用を維持する。【構成】スイッチング回路において、それを流れる電
流の上限を制限する電流制限手段４（例：定電流手段）
をダイオード群５の代わりに用いたことを特徴とする。
このことにより、電流制限手段４は大きな電源短絡電流
などに対してのみ大きな電圧降下を生じる。

Description

【発明の詳細な説明】

【０００１】

【技術分野】本発明は、３端子スイッチ、アーム
対の様に切り換えスイッチの様な機能を持つスイッチン
グ回路に関する。本発明を使うと、例えば、ある直流電
圧源とある負荷を含む閉回路を形成したり、その負荷だ
けを含む閉回路を形成したり、することができる。従っ
て、本発明は、スイッチング手段の駆動回路、電力変換
回路、論理回路、あるいは、容量性負荷の駆動回路（例
えば、ガス放電表示パネル又はエレクトロ・ルミネッサ
ンス表示パネル等の表示回路、圧電素子の駆動回路な
ど。）等に役に立つ。

【０００２】

【背景技術】従来技術として、ある程度の電源短
絡回避機能と３端子スイッチ機能を持つスイッチング回
路を図２〜図４に示す。複数のダイオード７の直列回路
は定電圧手段を構成している。スイッチ６は半導体スイ
ッチを含め、どんな種類のスイッチでも構わない。尚、
図３の回路でゲート・ターン・オフ形のサイリスタ８の
代わりに、ＰＮＰ、ＮＰＮ両トランジスタで構成したサ
イリスタの等価回路、あるいは同様な等価回路を使うこ
とができる。また、本発明者は図４の回路ではＭＯＳ・
ＦＥＴを使う例を示したが、その代わりにノーマリィ・
オフで、電圧駆動形のスイッチ・デバイスなら何でも使
うことができる。例えば、普通のＦＥＴ、ＩＧＢＴ（Ｉ
ｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎ
ｓｉｓｔｏｒ）、ＳＩＴ（静電誘導トランジスタ）、Ｓ
Ｉサイリスタ、Ｂｉ−ＭＯＳ複合デバイス、である。

【０００３】どのスイッチング回路においても、スイッ
チ６がターン・オンする際に流れる電源短絡電流が、各
半導体スイッチ・デバイス（トランジスタ３又は１２、
あるいはサイリスタ９）を逆バイアスする。その結果、
その短絡電流が大きければ大きい程、その逆バイアス作
用も強くなり、各スイッチ・デバイスのターン・オフが
早まる。従って、その短絡は一瞬で終わり、普通の電源
短絡の様なダメージは軽減される。そんな訳で、各スイ
ッチング回路は自己短絡回避機能をある程度持つ。ただ
し、その逆バイアス作用を強くするには、複数のダイオ
ード７の直列回路による電圧降下、すなわち、定電圧手
段による電圧降下をある程度大きくする必要がある。

【０００４】しかしながら、そうすると、複数のダイオ
ード７とスイッチ６の直列回路の総オン電圧も大きくな
って、損失が増えてしまう、という問題点がこれらのス
イッチング回路にある。

【０００５】そこで、本発明は、その様な損失を増やさ
ずにその逆バイアス作用を維持することができるスイッ
チング回路を提供することを目的としている。

【０００６】

【発明の開示】即ち、本発明は、ノーマリィ・
オフ形で、自己ターン・オフ機能を持つスイッチ・デバ
イスがあって、その制御端子、主端子を制御端子ｃｔ、
主端子ｍｔａ、ｍｔｂとし、その駆動信号入力用に前記
制御端子ｃｔと前記主端子ｍｔａが対をなすとしたとき
に、それ自身に流れる電流の最大値を制限する電流制限
手段が前記主端子ｍｔａの側に来るように前記スイッチ
・デバイスと前記電流制限手段を直列接続し、直流電圧
源の両電源端子間に前記スイッチ・デバイス、前記電流
制限手段、及び、スイッチング手段を直列接続し、前記
主端子ｍｔａ・制御端子ｃｔ間に前記電流制限手段を接
続し、前記スイッチング手段がオンのとき、前記スイッ
チ・デバイスにオン信号を出力しないオン信号出力手段
を設けたスイッチング回路である。

【０００７】このことによって、前記電流制限手段が電
源短絡電流の様な大きな電流に対して大きな電圧を発生
するので、前記スイッチング手段のターン・オン時に充
分な逆バイアス電圧が前記スイッチ・デバイスに供給さ
れる。一方、通常の負荷電流に対して前記電流制限手段
は小さな電圧しか発生しないから、前記スイッチング手
段と前記電流制限手段による損失は小さくて済む。この
様に、本発明は、その様な損失を増やさずにその逆バイ
アス作用を維持することができる、という効果を持つ。

【０００８】

【発明を実施するための最良の形態】本発明をより詳細
に説明するために、以下添付図面に従ってこれを説明す
る。図１の実施例において、直流電源１が前述の直流電
圧源に、トランジスタ３が前述のスイッチ・デバイス
に、電流制限手段４が前述の電流制限手段に、スイッチ
６が前述のスイッチング手段に、抵抗２が前述のオン信
号出力手段に、それぞれ相当する。スイッチ６は半導体
スイッチを含め、どんな種類のスイッチでも構わない。
電流制限手段としては例えば、後述する図８〜図１３の
電流制限手段がある。

【０００９】図１のスイッチング回路の作用について簡
単に述べる。スイッチ６がターン・オンし、大きな電源
短絡電流がトランジスタ３とスイッチ６を流れると、電
流制限手段４に大きな電圧降下が生じるので、大きなベ
ース逆バイアス電圧がそのエミッタ接合に印加される。
もちろん、その逆バイアス電圧がそのベース・エミッタ
間逆耐電圧を越えない様に注意する。一方、スイッチ６
のオン期間中、端子ｔ２・ｔ３間に負荷電流が流れて
も、その電流は前述の電源短絡電流に比べて小さいか
ら、電流制限手段４に小さな電圧降下しか生じず、電流
制限手段４によるエネルギー損失は小さくて済む。この
様にして、大きな逆バイアス電圧を維持したまま、その
様なエネルギー損失を小さくすることができる。尚、点
線で接続を示した２つのツェナー・ダイオードが請求項
５記載中の電圧制限手段に相当し、これらはトランジス
タ２のエミッタ接合を逆過電圧から保護するためにあっ
た方がよい。

【００１０】図５のスイッチング回路はゲート・ターン
・オフ形のサイリスタ９を用いた実施例である。サイリ
スタ９の代わりにＰＮＰ、ＮＰＮ形トランジスタで構成
したサイリスタの等価回路あるいは同様な等価回路を利
用することができる。

【００１１】図６のスイッチング回路はＭＯＳ・ＦＥＴ
を用いた実施例である。トランジスタ１２の代わりにバ
イポーラ・トランジスタでも、ゲート・ターン・オフ・
サイリスタでも、あるいは、ノーマリィ・オフで、自己
ターン・オフ機能を持つスイッチ・デバイスなら何でも
使うことができる。

【００１２】図７のスイッチング回路はほとんど、図１
の回路においてスイッチ６の接続位置をトランジスタ３
のベース側からコレクタ側に変えたスイッチング回路で
ある。複数のダイオード１４がトランジスタ３のエミッ
タ接合を逆過電圧から保護する。

【００１３】図８〜図１３に電流制限手段の例を示す。
図８の手段はノーマリィ・オン形ＦＥＴを使った定電流
手段で、図９の手段はノーマリィ・オン形ＭＯＳ・ＦＥ
Ｔと抵抗を使った定電流手段で、どちらもよく知られて
いる。

【００１４】図１０の手段では、抵抗１６の電流が大き
くなると、抵抗１７がトランジスタ１５のベースを逆バ
イアスの方へ引っ張る。図１１の手段では、その引っ張
りを強くするためにトランジスタ１８が使われている。

【００１５】図１２の手段では、図１１の手段において
トランジスタ１５の代わりにトランジスタ１５、１９が
形成するサイリスタの等価回路が使われている。

【００１６】図１３の手段では、トランジスタ１５側だ
けでなくトランジスタ１９側にも電流制限用のトランジ
スタ２０等が接続されている。

【００１７】図１４のスイッチング回路はほとんど、図
５の回路においてサイリスタ９の代わりにその等価回路
を用い、スイッチ６の接続位置をそのゲート側からその
アノード側に変えたスイッチング回路である。

【００１８】図１５のスイッチング回路は大体、図６の
回路においてスイッチ６の接続位置をトランジスタ１２
のゲート側からドレイン側に変えたスイッチング回路で
ある。２１は負荷である。

【００１９】

【先行技術】特開昭４７−３１５６８号、
実開昭４７−１４０５２号、特開昭６１−１４２
８１９号。

【００２０】実開昭５３−５９３５８号、
特開昭５３−１２３０６０〜２号、特開昭６０−２０８
１１９号。

【００２１】特開昭５５−３２５９号、
特開昭５５−１３６７２７号、特開昭５８−１２４３２
４号、特開昭５８−２１９２０号、特開昭５
８−３６０２０号。

【００２２】

【関連特許】（特願昭６３−４３３３４号）、
特願平１−１９９３２６号。

【図面の簡単な説明】

【図１】本発明の１実施例を示す回路図である。

【図２】従来のスイッチング回路を示す回路図である。

【図３】従来のスイッチング回路を示す回路図である。

【図４】従来のスイッチング回路を示す回路図である。

【図５】本発明の１実施例を示す回路図である。

【図６】本発明の１実施例を示す回路図である。

【図７】本発明の１実施例を示す回路図である。

【図８】本発明に用いる電流制限手段の１例を示す回路
図である。

【図９】本発明に用いる電流制限手段の１例を示す回路
図である。

【図１０】本発明に用いる電流制限手段の１例を示す回
路図である。

【図１１】本発明に用いる電流制限手段の１例を示す回
路図である。

【図１２】本発明に用いる電流制限手段の１例を示す回
路図である。

【図１３】本発明に用いる電流制限手段の１例を示す回
路図である。

【図１４】本発明の１実施例を示す回路図である。

【図１５】本発明の１実施例を示す回路図である。

【符号の説明】

４電流制限手段２１負荷ｔ１〜ｔ３端子

Claims

【特許請求の範囲】

【請求項１】ノーマリィ・オフ形で、自己ターン・オ
フ機能を持つスイッチ・デバイスがあって、その制御端
子、主端子を制御端子ｃｔ、主端子ｍｔａ、ｍｔｂと
し、その駆動信号入力用に前記制御端子ｃｔと前記主端
子ｍｔａが対をなすとしたときに、それ自身に流れる電流の最大値を制限する電流制限手段
が前記主端子ｍｔａの側に来るように前記スイッチ・デ
バイスと前記電流制限手段を直列接続し、直流電圧源の両電源端子間に前記スイッチ・デバイス、
前記電流制限手段、及び、スイッチング手段を直列接続
し、前記主端子ｍｔａ・制御端子ｃｔ間に前記電流制限手段
を接続し、前記スイッチング手段がオンのとき、前記スイッチ・デ
バイスにオン信号を出力しないオン信号出力手段を設け
たことを特徴とするスイッチング回路。
【請求項２】前記スイッチング手段を前記制御端子ｃ
ｔ側に接続したことを特徴とする請求項１記載のスイッ
チング回路。
【請求項３】前記スイッチング手段を前記主端子ｍｔ
ｂ側に接続したことを特徴とする請求項１記載のスイッ
チング回路。
【請求項４】前記電流制限手段として定電流手段を用
いたことを特徴とする請求項１、２又は３記載のスイッ
チング回路。
【請求項５】前記制御端子ｃｔ・主端子ｍｔａ間に印
加される逆バイアス電圧をその逆耐電圧以下に抑える電
圧制限手段を設けたことを特徴とする請求項１、２，３
又は４記載のスイッチング回路。
【請求項６】前記電圧制限手段として定電圧手段を用
いたことを特徴とする請求項５記載のスイッチング回
路。
【請求項７】前記電圧制限手段としてサージ電圧吸収
手段を用いたことを特徴とする請求項５記載のスイッチ
ング回路。