JPH077424B2 - 自動配線方法 - Google Patents

自動配線方法

Info

Publication number
JPH077424B2
JPH077424B2 JP61050621A JP5062186A JPH077424B2 JP H077424 B2 JPH077424 B2 JP H077424B2 JP 61050621 A JP61050621 A JP 61050621A JP 5062186 A JP5062186 A JP 5062186A JP H077424 B2 JPH077424 B2 JP H077424B2
Authority
JP
Japan
Prior art keywords
wiring
route
signal lines
rough
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61050621A
Other languages
English (en)
Other versions
JPS62209890A (ja
Inventor
康晴 鈴木
保富 上田
雅義 森野
隆一 椿原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP61050621A priority Critical patent/JPH077424B2/ja
Publication of JPS62209890A publication Critical patent/JPS62209890A/ja
Publication of JPH077424B2 publication Critical patent/JPH077424B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は電子回路印刷配線板の配線方法に係り、特に、
電子回路の平衡伝送路を形成する2本の信号線を同時
に、しかも平行パターンとなるように経路探索を行う自
動配線方法に関するものである。
(従来の技術) 従来、電子計算機による電子回路印刷配線板の自動配線
方法としては線分探索法及び迷路法が広く使われてい
る。
第4図は従来の自動配線の対象となる電子回路図、第5
図は線分探索法の概念図、第6図は迷路法の概念図であ
る。
まず、線分探索(ラインサーチ)法について説明する。
第4図に示されるように、ある1本の信号線12につい
て、信号線12の結線すべき始点13と終点14が与えられた
場合、例えば、第5図に示されるSは第4図の始点13
に、Eは終点14に相当するものとし、それぞれの点S及
び点Eより障害物(或いは既配線領域)30と接するまで
水平方向の仮想線分20〜26及び垂直方向の仮想線分27,2
8を交互に発生させ、それらの仮想線分が交差した場
合、例えば、線分20と線分28とが交差した場合、結線が
成功したものとして、交点29から点S及び点Eへの仮想
線分を配線パターン(配線経路)とするものである。な
お、10は出力ゲート、11は入力ゲートである。
次に、迷路法について説明する。
第6図においても点Sは第4図の始点13に相当し、点E
は終点14に相当するものとする。経路法とは、予め定め
た格子31を設け、点Sが属する格子36より隣接する各格
子32,33,34,35に同一の番号を付番し、この付番を点E
まで順次繰り返すことによって、経路を探索するもので
あり、ある番号がE点まで到達した場合、例えば、格子
38とは結線が成功したものとして、この番号の逆順を配
線パターン(配線経路)とするものである。つまり、点
SからX,Y方向に波を立てて順次広げていき、波が点E
に到達すると、今度は点Eから格子内に記入された距離
を示す数値を調べながら、点Sまで逆にたどれば、それ
が一つの配線経路となる。
(発明が解決しようとする問題点) しかし、以上述べたいずれの方法であっても、信号線は
1本づつ取り扱かわれ、しかも2点間のみの経路探索で
あるため、電子回路の平衡伝送路を形成したい2本の信
号線のパターンを同時に平行に配線することはできな
い。
本発明は、上記問題点を除去し、電子計算機を用いて、
平衡伝送路を形成する2本の信号線のプリントパターン
を同時に、しかも平行なパターンを形成し得る自動配線
方法を提供することを目的とする。
(問題点を解決するための手段) 本発明は、上記問題点を解決するために、電子回路印刷
配線板の自動配線方法において、任意の信号線の2つの
プリントパターンを同一の格子に収容できる最小格子を
予め設けておき、電子回路の平衡伝送路を形成する2本
の信号線をペア線として取り扱い、これらの各ペア線に
ついて、格子レベルでの概略経路を探索して概略配線を
行い、この概略経路内で当該ペア線の各信号線が交差し
ないようにこの概略経路の屈曲セルヘスルーホールを割
り付け詳細配線を行うようにしたものである。
(作用) 本発明によれば、電子回路印刷配線板の自動配線方法に
おいて、任意の信号線の2つのプリントパターンを同一
の格子に収容できるような最小の格子を予め設け、平衡
伝送路を形成する2本の信号線(以下、ペア線という)
を全信号線の中から全て抽出しておき、各ペア線毎に配
線すべき経路を格子レベルで概略決定した後、その概略
経路の範囲内で、当該ペア線の各信号線相互が交差しな
いように、概略経路が折れ曲がる格子ヘスルーホールを
割り付ける。従って、ペア線内の2本の信号線の経路が
自動的に平行パターンとなるため、人手を介入すること
なく極めて効率良く電子回路印刷配線板のプリントパタ
ーンを作成することができる。
(実施例) 以下、本発明の実施例について図面を参照しながら詳細
に説明する。
第1図は本発明に係る電子回路の自動配線方法の説明図
であり、第1図(a)はその概略配線の説明図、第1図
(b)はその経路形状タイプの説明図、第1図(c)は
その詳細配線の説明図、第2図はその自動配線の対象と
なる電子回路図である。
ここで、第2図に示されるように、一方の信号線40の出
力端子42は入力端子44と接続され、他方の信号線41の出
力端子43は入力端子45と接続され、ペア線40,41の配線
パターンの経路は平行にするものとする。
〔1〕概略配線 まず、第1図(a)に基づいて概略配線について説明す
る。
第2図に示されるペア線40,41の出力端子42,43が属す
る格子50をS、入力端子44,45が属する格子51をEと
し、第1図(b)に示される経路形状タイプT01,T02の
基本形状とこれらの経路形状タイプT01,T02を組み合わ
せた形状の中からSとEの位置関係より探索する経路形
状タイプを選定する。例えば、第1図(b)に示される
経路形状タイプT03を選定する。
ステップで決められた経路形状タイプに基づいて経
路候補1,2…,mを決定する。
K=0とおき、 K=K+1,K≦mの場合は次のステップへ進み、K>
mの場合は、末結線として、次のペア線を抽出し、ステ
ップへ戻る。
K番目の経路52について、折れ曲がりを必要とする全
ての格子T1,…Tn(以下、屈曲セルという)でスルーホ
ールが2個以上取れるか否かを調べる。その結果、全て
の屈曲セルT1,…Tnでスルーホールが2個以上取れない
場合はステップへ戻る。
K番目の経路52の各格子50,53,…,T1,…Tn,…54,51に
ついて、順次障害物の有無をチェックする。その結果、
経路の途中に障害物がある場合はステップへ戻る。経
路の途中に障害物がない場合はこの経路を配線すべきペ
ア線40,41の概略経路とする。
〔2〕詳細配線 次に、第1図(c)に基づいて詳細配線について説明す
る。
上記概略配線におけるステップで得られたK番目の
経路52上の屈曲セルをT1,T2,…,Tnとし、S−T1区間、T
1−T2区間、…,Tn−E区間に分割する。
J=1とおき、 S−T1区間において、屈曲セルT1でペア線40,41の配
線パターンが交差しないように、スルーホール設置可能
点の中から2個を選択し、スルーホールを割り付ける。
j=j+1,j≧n+1になったら、ステップへ行
く。
Tj-1−Tj区間において、屈曲セルTjでペア線40,41の
配線パターンが交差しないようにスルーホールを割り付
ける。再度、ステップへ戻る。
Tn−E区間において、屈曲セルTnで決められたスルー
ホールとEとで配線し、配線パターンが交差するか否か
を調べる。その結果、交差しない場合はステップへ行
く。
j=j−1,j=0の時、概略配線部のステップへ戻
る。
バックトラックを行い、Tj-1−Tjにおいて屈曲セルTj
にスルーホールの再割り付けを行う。その結果、取れる
場合はステップへ戻る。
取れない場合にはステップへ戻る。
この経路をペア線40,41の配線パターン(配線経路)
とする。
第3図は上記した自動配線方法を用いて自動配線を行っ
たプリントパターンの一実施例を示す図である。
図中、60は配線すべき始点A,Bとなるペア線の出力端
子、61は配線すべき終点A′,B′となるペア線の入力端
子、62はスルーホール禁止点、63は障害物、64は第1の
配線パターン(表パターン)、65は第1の屈曲セル、66
は第1のスルーホール、67は第2の配線パターン(裏パ
ターン)、68は第2の屈曲セル、69は第2のスルーホー
ル、70は第3の配線パターン(表パターン)である。
上記した自動配線方法にしたがって、図に示されるよう
に、配線すべきペア線の一方は始点Aから始まり第1の
配線パターン(表パターン)64−屈曲セル65における第
1のスルーホール66−第2の配線パターン(裏パター
ン)67−第2の屈曲セル68における第2のスルーホール
69−第3の配線パターン(表パターン)70−終点A′に
至る配線経路が得られる。
一方、配線すべきペア線の他方も同様に点Bから始ま
り、第1の配線パターン(表パターン)64−屈曲セル65
における第1のスルーホール66−第2の配線パターン
(裏パターン)67−第2の屈曲セル68における第2のス
ルーホール69−第3の配線パターン(表パターン)70−
終点B′に至る配線経路が得られる。
このように構成することにより、印刷配線板に数多くの
スルーホール禁止点62や障害物(既配線部)63が存在す
る場合でも、それらを考慮して、それらを巧みに避けな
がら効率的な自動配線を行うことができ、しかもペア線
は屈曲箇所で交差することなく平行な配線を行うことが
できる。
なお、本発明は上記実施例に限定されるものではなく、
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。
(発明の効果) 以上、詳細に説明したように、本発明によれば、電子回
路印刷配線板のプリントパターンの自動配線方法におい
て、(a)任意の信号線の2つのプリントパターンを同
一の格子に収容できる最小格子を設定し、(b)次に、
電子回路の平衡伝送路を形成する2本の信号線をペア線
として取り扱い、その各ペア線について格子レベルでの
概略経路を探索して概略配線を行い、(c)次に、該概
略経路内で当該ペア線の各信号線が交差しないように該
概略経路の屈曲セルヘスルーホールを割り付け詳細配線
を行うようにしたので (1)印刷配線板に数多くのスルーホール禁止点や障害
物(既配線部)が存在する場合でも、それらを巧みに避
けながら効率的な自動配線を行うことができ、印刷配線
板の歩留りを向上させ、印刷配線板の有効利用を図るこ
とができる。
(2)ペア線内の2本の信号線の経路が自動的に平行パ
ターンとなるため、人手を介入することなく極めて効率
良く電子回路印刷配線板のプリントパターンの形成を行
うことができる。
(3)しかも、プリントパターンを収容する格子のサイ
ズを変えることにより、2本を越える信号線の同経路探
索にも容易に適用可能である。
【図面の簡単な説明】
第1図は本発明の電子回路の自動配線方法の説明図、第
2図は本発明の自動配線の対象となる電子回路図、第3
図は本発明の自動配線を適用したプリントパターンの一
実施例を示す平面図、第4図は従来の自動配線の対象と
なる電子回路図、第5図は従来の線分探索法の概念図、
第6図は従来の経路法の概念図である。 40,41……ペア線、42,43,60……出力端子、44,45,61…
…入力端子、50〜54……格子、T01,T02,T03……経路形
状タイプ、62……スルーホール禁止点、63……障害物、
64……第1の配線パターン(表パターン)、65……第1
の屈曲セル、66……第1のスルーホール、67……第2の
配線パターン(裏パターン)、68……第2の屈曲セル、
69……第2のスルーホール、70……第3の配線パターン
(表パターン)。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】電子回路印刷配線板のプリントパターンの
    自動配線方法において、 (a)任意の信号線の2つのプリントパターンを同一の
    格子に収容できる最小格子を設定し、 (b)次に、電子回路の平衡伝送路を形成する2本の信
    号線をペア線として取り扱い、その各ペア線について格
    子レベルでの概略経路を探索して概略配線を行い、 (c)次に、該概略経路内で当該ペア線の各信号線が交
    差しないように該概略経路の屈曲セルヘスルーホール割
    り付け詳細配線を行うことを特徴とする自動配線方法。
  2. 【請求項2】前記概略経路を探索する際に、予め定めた
    経路形状タイプを使用することを特徴とする特許請求の
    範囲第1項記載の自動配線方法。
JP61050621A 1986-03-10 1986-03-10 自動配線方法 Expired - Fee Related JPH077424B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61050621A JPH077424B2 (ja) 1986-03-10 1986-03-10 自動配線方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61050621A JPH077424B2 (ja) 1986-03-10 1986-03-10 自動配線方法

Publications (2)

Publication Number Publication Date
JPS62209890A JPS62209890A (ja) 1987-09-16
JPH077424B2 true JPH077424B2 (ja) 1995-01-30

Family

ID=12864049

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61050621A Expired - Fee Related JPH077424B2 (ja) 1986-03-10 1986-03-10 自動配線方法

Country Status (1)

Country Link
JP (1) JPH077424B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05233743A (ja) * 1992-02-18 1993-09-10 Hitoshi Nishimura 配線図自動作成装置

Also Published As

Publication number Publication date
JPS62209890A (ja) 1987-09-16

Similar Documents

Publication Publication Date Title
Rivest The" PI"(placement and interconnect) system
JPH0550780B2 (ja)
Suaris et al. A quadrisection-based combined place and route scheme for standard cells
US5550714A (en) Schematic generator and schematic generating method
US5341310A (en) Wiring layout design method and system for integrated circuits
US3621208A (en) Signal point interconnection routing
US3644937A (en) Channel-stacking input/output interconnections
JPH077424B2 (ja) 自動配線方法
JP2566788B2 (ja) プリント板の配線方式
Chen et al. Automatic placement of PCB functional modules based on regional division
Slemaker et al. A programmable printed-wiring router
Song et al. An algorithm for one and half layer channel routing
JP3006156B2 (ja) 自動配線方式
Cha et al. SEGRA: a very fast general area router for multichip modules
JP2914025B2 (ja) Lsiの自動配置配線処理方法
JPS63272094A (ja) プリント基板の自動配線方法
JP2965259B2 (ja) 半導体集積回路の配置方法
JP2721712B2 (ja) 自動配線方法
Lorenzetti et al. An implementation of a saturated zone multi-layer printed circuit board router
JP2620005B2 (ja) 配置配線決定方法
JP2967796B2 (ja) 半導体集積回路のレイアウト設計方法
JP3006140B2 (ja) 自動配線方式
Farlow Machine aids to the design of ceramic substrates containing integrated circuit chips
JPS6172364A (ja) 配線自動設計方式
JPS635794B2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees