JPH0774282A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0774282A
JPH0774282A JP5165961A JP16596193A JPH0774282A JP H0774282 A JPH0774282 A JP H0774282A JP 5165961 A JP5165961 A JP 5165961A JP 16596193 A JP16596193 A JP 16596193A JP H0774282 A JPH0774282 A JP H0774282A
Authority
JP
Japan
Prior art keywords
wiring board
package
adhesive
chip
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5165961A
Other languages
English (en)
Other versions
JP2974552B2 (ja
Inventor
Osatake Yamagata
修武 山方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP5165961A priority Critical patent/JP2974552B2/ja
Publication of JPH0774282A publication Critical patent/JPH0774282A/ja
Priority to US08/455,037 priority patent/US5552637A/en
Application granted granted Critical
Publication of JP2974552B2 publication Critical patent/JP2974552B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof
    • H10W70/698—Semiconductor materials that are electrically insulating, e.g. undoped silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/654—Top-view layouts
    • H10W70/655—Fan-out layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07337—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 高熱伝導性と低弾性を同時に満足するように
配線基板とパッケ−ジとを接着する構造を有する複合型
半導体装置を提供する。 【構成】 放熱板９を取付けたアルミナなどのセラミッ
クパッケ−ジ３内底面上に配線基板６が接着剤で固着さ
れている。この配線基板上にはＣＰＵやメモリなどのチ
ップ５が複数搭載されている。チップ５は、熱伝導性の
接着剤４で配線基板６に固着している。配線基板６をパ
ッケ−ジ３に固着する接着剤は、大部分は低弾性接着剤
２を用い、配線基板６のチップ５が搭載されている部分
の下には、熱伝導性接着剤１を用いる。チップの発熱に
より発生する配線基板とパッケ−ジの違いから生ずる界
面の応力は、高熱伝導性接着剤の使用を極力限定してい
るので、前記低弾性接着剤２が効率的に緩和させ減少さ
せる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、複合型半導体装置に係
り、とくに、高熱伝導性及び低熱応力性が要求される大
型高密度半導体基板とこれを保護する半導体パッケージ
との接続に関するものである。
【０００２】
【従来の技術】ＩＣ、ＬＳＩなどの半導体装置は、半導
体素子が形成された半導体基板（以下チップという）を
塵埃、薬品、ガス、湿気などの悪影響を及ぼす汚染源や
機械的な破壊から保護するためにパッケージングを行
う。これに用いるパッケージは、気密封止性の高いこ
と、組立工程における高温加熱状態に耐えうること、機
械的強度が高いこと、化学的に安定なこと、絶縁性や高
周波特性等の電気的特性が良いこと等の特性を備えてい
ることが必要であり、その材料としては、合成樹脂、セ
ラミック、ガラス、メタルなどがある。セラミックパッ
ケージを利用する場合通常は、チップなどをパッケージ
の底面に合成樹脂の接着剤で固定し、その開口部をセラ
ミックなどのキャップで密封する。一方、情報処理装置
の大規模化、高速化が進み、これに用いられる半導体装
置もそれに対応した製品が要求されるようになってい
る。その要求に答えるものとして複合型半導体装置であ
るマルチチップモジュール（ＭＣＭ；Multichip Modul
e）がある。これは、多層配線などの回路配線が形成さ
れている５０ｍｍ角規模の大型シリコン半導体基板（以
下、配線基板という）と、この上に固着したＣＰＵ（Ce
ntral Processing Unit ）やメモリなどのチップとから
構成されている。チップ間の配線が非常に短くなるので
高速性能の高い高密度実装の半導体装置が得られる。
【０００３】次に、図１１及至図１４を参照して従来の
ＭＣＭタイプの半導体装置の実装について説明する。図
１３及び図１４は、この半導体装置の完成後の断面図及
び平面図、図１１及び図１２は、半導体装置の各部分の
平面図及び断面図である。パッケージ３は角型であり、
その内周縁には段部３１が形成されている。またパッケ
ージは、内部に接続配線が形成されており、その配線
は、この段部３１で露出している。この半導体装置をプ
リント配線基板などの回路基板に取付けるための電極ピ
ン３２がパッケージ３の周辺部に植設されている。この
電極ピン３２は、前記パッケージ内部の接続配線に接続
されている。パッケージ３の底面には放熱板９が接着剤
８で固着されている。このパッケージ３の内底面に前記
配線基板６が接着剤２によって固着されている。さら
に、この配線基板６の表面には、ＳＲＡＭなどのメモリ
素子やＣＰＵなどのチップ５が接着剤４で接続されてい
る。チップ５間を接続するために、チップ５と配線基板
６間、配線基板６とパッケージ段部３１の接続配線間を
接続するようにアルミニウムや金などから構成されたボ
ンディングワイヤ７が形成されている。これら接続を通
じてチップ５は、電極ピンから外部の回路基板に電気的
に接続される。
【０００４】パッケージ３の開口部は、コバール（Ｋｏ
ｖａｒ：ウエスチングハウス社の商標名）などの鉄系合
金のキャップ１０により密封される。配線基板６のチッ
プ５を装着する領域は、配線基板６に形成された配線を
保護するために、金などの被膜が形成されている。図１
２乃至図１４を参照してこの複合型半導体装置の製造方
法を説明する。まず、配線基板６の裏面全体にシリコ−
ンゴム系の低弾性接着剤２を塗布する。この接着剤２を
パッケージ３の内底面上に接触させ、加熱圧着して硬化
し、配線基板６を内底面に固定する。次ぎに、チップ５
の裏面全体にシリコーンゴム系もしくはエポキシ系の熱
伝導性の接着剤４を塗布し、これを配線基板６のチップ
装着領域上に載置する。そして、接着剤６を加熱圧着し
て硬化し、チップ５を配線基板６に固定する。このよう
に、複合型半導体装置（ＭＣＭ）に用いられるシリコン
半導体配線基板は、複数のチップを搭載するために大型
（約５０ｍｍ角）である。そのため、接着剤の硬化後、
配線基板６とパッケ−ジ３の熱膨張係数のミスフィット
により配線基板６に反り及び残留応力が発生する。この
ため、反り残留応力を緩和するために低弾性接着剤を用
いている。
【０００５】
【発明が解決しようとする課題】以上のように、複合型
半導体装置に用いる配線基板は、大型であり、又、これ
に接触するチップ、特にＣＰＵは、高熱を発生するもの
が多い。したがって、配線基板をパッケージに固着する
ために、チップの装着時に生ずる配線基板の熱膨張及び
パッケージの熱膨張の差から生ずる残留応力及び反りを
緩和する低弾性の接着剤を用い、チップを配線基板に固
着するためにチップの発熱を効率よく放散する高熱伝導
性の接着剤を用いる。ところが、接着剤は、通常エポキ
シ樹脂やシリコーンゴムのような低弾性の合成樹脂が用
いられる。そして、この接着剤に熱伝導性を与えるため
には金属粉末を含有させる必要があるが、この金属粉末
を入れると接着剤の低弾性が劣化する。したがって、高
熱伝導性と低弾性を同時に満足する接着剤は得られない
ことになる。その結果、従来、配線基板をパッケージに
固着する場合において、その接着に必要な高熱伝導性と
低弾性を同時に満足する接着剤を利用することが出来な
かった。本発明は、この様な事情により成されたもので
あり、複合型半導体装置において、高熱伝導性と低弾性
を同時に満足するように配線基板とパッケージとを接着
する構造を有する複合型半導体装置を提供することを目
的としている。
【０００６】
【課題を解決するための手段】本発明は、複合型半導体
装置のパッケージに、複数の半導体チップを装着した半
導体基板を接着する際に、大部分の領域には低弾性の接
着剤を用い、その他の発熱性の高い領域には高熱伝導性
の接着剤を用いるか、もしくは発熱性の高い領域にのみ
接着剤を形成して応力の発生を少なくすることにより、
高熱伝導性を満足するとともに応力を少なくして半導体
基板とパッケージとを接着することを特徴としている。
即ち、本発明の半導体装置は、パッケージと、回路配線
が形成されている半導体基板から構成され、かつ、前記
パッケ−ジの内底面上に配置されている配線基板と、前
記配線基板と前記パッケージの内底面間に設けられ、前
記配線基板を前記パッケ−ジに固着する接着剤と、回路
配線が形成されている半導体基板から構成されている配
線基板と、前記配線基板上に装着され、この配線基板の
回路配線と電気的に接続している複数の半導体素子と、
前記パッケージの開口部を密封するキャップとを備え、
前記配線基板の少なくとも１つの前記半導体素子が装着
されている領域の裏面には前記接着剤として高熱伝導性
接着剤が形成されており、前記配線基板の他の領域の裏
面には、前記接着剤として低弾性接着剤が形成されてい
ることを第１の特徴としている。
【０００７】前記接着剤は、前記配線基板裏面の全面に
形成させても良い。前記配線基板の前記半導体素子が装
着されているすべての領域の裏面には前記高熱伝導性接
着剤を用いても良い。前記配線基板の、前記半導体素子
の内発熱性の高い半導体素子が装着されている領域の裏
面には、前記高熱伝導性接着剤が形成されており、前記
半導体素子の内発熱性の低い半導体素子が装着されてい
る領域の裏面には、前記低弾性接着剤が形成されるよう
にしても良い。また、パッケージと、回路配線が形成さ
れている半導体基板から構成され、かつ、前記パッケ−
ジの内底面上に配置されている配線基板と、前記配線基
板と前記パッケージの内底面間に設けられ、前記配線基
板を前記パッケ−ジに固着する接着剤と、回路配線が形
成されている半導体基板から構成された回路基板と、前
記配線基板上に装着され、この配線基板の配線と電気的
に接続している複数の半導体素子と、前記パッケージの
開口部を密封するキャップとを備え、前記接着剤は、前
記配線基板の前記半導体素子が装着されている領域の裏
面にのみ形成されていることを第２の特徴としている。
前記接着剤は、高熱伝導性接着剤でも良い。
【０００８】
【作用】発熱性の高い領域のみに高熱伝導性接着剤を用
いるので、高熱伝導性と低弾性を同時に満足する半導体
基板とパッケージとの接続構造が得られる。また、接着
剤の使用面積を少なくすることにより応力の発生を減少
させることができる。
【０００９】
【実施例】以下、図面を参照して本発明の実施例を説明
する。まず、図１乃至図５を参照して第１の実施例を説
明する。図１は、複合型半導体装置の断面図、図２乃至
図５は、この半導体装置を形成するための製造工程平面
図及び断面図である。アルミナなどからなる角型セラミ
ックパッケージ３の内周縁には、段部３１が形成されて
おり、その内底面には、半導体チップ５が装着されたシ
リコン半導体などから構成されており、多層の配線が施
された配線基板６が形成されている。また、パッケージ
３内部には、接続配線（図示せず）が形成されており、
その接続配線は、この段部３１で部分的に露出してい
る。この半導体装置をプリント配線基板などの回路基板
に取付けるための電極ピン３２は、パッケージ３の周辺
部に植設されている。この電極ピン３２は、前記パッケ
ージ内部において前記接続配線に接続されている。パッ
ケージ３の底面には、アルミニウムや銅などからなる放
熱板９がエポキシ樹脂などの接着剤８で固着されてい
る。前述のように、このパッケージ３の内底面に前記配
線基板６が接着剤によって固着されている。さらに、こ
の配線基板６の表面には、ＳＲＡＭなどのメモリ素子や
ＣＰＵなどのチップ５が熱伝導性接着剤４で接続されて
いる。
【００１０】この接着剤４は、例えば、エポキシ樹脂系
もしくはシリコーンゴム系であり、熱伝導性を高めるた
めに銀などの金属粉末を混入させることができる。チッ
プ５間を接続し、これらと外部回路と接続するために、
チップ５と配線基板６間、配線基板６とパッケージ段部
３１の接続配線間を接続するように、アルミニウムや金
などからなるボンディングワイヤ７がワイヤボンディン
グ法などで形成されている。これらボンディングワイヤ
による接続を通じてチップ５は、電極ピン３２から外部
の回路基板に電気的に接続される。電極ピン３２は、例
えば、ニッケルを４２重量％含有する鉄系の合金からな
り、その表面に金などのメッキされている。パッケージ
３の開口部は、例えば、コバールなどの鉄系合金のキャ
ップ１０により密封される。キャップ１０は、例えば、
溶接によってパッケージ３に接着される。当然のことな
がら、この半導体装置が動作中にチップ５から熱が発生
する。熱は、接着剤４を介して配線基板６へ伝えられ、
さらに、配線基板６とパッケージ３とを接着する接着剤
を介してパッケージ３に伝えられ、このパッケージ３を
通して放熱板９から放熱するようになっている。
【００１１】次ぎに、図２乃至図５を参照してこの実施
例の半導体装置の製造方法について説明する。図４に示
すように、パッケ−ジ３は、その平面図に示す表面の両
側に電極ピン３２が複数列配列されている。この実施例
では３列であるが、通常この電極ピンは、１列でも良い
し、３列を越えても良い。また、その配列は、パッケ−
ジ３の２辺のみでなくその全周に形成しても良い。さら
に、パッケ−ジ３の底面には、図５に示すように、接着
剤によって放熱板が取付けられている。まず、シリコン
半導体基板からなり、多層配線が形成されている配線基
板６の裏面に高熱伝導性接着剤１を選択的に所定の領域
に塗布する（図２（ａ））。この接着剤は、例えば、シ
リコーンゴムに銀などの金属粉末を含有させたものであ
り、シリコーンゴム本来の弾性率より弾性率が大きく
（約１．３７×１０8 Ｐａ（パスカル）以上）、これに
反し、熱伝導性が大きい（１．０ｋＷ／ｍＫ（メートル
・ケルビン）程度）。この所定の領域は、図２（ｂ）に
示す配線基板６の表面に形成されたチップ搭載領域６１
の裏側に相当する。この接着剤１を塗布した後、まだ接
着剤の塗布していないチップ搭載領域の裏面以外の裏面
領域に、例えば、シリコーンゴム系などの弾性率が約
９．８×１０7 Ｐａ以下の低弾性接着剤２をマスクなど
を用いて選択的に塗布する（図３）。
【００１２】この接着剤を塗布した配線基板６をパッケ
ージ３の内底面に載置し、加熱圧着して硬化し、これを
固定する（図４）。この高熱伝導性接着剤１と低弾性接
着剤２とを塗布する順序は、前述の方法と逆にしても良
い。次に、配線基板６表面のチップ搭載領域６１に、エ
ポキシ樹脂やシリコーンゴムなどの接着剤４を選択的に
塗布したＣＰＵやメモリなどのチップ５を接着剤４が配
線基板６に接する様に載置し、加熱圧着して接着剤４を
硬化し、チップ５を固定する。チップ５は、この実施例
では４個形成されているが、これ以上のチップを搭載す
ることが可能である。１例をあげれば、５０ｍｍ角の配
線基板６に５ｍｍ角以下のチップを搭載する場合、ＣＰ
Ｕを１つに１０個のＳＲＡＭを取付ける事ができる。配
線基板６のチップ５を装着するチップ搭載領域６１は、
配線基板６に形成された配線を保護するために金などの
被膜が形成されている。その後、前述のように、配線基
板６と、電極ピン３２に電気的に接続され、パッケ−ジ
３に形成されている接続配線とを金やアルミニウムなど
のボンディングワイヤ７で接続する。さらに、チップ５
と配線基板６との間も同じ様にボンディングワイヤ７に
より接続する。その後は、コバールなどの鉄合金からな
る金属キャップ１０をパッケ−ジ３の開口部に溶接して
これを密封する（図１参照）。
【００１３】この実施例では、チップ５と配線基板６と
を電気的に接続する場合に、前述のようにボンディング
ワイヤ７を用いているが、これ以外にＴＡＢテープを用
いることもできる。図６は、ＴＡＢ（Tape Automated B
onding）テープの平面図である。通常、ＴＡＢテープに
は１つのチップ搭載部をその中心に形成し、そのアウタ
ーリード先端を配線基板の回路配線に接続している。Ｔ
ＡＢテープは、テープ状のフィルムに繰返し形成された
導体のリードとチップの電極に対応する部分とを重ね合
わせ、適当な手段により接合し、多数の配線を同時に接
続するボンディング方式に用いるもので、フィルム１１
の中央部にチップ搭載部１２を備え、両側には送り孔１
３が形成されている。不要な部分を取り除いてから、繰
返し形成されたリードの先端のインナーリード７１をチ
ップ搭載部１２に固定したチップ５の電極に接続し、こ
のインナーリード７１と連続している他端のアウターリ
ード７２を配線基板６の電極（図示せず）に接続する。
この様にして、パッケージ３に固着された配線基板６に
取付けられたチップ５は、配線基板３と電気的に接続さ
れる。本発明は、この様な構成のＴＡＢテープのみでな
く、複数のチップ搭載部を有するものにも適用すること
ができる。本発明は、ＴＡＢテープを利用することによ
って、より１層高集積化されたチップに対しても十分対
応することができる。
【００１４】この配線基板６は、前述のように５０ｍｍ
角程度であり、これはさらに大型化される傾向にある
が、配線基板は、大型化するに連れてチップの搭載数も
多くなりその発熱量も多くなる。この様な配線基板がセ
ラミックなどのパッケ−ジに固着されると、その発熱に
よって、配線基板とパッケ−ジとはその熱膨張係数の差
によって両者の間に応力が生じ、配線基板が反ってしま
う。そこで、このような応力を緩和するためにシリコー
ンゴムのような低弾性の接着剤を両者間に介在させる。
しかし、このような低弾性の接着剤は、熱伝導性が悪
く、応力緩和のみを注目すると熱放散特性が劣化する。
この実施例では、発熱の大きい配線基板６のチップ５が
取付けられている領域の裏面のみに高熱伝導性の接着剤
１を用いるので、応力緩和特性を格別低下させること無
く、最小限の高熱伝導性接着剤の使用で熱放散特性を向
上させることができる。この配線基板に用いる高熱伝導
性接着剤の塗布面積は、低弾性接着剤が１０に対して、
６．２５以下にすることができるので高熱伝導性接着剤
の使用が少なくて済む。配線基板をこの実施例のように
５０ｍｍ角であるとし、配線基板をパッケ−ジに接着す
る接着剤をすべて高熱伝導性接着剤であるとした場合、
半導体装置の動作中の発熱により、配線基板は、６０〜
７０μｍ程度の反りを発生する。また、すべて低弾性接
着剤で配線基板をパッケ−ジに接着した場合、配線基板
は、１０〜２０μｍ程度の反りを発生するに過ぎない。
一方、本発明の接着剤で配線基板をパッケ−ジに接着し
た場合の配線基板の反りは、低弾性接着剤のみで接着し
た場合にごく近くなる。
【００１５】次ぎに、図７及び図８を参照して第２の実
施例を説明する。図８は、配線基板の裏面、図７は、パ
ッケ−ジとその内部に搭載された配線基板とチップの断
面図であり、キャップ、電極ピン、放熱板、ボンディン
グワイヤなどは記載を省略してある。段部３１を備えた
アルミナなどからなる角型セラミックパッケージ３のの
内底面には、チップ５１、５２が装着されたシリコン半
導体などからなり、多層配線が施された配線基板６が接
着されている。パッケージ３の底面には、アルミニウム
や銅などからなる放熱板がエポキシ樹脂等の接着剤で固
着されている。この配線基板６の表面には、ＣＰＵなど
の発熱性の高いチップ５１やＳＲＡＭなどの発熱性のそ
れ程高くないチップ５２が接着剤４で接続されている。
この接着剤４は、例えば、エポキシ樹脂系もしくはシリ
コーンゴム系であり、熱伝導性を高めるために銀などの
金属粉末を混入してもよい。パッケージ３の開口部は、
鉄系合金などのキャップにより密封される。前実施例で
は、配線基板６をパッケ−ジ３の内底面に接着する接着
剤は、高熱伝導性接着剤１と低弾性接着剤２とを用い、
配線基板６のチップ搭載領域６１の裏面には、必ず高熱
伝導性接着剤１を塗布しているが、この実施例では、前
記チップ搭載領域６１の裏面には、必ずしも高熱伝導性
接着剤１を塗布しない。
【００１６】動作中にチップから熱が発生する場合で
も、発熱が無視できる程度のものも、速やかに放熱しな
ければならないほど多量に発熱するチップもある。この
実施例では、応力緩和を十分確保できるように、発熱が
それほど大きくないＳＲＡＭなどのチップ５２の下には
必ずしも高熱伝導性接着剤１を施さず、ＣＰＵなどの発
熱性の高いチップ５１が装着されている配線基板６のチ
ップ搭載領域６１の裏面には必ず高熱伝導性接着剤１を
塗布する。チップから発生した熱は、接着剤４を介して
配線基板６へ伝えられ、さらに、配線基板６とパッケー
ジ３とを接着する接着剤１を介してパッケージ３に伝え
られ、このパッケージ３を通して放熱板から放熱するよ
うになっている。前実施例より高熱伝導性接着剤の使用
の割合が少なくなる。
【００１７】次ぎに、図９及び図１０を参照して第３の
実施例を説明する。図９は、パッケ−ジとその内部に搭
載された配線基板とチップの断面図、図１０は、配線基
板の裏面を示す平面図であり、キャップ、電極ピン、放
熱板、ボンディングワイヤなどは記載を省略してある。
段部３１を備えたアルミナなどからなる角型セラミック
パッケージ３のの内底面には、チップ５が装着されたシ
リコン半導体からなる多層配線の配線基板６が接着され
ている。パッケージ３の底面には、アルミニウムや銅な
どからなる放熱板がエポキシ樹脂などの接着剤で固着さ
れている。この配線基板６の表面には、ＣＰＵやＳＲＡ
Ｍなどのチップ５が接着剤４で接続されている。この接
着剤４は、例えば、エポキシ樹脂系もしくはシリコーン
ゴム系であり、熱伝導性を高めるために銀などの金属粉
末を混入してもよい。パッケージ３の開口部は、鉄系合
金などのキャップにより密封される。
【００１８】第１の実施例では、配線基板６をパッケ−
ジ３の内底面に接着する接着剤は、高熱伝導性接着剤１
と低弾性接着剤２とを用い、配線基板６のチップ搭載領
域６１の裏面には、必ず高熱伝導性接着剤１を塗布し、
配線基板６の裏面の全面にいずれかの接着剤が塗布され
ているが、この実施例では、配線基板６の裏面全面には
接着剤を施さず、前記チップ搭載領域６１の裏面のみに
高熱伝導性接着剤１を塗布している。接着面積が小さく
ても配線基板６とパッケ−ジ３との接着強度は十分確保
されており、また、熱膨張係数の違いによって生ずる配
線基板とパッケ−ジ間の応力も接着剤が形成されている
領域が小さいので、あまり大きくはならず、従って、応
力が大きな影響を与えることはない。チップから発生し
た熱は、接着剤４を介して配線基板６へ伝えられ、さら
に、配線基板６とパッケージ３とを接着する接着剤１を
介してパッケージ３に伝えられ、このパッケージ３を通
して放熱板から放熱するようになっている。
【００１９】
【発明の効果】以上のように、本発明は、配線基板とパ
ッケ−ジとを接着する接着剤として、配線基板の表面の
チップが装着されている領域の裏面に高熱伝導性接着剤
を塗布しているので、熱の発生源であるチップから発生
した熱は、この高熱伝導性接着剤を介して効率的にパッ
ケ−ジに放散される。また、チップの発熱により発生す
る配線基板とパッケ−ジの熱膨張係数の違いから生ずる
界面の応力は、高熱伝導性接着剤の使用を極力限定して
いるので、ここに用いる低弾性接着剤が効率的に緩和さ
せ、減少させる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の複合型半導体装置の断
面図。
【図２】第１の実施例の配線基板の表面及び裏面の平面
図。
【図３】第１の実施例の配線基板の裏面の平面図。
【図４】第１の実施例の配線基板及びパッケ−ジの平面
図。
【図５】図４のＡ−Ａ′部分の断断面図。
【図６】本発明の複合型半導体装置に用いるＴＡＢテー
プの平面図。
【図７】第２の実施例の複合型半導体装置の断面図。
【図８】第２の実施例の配線基板の平面図。
【図９】第３の実施例の複合型半導体装置の断面図。
【図１０】第３の実施例の配線基板の平面図。
【図１１】従来の複合型半導体装置のパッケ−ジの平面
図及び断面図。
【図１２】従来の複合型半導体装置の配線基板を搭載し
たパッケージの断面図。
【図１３】従来の複合型半導体装置の断面図（図１４の
Ｂ−Ｂ′部分の断面図）。
【図１４】従来の複合型半導体装置の平面図。
【符号の説明】
１ 高熱伝導性接着剤 ２ 低弾性接着剤 ３ パッケージ ４、８、１２ 接着剤 ５ チップ ６ 配線基板 ７ ボンディングワイヤ ９ 放熱板 １０ キャップ １１ フィルム １２ チップ搭載部 １３ 送り孔 ３１ パッケージ段部 ３２ 電極ピン ５１ 発熱性の高いチップ ５２ 発熱性の低いチップ ６１ 配線基板のチップ搭載領域 ７１ インナーリード ７２ アウターリード

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 パッケージと、 回路配線が形成されている半導体基板から構成され、か
    つ、前記パッケ−ジの内底面上に配置されている配線基
    板と、 前記配線基板と前記パッケージの内底面間に設けられ、
    前記配線基板を前記パッケ−ジに固着する接着剤と、 前記配線基板上に装着され、この配線基板の回路配線と
    電気的に接続している複数の半導体素子と、 前記パッケージの開口部を密封するキャップとを備え、 前記配線基板の少なくとも１つの前記半導体素子が装着
    されている領域の裏面には前記接着剤として高熱伝導性
    接着剤が形成されており、前記配線基板の他の領域の裏
    面には、前記接着剤として低弾性接着剤が形成されてい
    ることを特徴とする半導体装置。
  2. 【請求項２】 前記接着剤は、前記配線基板裏面の全面
    に形成されていることを特徴とする請求項１に記載の半
    導体装置。
  3. 【請求項３】 前記配線基板の、前記半導体素子が装着
    されているすべての領域の裏面には前記高熱伝導性接着
    剤を用いることを特徴とする請求項１又は請求項２に記
    載の半導体装置。
  4. 【請求項４】 前記配線基板の、前記半導体素子の内発
    熱性の高い半導体素子が装着されている領域の裏面に
    は、前記高熱伝導性接着剤が形成されており、前記半導
    体素子の内発熱性の低い半導体素子が装着されている領
    域の裏面には、前記低弾性接着剤が形成されていること
    を特徴とする請求項１又は請求項２に記載の半導体装
    置。
  5. 【請求項５】 パッケ−ジと、 回路配線が形成されている半導体基板から構成され、か
    つ、前記パッケ−ジの内底面に配置されている回路基板
    と、 前記配線基板と前記パッケージの内底面間に設けられ、
    前記配線基板を前記パッケ−ジに固着する接着剤と、 前記配線基板上に装着され、この配線基板の配線と電気
    的に接続している複数の半導体素子と、 前記パッケージの開口部を密封するキャップとを備え、 前記接着剤は、前記配線基板の前記半導体素子が装着さ
    れている領域の裏面にのみ形成されていることを特徴と
    する半導体装置。
  6. 【請求項６】 前記接着剤は、高熱伝導性接着剤である
    ことを特徴とする請求項５に記載の半導体装置。
JP5165961A 1993-06-14 1993-06-14 半導体装置 Expired - Fee Related JP2974552B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5165961A JP2974552B2 (ja) 1993-06-14 1993-06-14 半導体装置
US08/455,037 US5552637A (en) 1993-06-14 1995-05-31 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5165961A JP2974552B2 (ja) 1993-06-14 1993-06-14 半導体装置

Publications (2)

Publication Number Publication Date
JPH0774282A true JPH0774282A (ja) 1995-03-17
JP2974552B2 JP2974552B2 (ja) 1999-11-10

Family

ID=15822308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5165961A Expired - Fee Related JP2974552B2 (ja) 1993-06-14 1993-06-14 半導体装置

Country Status (2)

Country Link
US (1) US5552637A (ja)
JP (1) JP2974552B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5786634A (en) * 1996-09-02 1998-07-28 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP2002532914A (ja) * 1998-12-15 2002-10-02 パーカー−ハニフイン・コーポレーシヨン 相変化熱的インターフェース材料の塗布方法
US7307317B2 (en) 2003-04-04 2007-12-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, CPU, image processing circuit and electronic device, and driving method of semiconductor device
US7487373B2 (en) 2004-01-30 2009-02-03 Semiconductor Energy Laboratory Co., Ltd. Wireless semiconductor device having low power consumption
US7591863B2 (en) 2004-07-16 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip
JP2009299903A (ja) * 2001-03-09 2009-12-24 Nok Corp ガスケット
WO2023175701A1 (ja) * 2022-03-15 2023-09-21 三菱電機株式会社 半導体装置

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4329696C2 (de) * 1993-09-02 1995-07-06 Siemens Ag Auf Leiterplatten oberflächenmontierbares Multichip-Modul mit SMD-fähigen Anschlußelementen
JP3429921B2 (ja) * 1995-10-26 2003-07-28 三菱電機株式会社 半導体装置
TW363262B (en) * 1995-10-31 1999-07-01 Nhk Spring Co Ltd Metallic electronic component packaging arrangement
FR2754390A1 (fr) * 1996-10-07 1998-04-10 Gec Alsthom Transport Sa Module de puissance a composants electroniques semi-conducteurs de puissance et interrupteur de forte puissance comportant au moins un tel module de puissance
KR100214549B1 (ko) * 1996-12-30 1999-08-02 구본준 버텀리드 반도체 패키지
US6037659A (en) * 1997-04-28 2000-03-14 Hewlett-Packard Company Composite thermal interface pad
US6084311A (en) * 1997-05-22 2000-07-04 Micron Technology, Inc. Method and apparatus for reducing resin bleed during the formation of a semiconductor device
US6022616A (en) * 1998-01-23 2000-02-08 National Starch And Chemical Investment Holding Corporation Adhesive composition with small particle size for microelectronic devices
US6315038B1 (en) * 1998-09-22 2001-11-13 Intel Corporation Application of pressure sensitive adhesive (PSA) to pre-attach thermal interface film/tape to cooling device
US6040631A (en) * 1999-01-27 2000-03-21 International Business Machines Corporation Method of improved cavity BGA circuit package
CA2417172C (en) * 2000-07-07 2010-10-12 Cosmo Plant Co., Ltd. Plant cultivating method, cultivating device, and its lighting device
US7122908B2 (en) * 2001-02-01 2006-10-17 Micron Technology, Inc. Electronic device package
US6897123B2 (en) * 2001-03-05 2005-05-24 Agityne Corporation Bonding of parts with dissimilar thermal expansion coefficients
TW559461U (en) * 2003-01-20 2003-10-21 Power Mate Technology Corp Heat conducting structure for circuit board
US7376852B2 (en) * 2003-11-04 2008-05-20 International Business Machines Corporation Method for controlling power change for a semiconductor module
KR101187403B1 (ko) 2004-06-02 2012-10-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
JP4393312B2 (ja) * 2004-08-27 2010-01-06 富士通株式会社 半導体装置
US7284882B2 (en) * 2005-02-17 2007-10-23 Federal-Mogul World Wide, Inc. LED light module assembly
JP2007035965A (ja) * 2005-07-27 2007-02-08 Oki Electric Ind Co Ltd 半導体装置およびその製造方法、ならびにそれに使用される接着材料およびその製造方法
DE102008028299B3 (de) * 2008-06-13 2009-07-30 Epcos Ag Systemträger für elektronische Komponente und Verfahren für dessen Herstellung
US8202765B2 (en) * 2009-01-22 2012-06-19 International Business Machines Corporation Achieving mechanical and thermal stability in a multi-chip package
US20170089648A1 (en) * 2015-09-24 2017-03-30 Jones Tech (USA), Inc. Adhesive-thermal gasket
US12205857B2 (en) 2020-10-07 2025-01-21 Murata Manufacturing Co., Ltd. Electronic component with metallic cap
DE102021214757A1 (de) 2021-12-21 2023-06-22 Magna powertrain gmbh & co kg Optimiertes Verfahren zur Anbindung von Leistungsmodulen, sowie Bauteil
KR20230095685A (ko) * 2021-12-22 2023-06-29 삼성전자주식회사 반도체 패키지

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4303934A (en) * 1979-08-30 1981-12-01 Burr-Brown Research Corp. Molded lead frame dual in line package including a hybrid circuit
US4459607A (en) * 1981-06-18 1984-07-10 Burroughs Corporation Tape automated wire bonded integrated circuit chip assembly
JPH0676790B2 (ja) * 1987-07-30 1994-09-28 株式会社東芝 イグナイタ
JPH03116859A (ja) * 1989-09-29 1991-05-17 Toshiba Lighting & Technol Corp 混成集積回路装置
JPH0411757A (ja) * 1990-04-28 1992-01-16 Mitsubishi Electric Corp 混成集積回路装置
JP2625236B2 (ja) * 1990-05-02 1997-07-02 沖電気工業株式会社 半導体パッケージの放熱構造
JPH0448769A (ja) * 1990-06-15 1992-02-18 Hitachi Ltd 半導体装置
US5199164A (en) * 1991-03-30 1993-04-06 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor package

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5786634A (en) * 1996-09-02 1998-07-28 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP2002532914A (ja) * 1998-12-15 2002-10-02 パーカー−ハニフイン・コーポレーシヨン 相変化熱的インターフェース材料の塗布方法
JP2009299903A (ja) * 2001-03-09 2009-12-24 Nok Corp ガスケット
US7307317B2 (en) 2003-04-04 2007-12-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, CPU, image processing circuit and electronic device, and driving method of semiconductor device
US7683669B2 (en) 2003-04-04 2010-03-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, CPU, image processing circuit and electronic device, and driving method of semiconductor device
US7487373B2 (en) 2004-01-30 2009-02-03 Semiconductor Energy Laboratory Co., Ltd. Wireless semiconductor device having low power consumption
US7987379B2 (en) 2004-01-30 2011-07-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8321711B2 (en) 2004-01-30 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a threshold voltage control function
US7591863B2 (en) 2004-07-16 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip
WO2023175701A1 (ja) * 2022-03-15 2023-09-21 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP2974552B2 (ja) 1999-11-10
US5552637A (en) 1996-09-03

Similar Documents

Publication Publication Date Title
JP2974552B2 (ja) 半導体装置
JP2548350B2 (ja) テープ自動結合に使用される熱放散相互接続テープ
KR100339044B1 (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
US6423576B1 (en) Microelectronic device package having a heat sink structure for increasing the thermal conductivity of the package
JP3004578B2 (ja) 熱放散増強のための多熱導伝路とパッケージ統合性及び信頼性向上のための縁の周りを囲むキャップからなる集積回路パッケージ
US5905299A (en) Thermally enhanced thin quad flatpack package
US20230069969A1 (en) Package for several integrated circuits
EP0528291A2 (en) Semiconductor chip module and method for manufacturing the same
JP2591499B2 (ja) 半導体装置
JPH0777258B2 (ja) 半導体装置
US7605020B2 (en) Semiconductor chip package
JPH11251483A (ja) 半導体装置
JP3547303B2 (ja) 半導体装置の製造方法
JP2000323610A (ja) フィルムキャリア型半導体装置
JP3339881B2 (ja) 半導体集積回路装置およびその製造方法
JPH0846086A (ja) ベアチップの搭載構造及び放熱板
JP2865496B2 (ja) マルチチップモジュール
JP3344362B2 (ja) フィルムキャリア型半導体装置
JPS61137349A (ja) 半導体装置
JPH08250628A (ja) 半導体集積回路装置およびその製造方法
KR100714186B1 (ko) 열방출형 테이프 캐리어 패키지 및 그의 제조 방법
JPS60136348A (ja) 半導体装置
JP3022738B2 (ja) マルチチップモジュール
JPH04299849A (ja) 半導体装置
JP3127149B2 (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070903

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080903

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080903

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090903

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees