JPH0774816B2 - 信号発生装置 - Google Patents
信号発生装置Info
- Publication number
- JPH0774816B2 JPH0774816B2 JP63047152A JP4715288A JPH0774816B2 JP H0774816 B2 JPH0774816 B2 JP H0774816B2 JP 63047152 A JP63047152 A JP 63047152A JP 4715288 A JP4715288 A JP 4715288A JP H0774816 B2 JPH0774816 B2 JP H0774816B2
- Authority
- JP
- Japan
- Prior art keywords
- driver
- voltage
- output
- terminal pin
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は２つの目的の異なるドライバからDUT（Device
Under Test）の同一端子ピンへ信号を加える装置に関す
る。詳述すると、２つのドライバからDUTの端子ピンへ
加える電圧（端子ピンでの電圧）が異なることに起因し
て、電圧差による電圧ショックがDUTへ加えられる。本
願はこの電圧ショックを低減する手段に関する。
Under Test）の同一端子ピンへ信号を加える装置に関す
る。詳述すると、２つのドライバからDUTの端子ピンへ
加える電圧（端子ピンでの電圧）が異なることに起因し
て、電圧差による電圧ショックがDUTへ加えられる。本
願はこの電圧ショックを低減する手段に関する。
本発明に係る装置は、主にLSIテスタ等に用いられるも
のであり、DUTとは各種LSIであると仮定して以下の説明
を行う。
のであり、DUTとは各種LSIであると仮定して以下の説明
を行う。
第２図に従来の信号発生装置を示す。LSIを検査する場
合、このLSIの同一端子ピンへ、デジタル・ドライバに
代表される高周波パルス信号と、直流信号を加えるDCド
ライバからの信号を切替えて印加する場合が多々ある。
合、このLSIの同一端子ピンへ、デジタル・ドライバに
代表される高周波パルス信号と、直流信号を加えるDCド
ライバからの信号を切替えて印加する場合が多々ある。
第２図において、高周波パルスを出力できる高速ドライ
バ１からスイッチSW1を介して、パルス信号がDUT4の端
子ピンＡ点に加えられる。この高速パルスが印加された
ことに基づいて、LSIテスタは各種の試験データを採集
する。
バ１からスイッチSW1を介して、パルス信号がDUT4の端
子ピンＡ点に加えられる。この高速パルスが印加された
ことに基づいて、LSIテスタは各種の試験データを採集
する。
高速ドライバ１は、高周波パルス特性を保証するために
出力抵抗RSを持っている。即ち、高速ドライバ１とDUT4
とを接続する線路インピーダンスとほぼ等価な出力抵抗
RSを備え、いわゆるバックマッチターミネーションを構
成し、信号の繰返し反射を防いでいる。抵抗RSは線路イ
ンピーダンスにもよるが50〜100Ω程度である。
出力抵抗RSを持っている。即ち、高速ドライバ１とDUT4
とを接続する線路インピーダンスとほぼ等価な出力抵抗
RSを備え、いわゆるバックマッチターミネーションを構
成し、信号の繰返し反射を防いでいる。抵抗RSは線路イ
ンピーダンスにもよるが50〜100Ω程度である。
高周波パルスを印加して各種の特性を測定した後、スイ
ッチを切替えて、DCドライバ５から直流電圧VSを同じ端
子ピンＡ点に加え、直流信号による各種特性を測定す
る。通常、DCドライバ５の出力抵抗は、非常に低い（例
えば１Ω以下）ものである。
ッチを切替えて、DCドライバ５から直流電圧VSを同じ端
子ピンＡ点に加え、直流信号による各種特性を測定す
る。通常、DCドライバ５の出力抵抗は、非常に低い（例
えば１Ω以下）ものである。
以上のような第２図の信号発生装置は、高速ドライバ１
とDCドライバ５からDUT4の端子ピンへ加える信号の電圧
レベルを一致させることが困難（この理由は高速ドライ
バ１は出力抵抗RSを持っており、一方DUT4の入力抵抗RL
にはバラツキがあるためその分圧比の値を特定できない
ためである）なため、高速ドライバ１からDCドライバ５
へ切替えたとき（即ちスイッチSW1→SW2の時）DUT4の端
子ピンＡへ電圧ショックを与え、等価的に不要な電圧パ
ルスを加えることになる課題がある。
とDCドライバ５からDUT4の端子ピンへ加える信号の電圧
レベルを一致させることが困難（この理由は高速ドライ
バ１は出力抵抗RSを持っており、一方DUT4の入力抵抗RL
にはバラツキがあるためその分圧比の値を特定できない
ためである）なため、高速ドライバ１からDCドライバ５
へ切替えたとき（即ちスイッチSW1→SW2の時）DUT4の端
子ピンＡへ電圧ショックを与え、等価的に不要な電圧パ
ルスを加えることになる課題がある。
なお、DCドライバ５から高速ドライバ１へ切替える時
（スイッチSW2→SW1の時）は、問題がない。その理由は
一般に高速テスト時には、DUT4を短時間で初期化できる
からである。
（スイッチSW2→SW1の時）は、問題がない。その理由は
一般に高速テスト時には、DUT4を短時間で初期化できる
からである。
上述した課題を第３図を用いて説明する。第３図(1)の
ようにスイッチSW1をオンとしてDUT4へ電圧VDを加える
（第３図(3)参照）。そしてスイッチSW1をオフにしてか
らスイッチSW2をオンにすると（第３図(2)参照）、DUT4
の端子ピンＡには、0vから電圧VSへ変化するパルスが加
えられる。この電圧VSが電圧ショックである。
ようにスイッチSW1をオンとしてDUT4へ電圧VDを加える
（第３図(3)参照）。そしてスイッチSW1をオフにしてか
らスイッチSW2をオンにすると（第３図(2)参照）、DUT4
の端子ピンＡには、0vから電圧VSへ変化するパルスが加
えられる。この電圧VSが電圧ショックである。
そこで以上の電圧ショックを低減するため信号切替え時
において、高速ドライバ１とDCドライバ５を同時に端子
ピンＡへ加える期間を設けるように制御することが行わ
れる。これを第３図の(4)〜(6)に示す。このようにする
と、電圧ショックは|VS−VD|となり（第３図(6)参
照）、第３図(3)の場合より低減できる。しかし、基本
的にはVSとVDの差電圧が端子ピンＡに加えられる課題が
残っている。
において、高速ドライバ１とDCドライバ５を同時に端子
ピンＡへ加える期間を設けるように制御することが行わ
れる。これを第３図の(4)〜(6)に示す。このようにする
と、電圧ショックは|VS−VD|となり（第３図(6)参
照）、第３図(3)の場合より低減できる。しかし、基本
的にはVSとVDの差電圧が端子ピンＡに加えられる課題が
残っている。
しかも、|VS−VD|の値が個々のDUTにより変化し、その
値を予測できない面を持つ課題もかかえている。これを
説明する。第２図の高速ドライバ１とDCドライバ５の出
力電圧は、図示しない制御装置から加えられる入力信号
V1，V2で制御される。この制御装置は、高速ドライバ１
とDCドライバ４の第２図に示す電圧E1，E2の値を制御す
るものであり、DUT4の端子ピンＡでの電圧を制御するも
のではない。
値を予測できない面を持つ課題もかかえている。これを
説明する。第２図の高速ドライバ１とDCドライバ５の出
力電圧は、図示しない制御装置から加えられる入力信号
V1，V2で制御される。この制御装置は、高速ドライバ１
とDCドライバ４の第２図に示す電圧E1，E2の値を制御す
るものであり、DUT4の端子ピンＡでの電圧を制御するも
のではない。
DUT4の端子ピンの入力抵抗RLは、個々のDUTの種類によ
り50Ω〜数ＭΩまでの幅がある。スイッチSW1を介して
高速ドライバ１からDUT4の端子ピンＡへ電圧VDを加えた
場合、この電圧VDは次式で表わされる。
り50Ω〜数ＭΩまでの幅がある。スイッチSW1を介して
高速ドライバ１からDUT4の端子ピンＡへ電圧VDを加えた
場合、この電圧VDは次式で表わされる。
VD＝E1・｛RL/（RL＋RS）｝ (1) 一方、DCドライバ５の出力抵抗はほぼ０Ωと見なすこと
ができるので、E2＝VSの電圧が端子ピンＡに加えられ
る。
ができるので、E2＝VSの電圧が端子ピンＡに加えられ
る。
従って、RLが50Ω〜数ＭΩまで変化すると（なお、RS
50Ω一定）、仮に高速ドライバ１の電圧E1とDCドライバ
５の電圧E2をE1＝E2となるように制御しても、DUTの端
子ピンでの印加電圧VDとVSは全く異なった値となる。
50Ω一定）、仮に高速ドライバ１の電圧E1とDCドライバ
５の電圧E2をE1＝E2となるように制御しても、DUTの端
子ピンでの印加電圧VDとVSは全く異なった値となる。
要するに従来の手段では、DUTの端子ピンにおける印加
電圧VDとVSを等しくすることができないため、ドライバ
を切替えた時、DUT4には電圧ショックが加えられてい
た。
電圧VDとVSを等しくすることができないため、ドライバ
を切替えた時、DUT4には電圧ショックが加えられてい
た。
本発明の目的は、複数のドライバを持ちDUTの端子ピン
での印加電圧を等しくすることができる信号発生装置を
提供することである。
での印加電圧を等しくすることができる信号発生装置を
提供することである。
本発明は、上記課題を解決するために 第１ドライバ（１）の出力と、前記第１ドライバと出力
抵抗が異なる第２ドライバ（15）の出力を検査対象のデ
バイス（以下、単にDUTと言う）の同一端子ピンへ切替
えて加える装置において、 前記第１ドライバの出力が加えられた前記端子ピンの電
圧と、第２ドライバの出力電圧とを比較するコンパレー
タ（13）と、 このコンパレータの出力信号を導入し、第２ドライバの
出力電圧（E2）と、第１ドライバの出力が加えられた前
記端子ピンの電圧（VD）とが等しくなるように第２ドラ
イバを制御する手段（20）と、 前記等しくなった時点において第２ドライバの出力をDU
Tの前記端子ピンへ加えるスイッチ（SW3）と、 を備えるようにしたものである。
抵抗が異なる第２ドライバ（15）の出力を検査対象のデ
バイス（以下、単にDUTと言う）の同一端子ピンへ切替
えて加える装置において、 前記第１ドライバの出力が加えられた前記端子ピンの電
圧と、第２ドライバの出力電圧とを比較するコンパレー
タ（13）と、 このコンパレータの出力信号を導入し、第２ドライバの
出力電圧（E2）と、第１ドライバの出力が加えられた前
記端子ピンの電圧（VD）とが等しくなるように第２ドラ
イバを制御する手段（20）と、 前記等しくなった時点において第２ドライバの出力をDU
Tの前記端子ピンへ加えるスイッチ（SW3）と、 を備えるようにしたものである。
本発明では高速ドライバ（第１ドライバ）の出力が加え
られたDUTの端子ピンでの電圧をコンパレータで監視しA
D変換器データで補正し、この電圧と等しくなるようにD
Cドライバ（第２ドライバ）の出力を制御し、等しくな
った時点で２つのドライバを切替えるようにしているの
で電圧ショックは発生しない。
られたDUTの端子ピンでの電圧をコンパレータで監視しA
D変換器データで補正し、この電圧と等しくなるようにD
Cドライバ（第２ドライバ）の出力を制御し、等しくな
った時点で２つのドライバを切替えるようにしているの
で電圧ショックは発生しない。
以下、図面を用いて本発明を詳しく説明する。
第１図は本発明に係る信号発生装置の一実施例を示す図
である。
である。
第１図において、１は第１ドライバであり、第２図の高
速ドライバと等しいものである。この第１ドライバには
例えばDA変換器2,3からロジック信号が加えられる。DA
変換器２からは、例えば“HIGH"レベルを示す信号SHが
加えられ、DA変換器３からは“LOW"レベルを示す信号SL
が加えられる。一般にDUT4は、品種毎に仕様としての
“HIGH",“LOW"のレベルが異なるので、異なる品種のDU
Tの検査に応じることができるようにしたものである。
そして、この信号SHとSLに応じて第１ドライバは電源E1
の値を制御し、“HIGH"と“LOW"2値のパルス信号を出力
する。この電源E1（｜E1｜＝|SH−SL|である）からの信
号は出力抵抗RSを通り、スイッチSW1を介してDUT4の端
子ピンＡに加えられる。なお、DUT4の入力抵抗RLとす
る。ここまでは、従来の装置（第２図）と同様である。
速ドライバと等しいものである。この第１ドライバには
例えばDA変換器2,3からロジック信号が加えられる。DA
変換器２からは、例えば“HIGH"レベルを示す信号SHが
加えられ、DA変換器３からは“LOW"レベルを示す信号SL
が加えられる。一般にDUT4は、品種毎に仕様としての
“HIGH",“LOW"のレベルが異なるので、異なる品種のDU
Tの検査に応じることができるようにしたものである。
そして、この信号SHとSLに応じて第１ドライバは電源E1
の値を制御し、“HIGH"と“LOW"2値のパルス信号を出力
する。この電源E1（｜E1｜＝|SH−SL|である）からの信
号は出力抵抗RSを通り、スイッチSW1を介してDUT4の端
子ピンＡに加えられる。なお、DUT4の入力抵抗RLとす
る。ここまでは、従来の装置（第２図）と同様である。
スイッチSW2は、本発明の要部である以下に説明する回
路部分と端子ピンＡとを接続するものである。
路部分と端子ピンＡとを接続するものである。
11はバッファであり、高い入力インピーダンスを有する
ものである。このバッファ11はスイッチSW2から端子ピ
ンＡの電圧を導入する。
ものである。このバッファ11はスイッチSW2から端子ピ
ンＡの電圧を導入する。
バッファ11の出力は、コンパレータ13の一方の端子と制
御手段20へ加えられる。
御手段20へ加えられる。
15は第２ドライバであり、第２図で説明したDCドライバ
と同じものである。即ち、直流信号を出力し、その出力
抵抗は０Ωと見なすことができるものである。この第１
ドライバの出力は、スイッチSW3とスイッチSW2を介して
DUT4の端子ピンＡへ加えられると同時に、コンパレータ
13の他方の端子にも加えられる。即ちコンパレータ13
は、第２ドライバの出力と、バッファ11を介して導入し
た端子ピンＡからの電圧とを比較している。
と同じものである。即ち、直流信号を出力し、その出力
抵抗は０Ωと見なすことができるものである。この第１
ドライバの出力は、スイッチSW3とスイッチSW2を介して
DUT4の端子ピンＡへ加えられると同時に、コンパレータ
13の他方の端子にも加えられる。即ちコンパレータ13
は、第２ドライバの出力と、バッファ11を介して導入し
た端子ピンＡからの電圧とを比較している。
制御手段20（第１図の点線で囲った部分）は、バッファ
11の出力（端子ピンＡの電圧）とコンパレータ13の出力
を導入し、第２ドライバ15の出力電圧と、第１ドライバ
１の出力が加えられた端子ピンの電圧（即ち端子電圧V
D）とが等しくなるように第２ドライバを制御するもの
である。このような制御を行う構成は多々あるが、第１
図にはその一構成例を示した。しかしこの記載により本
願の制御手段20の構成を第１図に限定するものではな
い。なお、制御手段20はスイッチSW1〜SW3の開閉も制御
することができるように構成しても良い。
11の出力（端子ピンＡの電圧）とコンパレータ13の出力
を導入し、第２ドライバ15の出力電圧と、第１ドライバ
１の出力が加えられた端子ピンの電圧（即ち端子電圧V
D）とが等しくなるように第２ドライバを制御するもの
である。このような制御を行う構成は多々あるが、第１
図にはその一構成例を示した。しかしこの記載により本
願の制御手段20の構成を第１図に限定するものではな
い。なお、制御手段20はスイッチSW1〜SW3の開閉も制御
することができるように構成しても良い。
第１図の制御手段20は、バッファ11の出力を導入しこれ
をデジタル信号へ変換するAD変換器12と、コンパレータ
13の出力（フラグ信号）と、AD変換器12の出力とを導入
し、後述するDA変換器14へ信号を出力する制御回路16
と、この制御回路16からの信号をアナログ信号へ変換し
て第２ドライバ15へ加えるDA変換器14とから構成してい
る。
をデジタル信号へ変換するAD変換器12と、コンパレータ
13の出力（フラグ信号）と、AD変換器12の出力とを導入
し、後述するDA変換器14へ信号を出力する制御回路16
と、この制御回路16からの信号をアナログ信号へ変換し
て第２ドライバ15へ加えるDA変換器14とから構成してい
る。
以上のように構成された第１図装置は次のように動作す
る。
る。
スイッチSW1をオンとし第１ドライバ１から高速信号をD
UT4端子ピンＡへ加え、高速信号による検査が終了した
とする。次に第２ドライバ15からの信号を切替えてDUT4
の端子Ａへ加えることになるが、この際次のように動作
する。
UT4端子ピンＡへ加え、高速信号による検査が終了した
とする。次に第２ドライバ15からの信号を切替えてDUT4
の端子Ａへ加えることになるが、この際次のように動作
する。
スイッチSW1をオンの状態とし、第１ドライバ１の出力E
1を一定レベルの電圧に維持する（第１ドライバ１は、
最終出力電圧レベルを維持すれば良い）。この時の端子
ピンＡの電圧をVDとする。
1を一定レベルの電圧に維持する（第１ドライバ１は、
最終出力電圧レベルを維持すれば良い）。この時の端子
ピンＡの電圧をVDとする。
ここでスイッチSW2をオン（スイッチSW3はオフ）としバ
ッファ11に端子ピンＡの電圧VDを取込む。この際バッフ
ァ11の入力インピーダンスは非常に高いのでバッファ11
が接続されたことにより、電圧VDが変動する恐れはない
（スイッチSW3はオフである）。
ッファ11に端子ピンＡの電圧VDを取込む。この際バッフ
ァ11の入力インピーダンスは非常に高いのでバッファ11
が接続されたことにより、電圧VDが変動する恐れはない
（スイッチSW3はオフである）。
バッファ11の出力（端子ピンＡの電圧）は、コンパレー
タ13にて第２ドライバ15の出力電圧E2と比較される。例
えば当初、第２ドライバ15には、制御手段20から（DA変
換器14から）小さな値が加えられていて、出力電圧E
2は、E2＜VDであると仮定する。コンパレータ13は、E2
＜VDである旨の信号SCを制御回路16へ加える。
タ13にて第２ドライバ15の出力電圧E2と比較される。例
えば当初、第２ドライバ15には、制御手段20から（DA変
換器14から）小さな値が加えられていて、出力電圧E
2は、E2＜VDであると仮定する。コンパレータ13は、E2
＜VDである旨の信号SCを制御回路16へ加える。
制御回路16は、AD変換器12から端子ピンＡの電圧に応じ
たデジタル値を導入し、コンパレータ13からの信号SCが
E2＜VDである旨を示す間は、第２ドライバ15の出力E2を
増加させる方向の信号をDA変換器14へ加える。この制御
回路16としては、コンパレータ13の出力SCによりUP/DOW
Nが切替えられるカウンタのようなもので構成すること
ができる。またはカウンタの代りにマイクロコンピュー
タを用いることもできる。
たデジタル値を導入し、コンパレータ13からの信号SCが
E2＜VDである旨を示す間は、第２ドライバ15の出力E2を
増加させる方向の信号をDA変換器14へ加える。この制御
回路16としては、コンパレータ13の出力SCによりUP/DOW
Nが切替えられるカウンタのようなもので構成すること
ができる。またはカウンタの代りにマイクロコンピュー
タを用いることもできる。
そしてついにはE2＝VDとなると制御回路16はスイッチSW
3をオンとする。このようにE2＝VD となる制御は自動的に行われるので、E2＝VDとなるまで
の動作を短時間の内に行うことができる。
3をオンとする。このようにE2＝VD となる制御は自動的に行われるので、E2＝VDとなるまで
の動作を短時間の内に行うことができる。
このように、第１ドライバ１から端子ピンＡに加えられ
ている電圧VDと、第２ドライバ15の出力電圧E2が等しく
なった時点でスイッチSW3をオンとし、端子ピンＡへ第
２ドライバからの信号を加えているので電圧ショックは
生じない。なお、第２ドライバ出力抵抗は０Ωと見なす
ことができるので、端子ピンＡには、第２ドライバ15の
出力電圧E2＝VDがそのまま加えられることになる。
ている電圧VDと、第２ドライバ15の出力電圧E2が等しく
なった時点でスイッチSW3をオンとし、端子ピンＡへ第
２ドライバからの信号を加えているので電圧ショックは
生じない。なお、第２ドライバ出力抵抗は０Ωと見なす
ことができるので、端子ピンＡには、第２ドライバ15の
出力電圧E2＝VDがそのまま加えられることになる。
その後、スイッチSW1をオフにし（スイッチSW2とSW3は
オン）、DUT4の直流テストへ移行する。
オン）、DUT4の直流テストへ移行する。
もちろん、直流テストに移行した後は、コンパレータ13
の出力信号SCは無視され、制御回路16からの信号に応じ
たアナログ信号がDA変換器14から第２ドライバ15へ加え
られ、直流テストを行うための電圧・電流信号が出力さ
れる。
の出力信号SCは無視され、制御回路16からの信号に応じ
たアナログ信号がDA変換器14から第２ドライバ15へ加え
られ、直流テストを行うための電圧・電流信号が出力さ
れる。
なお、当初E2＜VDとして説明したがE2＞VDである場合
は、第２ドライバ15の出力電圧E2を減少させるように制
御することは当然である。
は、第２ドライバ15の出力電圧E2を減少させるように制
御することは当然である。
以上述べたように本発明によればドライバの切替え時に
生ずる電圧ショックを自動的に解消することができ、DU
Tの適切な検査を行うことができる。
生ずる電圧ショックを自動的に解消することができ、DU
Tの適切な検査を行うことができる。
第１図は本発明に係る信号発生装置の構成例を示す図、
第２図は従来例を示す図、第３図は電圧ショックを説明
する図である。 １……第１ドライバ、SW1〜SW3……スイッチ、４……DU
T、11……バッファ、13……コンパレータ、15……第２
ドライバ、20……制御手段。
第２図は従来例を示す図、第３図は電圧ショックを説明
する図である。 １……第１ドライバ、SW1〜SW3……スイッチ、４……DU
T、11……バッファ、13……コンパレータ、15……第２
ドライバ、20……制御手段。
Claims (1)
- 【請求項１】第１ドライバ（１）の出力と、前記第１ド
ライバと出力抵抗が異なる第２ドライバ（15）の出力を
検査対象のデバイス（以下、単にDUTと言う）の同一端
子ピンへ切替えて加える装置において、 前記第１ドライバの出力が加えられた前記端子ピンの電
圧と、第２ドライバの出力電圧とを比較するコンパレー
タ（13）と、 このコンパレータの出力信号を導入し、第２ドライバの
出力電圧（E2）と、第１ドライバの出力が加えられた前
記端子ピンの電圧（VD）とが等しくなるように第２ドラ
イバを制御する手段（20）と、 前記等しくなった時点において第２ドライバの出力をDU
Tの前記端子ピンへ加えるスイッチ（SW3）と、 を備えたことを特徴とする信号発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63047152A JPH0774816B2 (ja) | 1988-02-29 | 1988-02-29 | 信号発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63047152A JPH0774816B2 (ja) | 1988-02-29 | 1988-02-29 | 信号発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01219682A JPH01219682A (ja) | 1989-09-01 |
| JPH0774816B2 true JPH0774816B2 (ja) | 1995-08-09 |
Family
ID=12767120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63047152A Expired - Lifetime JPH0774816B2 (ja) | 1988-02-29 | 1988-02-29 | 信号発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0774816B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4749605B2 (ja) * | 2001-06-15 | 2011-08-17 | 株式会社アドバンテスト | 半導体試験装置 |
-
1988
- 1988-02-29 JP JP63047152A patent/JPH0774816B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01219682A (ja) | 1989-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6937006B2 (en) | Pin electronics interface circuit | |
| US6456103B1 (en) | Apparatus for reducing power supply noise in an integrated circuit | |
| US5754041A (en) | Device for measuring voltage/current characteristics with means to prevent output transients during changes in settings | |
| JPS5832178A (ja) | Ｉｃテスタ | |
| US5514976A (en) | Semiconductor test apparatus having improved current load circuit | |
| US5825321A (en) | Apparatus for detecting output load | |
| JP3119335B2 (ja) | Ｉｃ試験装置 | |
| JPH0774816B2 (ja) | 信号発生装置 | |
| US20060273811A1 (en) | Using an active load as a high current output stage of a precision pin measurement unit in automatic test equipment systems | |
| JPH11326441A (ja) | 半導体試験装置 | |
| JPH04259868A (ja) | Ｉｃ試験装置 | |
| JP2004361111A (ja) | 半導体試験装置および半導体集積回路の試験方法 | |
| JP3589934B2 (ja) | 半導体集積回路試験装置 | |
| JP2005321204A (ja) | 半導体集積回路及びテストシステム | |
| US5381045A (en) | Circuit for AC voltage application in synchronism with pattern signal generator | |
| US4638247A (en) | Integrated circuit for converting a drive signal of three or more voltage levels to two voltage levels | |
| JPH11326458A (ja) | 半導体試験装置 | |
| JP3057847B2 (ja) | 半導体集積回路 | |
| JP2598580Y2 (ja) | Ｉｃ試験装置 | |
| JP2794786B2 (ja) | デジタル―アナログ変換回路 | |
| JP3433568B2 (ja) | 終端回路 | |
| JP3053012B2 (ja) | 半導体装置の試験回路および試験方法 | |
| JP4729212B2 (ja) | 半導体試験装置 | |
| JPH09325176A (ja) | Ｉｃ試験装置 | |
| JP3081554B2 (ja) | マイクロコンピュータを用いたアナログ回路の制御装置 |