JPH0774943B2 - アクテイブマトリツクスアレイの検査方法 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は液晶表示装置の各絵素にスイッチング素子を配
置したアクティブマトリックスアレイの検査方法に関す
るものである。

従来の技術 近年、液晶表示装置の絵素数増大に伴って、走査線数が
増え、従来から用いられている単純マトリックス型液晶
表示装置では、表示コントラストや応答速度が低下する
ことから、各絵素にスイッチング素子を配置したアクテ
ィブマトリックス型液晶表示装置が利用されつつある。
中でもアクティブマトリックス型液晶表示装置の一構要
素として用いるアモルファスシリコンを用いたアクティ
ブマトリックスアレイは基板に安価なガラス基板を用い
ることができるなど数々の特徴があるため特に注目を集
めている。しかしながら前記アクティブマトリックスア
レイでは数万個以上のスイッチング素子を広面積に配置
する必要があるため、すべてのスイッチング素子を無欠
陥に作製することが困難である。したがってアクティブ
マトリックスアレイの欠陥の有無および発生位置を検査
する必要があり、ますます検査方法は重要になりつつあ
る。

第７図はアクティブマトリックスアレイの一部等価回路
図である。第７図においてG_i（ｉ＝１〜４）はゲート信
号線、S_j（ｊ＝１〜４）はソース信号線、T_ij（ｉ＝１
〜4,j＝１〜４）は薄膜トランジスタ、C_ijは絵素電極
（ｉ＝１〜4,j＝１〜４）である。以下同じ番号，記号
を付したものは同一あるいは類似の内容あるいは構成で
ある。

以下図面を参照しながら従来のアクティブマトリックス
アレイの検査方法について説明する。第８図および第９
図は従来のアクティブマトリックスアレイの検査方法を
説明するための説明図である。第８図および第９図にお
いて１は抵抗値測定手段、2,3はプローブ、４はソース
・ドレイン短絡欠陥、５はゲート・ドレイン短絡欠陥で
ある。まず第８図によりソース・ドレイン短絡欠陥４を
検出する検査方法について説明する。まずソース信号線
S₁〜S₄を第８図に示すように短絡し、プローブ２を圧接
する。次にプローブ３を各薄膜トランジスタのドレイン
電極に順に圧接し、抵抗値測定手段１によりプローブ2,
3間の抵抗値を測定する。前記動作を薄膜トランジスタT
₁₁からT₄₄まで順におこなっていく。短絡欠陥が発生し
ていない正常な薄膜トランジスタの抵抗値は非常に大き
な値となる。薄膜トランジスタT₂₂のドレイン電極にプ
ローブ３を圧接したとき、抵抗値測定手段１により測定
される抵抗値は正常値より低くなることにより短絡欠陥
４が検出される。

次に第９図を用いてゲート・ドレイン短絡欠陥を検出す
る検査方法について説明する。まずゲート信号線G₁〜G₄
を第９図に示すように短絡し、プローブ２を圧接する。
次にプローブ３を各薄膜トランジスタのドレイン電極に
順に圧接し、抵抗値測定手段１によりプローブ2,3間の
抵抗値を測定する。前記動作を薄膜トランジスタT₁₁か
らT₄₄まで順におこなっていく。薄膜トランジスタT₂₁の
ドレイン電極にプローブ３を圧接したとき、抵抗値測定
手段１により測定される抵抗値は正常値よりも低くなる
ことにより短絡欠陥が検出される。

発明が解決しようとする問題点 しかしながら上記の検査装置ではプローブを用いるた
め、プローブを直接薄膜トランジスタのドレイン端子ま
たはドレイン端子に接続された絵素電極に接触させる必
要があり、表示表面を損傷するおそれがある。またプロ
ーブとドレイン端子などとの接触不良による欠陥検出も
れがおこりやすい。そのうえプローブを移動させながら
検査をおこなう必要があるためプローブの位置決めに膨
大な時間を要し、絵素数が数万個以上になると現実には
全数欠陥検査が不可能であるという問題点を有してい
た。

本発明は上記問題点に鑑み、アクティブマトリックスア
レイの欠陥箇所を非接触かつ容易に検出できるアクティ
ブマトリックスアレイの検査方法を提供することを目的
としている。

問題点を解決するための手段 従来、アモルファスシリコンを用いた薄膜トランジスタ
は光反応性が強く、前記光反応性は液晶表示パネルの表
示品質を低下させるため、極力低減さすべき努力が払ら
われる。

発明者らはアクティブマトリックス型液晶表示パネルに
薄膜トランジスタが規則正しくマトリックス状に配置さ
れて光を順次照射していくのに適しており、またアモル
ファスシリコンを用いた薄膜トランジスタは光反応性が
強く、また短絡欠陥の有無のみを検出すればよいという
点に注目し、前記光反応性による光励起電流を積極的に
利用できないかと考え、今回の発明のアクティブマトリ
ックスアレイの検査方法を確立した。

本発明のアクティブマトリックスアレイの検査方法は、
アレイの任意のソース信号線とゲート信号線のうち少な
くとも一方に信号を印加し、前記信号を印加された信号
線に接続された薄膜トランジスタに光を照射し、前記薄
膜トランジスタが励起されることによりソース信号線ま
たはゲート信号線に出力される信号を検出して検査を行
なうものである。

作用 本発明は光線をアモルファスシリコンを用いた薄膜トラ
ンジスタに選択的に照射する。すると薄膜トランジスタ
に光励起電流が生じる。つまり薄膜トランジスタがオフ
状態であってもソース・ドレイン間に電流が流れるよう
にすることができ、前記電流を検出することによりアク
ティブマトリックスアレイの欠陥を検出することができ
る。

実施例 以下本発明の一実施例のアクティブマトリックスアレイ
の検査方法について図面を用いて説明する。第１図は本
発明の第１の実施例におけるアクティブマトリックスア
レイの検査方法を説明するための説明図である。第１図
において５は薄膜トランジスタT₂₁のゲート・ドレイン
間短絡欠陥の６は信号印加手段、７は信号検出手段、８
は光照射手段、９は光線である。この光線９は波長が２
μｍ以下のものがのぞましく、有視波長のものがとりあ
つかいにも適当であり、Ne−Heレーザなどが最適であ
る。また第１図ではゲート信号線G₁〜G₄を短絡し、ソー
ス信号線S₁〜S₄を短絡したところを示している。まず信
号印加手段６によりゲート信号線に非選択電圧を印加す
る。前記非選択電圧とは非選択電圧を印加したゲート信
号線に接続された薄膜トランジスタをオフ状態とする電
圧であり、また選択電圧とは選択電圧を印加したゲート
信号線に接続された薄膜トランジスタをオン状態とする
電圧である。次に光照射手段８により光線９を薄膜トラ
ンジスタT₁₁に照射する。このときの状態を示したもの
を第２図に示す。第２図はアクティブマトリックスアレ
イの一部拡大図である。第２図において10は絵素電極、
11は光線９による光点である。前述のように光線９を薄
膜トランジスタに照射した状態で信号検出手段７でソー
ス信号線に電流が流れていないかを検出する。

以上の動作を順次各薄膜トランジスタについておこなっ
ていく。光線９を薄膜トランジスタに照射することによ
り、光励起電流が生じるが、薄膜トランジスタが正常な
場合、電流が流れる経路がないため、信号検出手段７に
は電流が検出されない。しかし薄膜トランジスタT₂₁に
光線を照射した場合、信号検出手段７にはソース信号線
S₁→薄膜トランジスタT₂₁→短絡欠陥５→ゲート信号線G
₂の方向に流れる電流が検出される。したがって薄膜ト
ランジスタT₂₁に短絡欠陥５が発生していることを検出
できる。

以下本発明の第２の実施例について図面を参照しながら
説明する。第３図は本発明の第２の実施例におけるアク
ティブマトリックスアレイの検査方法を説明するための
説明図であり、液晶表示パネルの各絵素に駆動用トラン
ジスタを２個作製したところを示している。このような
液晶表示パネルは特開昭59−242876号公報に記載されて
いる。第３図において、TS_ij・TM_ij（ｉ＝１〜4,j＝１
〜４）は薄膜トランジスタ、P_ijは絵素電極である。ま
た第３図では、ゲート信号線G₁〜G₅を短絡し、ソース信
号線S₁〜S₅を短絡したところを示している。前述の液晶
表示パネルの欠陥検出方法はまず信号印加手段６により
ゲート信号線に非選択電圧を印加する。次に光照射手段
８により光線９を薄膜トランジスタTS₁₁に照射し、それ
と同時に信号検出手段７でソース信号線に電流が流れて
いないかを検出する。以上の動作を各薄膜トランジスタ
について順次おこなっていく。第４図は、アクティブマ
トリックスアレイの一部拡大図であり、前述の一例とし
て薄膜トランジスタTM₃₂に光線９を照射しているところ
を示している。薄膜トランジスタTS₃₂およびTM₃₂が正常
であれば、光線９を薄膜トランジスタTS₃₂のみに照射し
ても、薄膜トランジスタTM₃₂のみに照射しても光励起電
流による電流経路が生じないため、信号検出手段７には
電流は検出されない。しかし短絡欠陥５が生じているた
めに、薄膜トランジスタTS₃₂に光線９を照射するとソー
ス信号線S₂→薄膜トランジスタTS₃₂→短絡欠陥５→ゲー
ト信号線G₃に流れる電流が生じる。また薄膜トランジス
タTM₃₂に光線９を照射すると、ソース信号線S₃→薄膜ト
ランジスタTM₃₂→絵素電極P₃₂→短絡欠陥５→ゲート信
号線G₃流れる電流が信号検出手段７に検出される。した
がって薄膜トランジスタTS₃₂またはTM₃₂に短絡欠陥が生
じていることが検出される。上記のような構成では薄膜
トランジスタTS₃₂とTM₃₂のどちらに光を照射しても信号
検出手段に電流が検出されるため、薄膜トランジスタTS
₃₂の短絡欠陥がTM₃₂の短絡欠陥かを判定不可能である
が、これはソース信号線S₂とS₃を分離し、それぞれ個別
に信号検出手段７に接続し切りかえできる構成をとるこ
とにより容易に判定することができることは明らかであ
る。

次に本発明の第３の実施例について図面を参照しながら
説明する。第５図は本発明の第３の実施例におけるアク
ティブマトリックス検査方法を説明するための説明図で
ある。第５図において、12はソース信号線電圧印加手
段、13は薄膜トランジスタTS₂₂のソース・ドレイン短絡
欠陥である。また第５図においてゲート信号線G₁〜G₅を
短絡し信号印加手段６に接続、ソース信号線S₁とS₃およ
びS₅を短絡し信号検出手段７に接続、ソース信号線S₂お
よびS₄を短絡しソース信号線電圧印加手段12に接続した
ところを示している。欠陥検出方法は、まずゲート信号
線に信号印加手段６により非選択電圧を印加し、ソース
信号線S₂およびS₄にソース信号線電圧印加手段12により
所定電圧を印加する。たとえばこの所定電圧を20Vの正
電圧とする。次に光照射手段８により光線９を薄膜トラ
ンジスタTS₁₁に照射し、それと同時に信号検出手段７で
ソース信号線に電流が流れていないかを検出する。以上
の動作を各薄膜トランジスタについて順次おこなってい
く。今、薄膜トランジスタTM₂₂に光線９を照射しても薄
膜トランジスタTS₂₂が正常であれば光励起電流による電
流経路が生じないため、信号検出手段７には電流は検出
さない。しかし短絡欠陥13が生じているために、ソース
信号線S₂→短絡欠陥13→絵素電極P₂₂→薄膜トランジス
タTM₂₂→ソース信号線S₃の電流経路が生じ、電流が信号
検出手段７に検出される。したがって、薄膜トランジス
タTS₂₂に短絡欠陥13が発生していることを検出すること
ができる。

なお、第３の実施例において、薄膜トランジスタTM₂₂に
生じたソース・ドレイン短絡欠陥を検出するためには、
ソース信号線電圧印加手段12と信号検出手段７とをいれ
かえ、ソース信号線S₃に正電圧を印加し、光照射手段８
により光線９を薄膜トランジスタTS₂₂に照射する。する
と、ソース信号線S₃→薄膜トランジスタTM₂₂→絵素電極
P₂₂→短絡欠陥→ソース信号線S₃なる電流経路が生じ
る。

したがって薄膜トランジスタTM₂₂の短絡欠陥を検出する
ことができる。

また、上記実施例では、信号検出手段７を用いるとした
が第５図に示すようにピックアップ抵抗14を接続し、前
記ピックアップ抵抗12の両端の電圧を電圧検出手段15で
検出することにより電流が流れたかどうかを判定しても
よい。

また、本実施例では選択的に１個の薄膜トランジスタに
光線を照射するとしたが、一度に複数個以上のトランジ
スタに光線を照射し、欠陥薄膜トランジスタを有するブ
ロックを検出した後、選択的に１個の薄膜トランジスタ
に光線９を照射し、欠陥薄膜トランジスタを検出しても
よいことは明らかである。

発明の効果 以上のように本発明は光照射手段を用い、アモルファス
シリコンを用いた薄膜トランジスタに選択的に光を照射
し、光励起電流を生じさせることにより、従来のように
プローブを用いず非接触で欠陥位置を検出することがで
きるから、液晶表示パネルの表示表面を損傷する恐れが
全くない。

また光線を薄膜トランジスタ上を走査するだけでよいか
ら、従来のようにプローブの位置決め時間が必要でな
く、非常に高速に液晶表示パネルの検査を行うことがで
きる。

以上のことからその効果は大である。

【図面の簡単な説明】

第１図は本発明の第１の実施例におけるアクティブマト
リックスアレイの検査方法の説明図、第２図および第４
図は、アクティブマトリックスアレイの一部拡大図、第
３図は本発明の第２の実施例におけるアクティブマトリ
ックスアレイの検査方法の説明図、第５図は本発明の第
３の実施例におけるアクティブマトリックスアレイの検
査方法の説明図、第６図は本発明のアクティブマトリッ
クスアレイの検査方法の説明図、第７図はアクティブマ
トリックスアレイの等価回路図、第８図および第９図は
従来のアクティブマトリックスアレイの検査方法の説明
図である。 G₁〜G₄……ゲート信号線、S₁〜S₄……ソース信号線、T
₁₁〜T₄₄,TS₁₁〜TS₄₄,TM₁₁〜TM₄₄……薄膜トランジス
タ、C₁₁〜C₄₄,P₁₁〜P₄₄……絵素電極、１……抵抗値測
定手段、2,3……プローブ、4,5,13……短絡欠陥、６…
…信号印加手段、７……信号検出手段、８……光照射手
段、９……光線、10……絵素電極、11……光点、12……
ソース信号線電圧印加手段、12……ピックアップ抵抗、
15……電圧検出手段。

Claims (1)

【特許請求の範囲】
1. 【請求項１】アモルファスシリコンを薄膜トランジスタ
   の半導体として用いたアクティブマトリックスアレイで
   あって、前記アレイの任意のソース信号線とゲート信号
   線のうち少なくとも一方の信号線に信号を印加し、前記
   信号を印加された信号線に接続された薄膜トランジスタ
   に光を照射し、前記薄膜トランジスタが励起されること
   により出力される信号をソース信号線またはゲート信号
   線に接続した信号検出手段により検出することを特徴と
   するアクティブマトリックスアレイの検査方法。