JPH0774979B2 - フレキシブル基板を有するコンピュータシステム - Google Patents
フレキシブル基板を有するコンピュータシステムInfo
- Publication number
- JPH0774979B2 JPH0774979B2 JP4288451A JP28845192A JPH0774979B2 JP H0774979 B2 JPH0774979 B2 JP H0774979B2 JP 4288451 A JP4288451 A JP 4288451A JP 28845192 A JP28845192 A JP 28845192A JP H0774979 B2 JPH0774979 B2 JP H0774979B2
- Authority
- JP
- Japan
- Prior art keywords
- connection pads
- flexible
- functional
- planar
- computer system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of flexible or folded printed circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/688—Flexible insulating substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/401—Package configurations characterised by multiple insulating or insulated package substrates, interposers or RDLs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/04—Assemblies of printed circuits
- H05K2201/041—Stacked PCBs, i.e. having neither an empty space nor mounted components in between
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/04—Assemblies of printed circuits
- H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/05—Flexible printed circuits [FPCs]
- H05K2201/053—Tails
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10416—Metallic blocks or heatsinks completely inserted in a PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
- H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
- H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
- Combinations Of Printed Boards (AREA)
Description
【０００１】
【産業上の利用分野】本発明は一般的に、コンピュータ
システム内の電子部品のパッケージングと配置に関す
る。特に、本発明は、性能を高めると共にコンピュータ
サイズを縮小するために、特定の集積回路素子からなる
フレキシブルコンピュータ機能アイランドのパッケージ
ング方法に関するものである。
システム内の電子部品のパッケージングと配置に関す
る。特に、本発明は、性能を高めると共にコンピュータ
サイズを縮小するために、特定の集積回路素子からなる
フレキシブルコンピュータ機能アイランドのパッケージ
ング方法に関するものである。
【０００２】
【従来の技術】従来、メモリ、グラフィックアダプタ、
プロセッサ及びデバイスドライバ（キーボード・ドライ
バ、ディスプレイ・ドライバ、マウス・ドライバ等）の
ような、コンピュータシステムで特定の機能を構成する
集積回路デバイス（ＩＣ又はチップ）はリジッドプリン
ト回路カードにマウントされ、電気的に接続されてい
る。これらの機能は、コンピュータプレーナ又はマザー
ボードに電気的に相互接続される回路カード上に配設さ
れるか、又はマザーボード自体にパッケージされ、特定
のコンピュータに要求される機能を実現する。コネクタ
４によってプレーナ３に接続されるリジッド回路カード
２は、大きなプレーナスペースを必要とすることが図１
から解る。さらに、もしカード上にパッケージされた機
能が、プレーナ上に配設されるなら、プレーナのサイズ
は相対的に大きくなる。
プロセッサ及びデバイスドライバ（キーボード・ドライ
バ、ディスプレイ・ドライバ、マウス・ドライバ等）の
ような、コンピュータシステムで特定の機能を構成する
集積回路デバイス（ＩＣ又はチップ）はリジッドプリン
ト回路カードにマウントされ、電気的に接続されてい
る。これらの機能は、コンピュータプレーナ又はマザー
ボードに電気的に相互接続される回路カード上に配設さ
れるか、又はマザーボード自体にパッケージされ、特定
のコンピュータに要求される機能を実現する。コネクタ
４によってプレーナ３に接続されるリジッド回路カード
２は、大きなプレーナスペースを必要とすることが図１
から解る。さらに、もしカード上にパッケージされた機
能が、プレーナ上に配設されるなら、プレーナのサイズ
は相対的に大きくなる。
【０００３】図１には、二枚の回路カード２が接続され
た、コンピュータプレーナ３又はマザーボードの従来構
成が図示されている。プレーナ３及び回路カード２は各
々、回路カード２上のチップ６とプレーナ３上のプロセ
ッサ８とを電気的に相互接続する内部導電層を有してい
る。コネクタ４は、回路カード２及びプレーナ３間を電
気的に接続するのに用いられる。コンピュータ筐体の一
部は、プレーナ３に垂直にほぼ隣接する縁部１０として
図示されている。図２には、その上にメモリ構造を持つ
従来技術のプレーナが図示されている。メモリコントロ
ーラ１２及びメモリモジュール１３は、ＩＢＭコーポレ
ーションにより製造されたダイナミックランダムアクセ
スメモリ（ＤＲＡＭ）チップのような、複数のメモリチ
ップを内蔵できる。これらのモジュールは、種々のタイ
プの普通のコネクタを用いてプレーナに電気的に接続さ
れる普通の、シングルインラインメモリモジュール（Ｓ
ＩＭＭ）のような他のリジッド回路カード上にごく普通
にパッケージできることが解る。プレーナ３の表面領域
の大部分は、メモリコントローラ１２及びメモリモジュ
ール１３を収容するのに用いなければならないことが解
る。さらに、プレーナ３の一部１６のみが、図１に示す
ような中央演算処理ユニット８又は他のコネクタと回路
カードのアセンブリのような、メモリ以外の機能に利用
可能である。従って、プレーナ３からメモリ機能を分離
して再配置する技術は、以前には利用できなかったプレ
ーナのスペースを自由にして、他の目的に使用し、又は
プレーナ従ってコンピュータのサイズを縮小させること
が解る。
た、コンピュータプレーナ３又はマザーボードの従来構
成が図示されている。プレーナ３及び回路カード２は各
々、回路カード２上のチップ６とプレーナ３上のプロセ
ッサ８とを電気的に相互接続する内部導電層を有してい
る。コネクタ４は、回路カード２及びプレーナ３間を電
気的に接続するのに用いられる。コンピュータ筐体の一
部は、プレーナ３に垂直にほぼ隣接する縁部１０として
図示されている。図２には、その上にメモリ構造を持つ
従来技術のプレーナが図示されている。メモリコントロ
ーラ１２及びメモリモジュール１３は、ＩＢＭコーポレ
ーションにより製造されたダイナミックランダムアクセ
スメモリ（ＤＲＡＭ）チップのような、複数のメモリチ
ップを内蔵できる。これらのモジュールは、種々のタイ
プの普通のコネクタを用いてプレーナに電気的に接続さ
れる普通の、シングルインラインメモリモジュール（Ｓ
ＩＭＭ）のような他のリジッド回路カード上にごく普通
にパッケージできることが解る。プレーナ３の表面領域
の大部分は、メモリコントローラ１２及びメモリモジュ
ール１３を収容するのに用いなければならないことが解
る。さらに、プレーナ３の一部１６のみが、図１に示す
ような中央演算処理ユニット８又は他のコネクタと回路
カードのアセンブリのような、メモリ以外の機能に利用
可能である。従って、プレーナ３からメモリ機能を分離
して再配置する技術は、以前には利用できなかったプレ
ーナのスペースを自由にして、他の目的に使用し、又は
プレーナ従ってコンピュータのサイズを縮小させること
が解る。
【０００４】コンピュータサイズを小さくし、しかも柔
軟性と性能を高めるために、フレキシブルケーブルが特
定のプリント回路カードの相互接続を行うのに用いられ
てきた。単一フレキシブルキャリアに一個のチップまた
は一組のチップを設けて、全コンピュータ機能を単一フ
レキシブルキャリア上に実現することは現在知られてい
る。例えば、米国特許第４１７７５１９号及び第４０８
１８９８号明細書には、電子部品をその上に設けたフレ
キシブルキャリアを用いてハンドヘルド計算器の製造が
記載されている。さらに、米国特許第４５９８３３７号
及び第４０６４５５２号明細書には、機能領域を用いた
腕時計の製造が記載されている。米国特許第４９９０９
４８号明細書には、チップを有するフレキシブルプリン
ト回路ボードを組み込んだカメラレンズが記載されてい
る。米国特許第４８４３５２０号明細書には、第一及び
第二の基板に接続されたフレキシブルフィルムに電子部
品を設けた電気回路モジュールが記載されている。米国
特許第４１０４７２８号明細書には、筐体の中に配置さ
れ、その上に配線パターンが形成されたフレキシブル基
板を備える電子装置が記載されている。さらに、米国特
許第５０５００３９号明細書には、個別フレキシブル回
路を用いることによって、チップを有する複数の相互接
続ボードを相互接続することが記述されている。米国特
許第４９９７３７７号明細書は、コネクタを一端に有す
るフレキシブルキャリアがマイクロプロセッサのソケッ
トに差し込まれるコンピュータ用アダプタを開示してい
る。マイクロプロセッサ及び追加メモリチップはフレキ
シブルキャリアの他端上に配置され、それによってコン
ピュータシステムに追加メモリを組み込むことができ
る。さらにまた、本出願の出願人によって１９９１年１
０月２８日出願された米国特許第５２３９４４８号明細
書“マルチモジュールの定式化”（本明細書に後で説明
する）には、フレキシブル基板にコンピュータ機能の複
合領域を形成する方法が開示されている。
軟性と性能を高めるために、フレキシブルケーブルが特
定のプリント回路カードの相互接続を行うのに用いられ
てきた。単一フレキシブルキャリアに一個のチップまた
は一組のチップを設けて、全コンピュータ機能を単一フ
レキシブルキャリア上に実現することは現在知られてい
る。例えば、米国特許第４１７７５１９号及び第４０８
１８９８号明細書には、電子部品をその上に設けたフレ
キシブルキャリアを用いてハンドヘルド計算器の製造が
記載されている。さらに、米国特許第４５９８３３７号
及び第４０６４５５２号明細書には、機能領域を用いた
腕時計の製造が記載されている。米国特許第４９９０９
４８号明細書には、チップを有するフレキシブルプリン
ト回路ボードを組み込んだカメラレンズが記載されてい
る。米国特許第４８４３５２０号明細書には、第一及び
第二の基板に接続されたフレキシブルフィルムに電子部
品を設けた電気回路モジュールが記載されている。米国
特許第４１０４７２８号明細書には、筐体の中に配置さ
れ、その上に配線パターンが形成されたフレキシブル基
板を備える電子装置が記載されている。さらに、米国特
許第５０５００３９号明細書には、個別フレキシブル回
路を用いることによって、チップを有する複数の相互接
続ボードを相互接続することが記述されている。米国特
許第４９９７３７７号明細書は、コネクタを一端に有す
るフレキシブルキャリアがマイクロプロセッサのソケッ
トに差し込まれるコンピュータ用アダプタを開示してい
る。マイクロプロセッサ及び追加メモリチップはフレキ
シブルキャリアの他端上に配置され、それによってコン
ピュータシステムに追加メモリを組み込むことができ
る。さらにまた、本出願の出願人によって１９９１年１
０月２８日出願された米国特許第５２３９４４８号明細
書“マルチモジュールの定式化”（本明細書に後で説明
する）には、フレキシブル基板にコンピュータ機能の複
合領域を形成する方法が開示されている。
【０００５】
【発明が解決しようとする課題】しかしながら、これら
の従来技術では、単一機能アイランドを、回路カード、
プレーナ又は他の入出力接続ポイントに接続するのみで
ある。従って、従来のコンピュータパッケージング技術
を用いて、異なるコンピュータ機能は、プレーナ又はマ
ザーボードに接続される回路カードか、または単一フレ
キシブルキャリアに設けられる。
の従来技術では、単一機能アイランドを、回路カード、
プレーナ又は他の入出力接続ポイントに接続するのみで
ある。従って、従来のコンピュータパッケージング技術
を用いて、異なるコンピュータ機能は、プレーナ又はマ
ザーボードに接続される回路カードか、または単一フレ
キシブルキャリアに設けられる。
【０００６】一般に、コンピュータは、多数の機能（例
えば、グラフィック、メモリ、デバイスドライバ等）を
組み込むように構成されており、コンピュータのサイズ
は、その中に組み込まれる機能の数と性能に比例してい
る。
えば、グラフィック、メモリ、デバイスドライバ等）を
組み込むように構成されており、コンピュータのサイズ
は、その中に組み込まれる機能の数と性能に比例してい
る。
【０００７】従って、相互接続可能で、かつ互換性のあ
るグラフィックアイランド又はメモリアイランドのよう
な、複数の機能アイランドを組み合わせることによっ
て、高性能で、より小型で複雑でないコンピュータを作
ることができることが望まれる。さらに、互いに交換可
能な特定種類の機能アイランドを有することは有利であ
ろう。例えば、低性能のグラフィック機能アイランド
と、高性能のグラフィック機能アイランドとを交換可能
に作ることで、ユーザのニーズと要望に従って、コンピ
ュータシステムの性能を変更する。これらの機能アイラ
ンドはコンピュータ内にパッケージし及び形成すること
で、プレーナのサイズを徹底的に縮小し、これに対応し
てコンピュータのサイズを小さくすることができる。さ
らに、コンピュータの性能は、コンパクトな構成の結
果、短くなった信号ラインの距離に基づいて改善され
る。
るグラフィックアイランド又はメモリアイランドのよう
な、複数の機能アイランドを組み合わせることによっ
て、高性能で、より小型で複雑でないコンピュータを作
ることができることが望まれる。さらに、互いに交換可
能な特定種類の機能アイランドを有することは有利であ
ろう。例えば、低性能のグラフィック機能アイランド
と、高性能のグラフィック機能アイランドとを交換可能
に作ることで、ユーザのニーズと要望に従って、コンピ
ュータシステムの性能を変更する。これらの機能アイラ
ンドはコンピュータ内にパッケージし及び形成すること
で、プレーナのサイズを徹底的に縮小し、これに対応し
てコンピュータのサイズを小さくすることができる。さ
らに、コンピュータの性能は、コンパクトな構成の結
果、短くなった信号ラインの距離に基づいて改善され
る。
【０００８】
【課題を解決するための手段】本発明のコンピュータシ
ステムは、一端側の表面領域に半導体チップが装着さ
れ、他端側の表面領域に外部接続パッドが複数個設けら
れ、そして上記一端側の表面領域及び上記他端側の表面
領域の間の中間表面領域に上記半導体チップと上記外部
接続パッドとを接続する導体パターンがそれぞれ設けら
れた複数枚のフレキシブル基板のそれぞれの上記他端側
の表面領域同士を重ね合わせて、該表面領域のそれぞれ
の外部接続パッドを互いに接続すると共に、該互いに接
続された外部接続パッドをマザー回路ボードの複数個の
接続パッドにそれぞれ接続し、上記中間表面領域で各フ
レキシブル基板を同一方向に折り曲げて筺体内に収容し
たことを特徴とする。そして、それぞれの外部接続パッ
ドが互いに接続された上記複数枚のフレキシブル基板が
複数組設けられ、一つの組の複数枚のフレキシブル基板
の上記互いに接続された外部接続パッドが上記マザー回
路ボードの一辺に設けられた複数個の接続パッドにそれ
ぞれ接続され、そして他の組の複数枚のフレキシブル基
板の上記互いに接続された外部接続パッドが上記マザー
回路ボードの他の辺に設けられた複数個の接続パッドに
それぞれ接続されている。そして、上記複数枚のフレキ
シブル基板のうち少なくとも一枚に設けられた上記半導
体チップが、上記筺体に固定されたヒート・シンクに熱
伝導性エポキシを介して接着されている。そして、上記
筺体に上記半導体チップを収容する空洞部が設けられて
おり、該空洞部内に上記半導体チップが収容されてい
る。そして、上記半導体チップはメモリ・チップであ
る。そして、上記フレキシブル基板の一端側の表面領域
に、外部の周辺装置が接続されるコネクタが設けられて
いる。
ステムは、一端側の表面領域に半導体チップが装着さ
れ、他端側の表面領域に外部接続パッドが複数個設けら
れ、そして上記一端側の表面領域及び上記他端側の表面
領域の間の中間表面領域に上記半導体チップと上記外部
接続パッドとを接続する導体パターンがそれぞれ設けら
れた複数枚のフレキシブル基板のそれぞれの上記他端側
の表面領域同士を重ね合わせて、該表面領域のそれぞれ
の外部接続パッドを互いに接続すると共に、該互いに接
続された外部接続パッドをマザー回路ボードの複数個の
接続パッドにそれぞれ接続し、上記中間表面領域で各フ
レキシブル基板を同一方向に折り曲げて筺体内に収容し
たことを特徴とする。そして、それぞれの外部接続パッ
ドが互いに接続された上記複数枚のフレキシブル基板が
複数組設けられ、一つの組の複数枚のフレキシブル基板
の上記互いに接続された外部接続パッドが上記マザー回
路ボードの一辺に設けられた複数個の接続パッドにそれ
ぞれ接続され、そして他の組の複数枚のフレキシブル基
板の上記互いに接続された外部接続パッドが上記マザー
回路ボードの他の辺に設けられた複数個の接続パッドに
それぞれ接続されている。そして、上記複数枚のフレキ
シブル基板のうち少なくとも一枚に設けられた上記半導
体チップが、上記筺体に固定されたヒート・シンクに熱
伝導性エポキシを介して接着されている。そして、上記
筺体に上記半導体チップを収容する空洞部が設けられて
おり、該空洞部内に上記半導体チップが収容されてい
る。そして、上記半導体チップはメモリ・チップであ
る。そして、上記フレキシブル基板の一端側の表面領域
に、外部の周辺装置が接続されるコネクタが設けられて
いる。
【０００９】より詳しくは、本発明は、上記した機能ア
イランド即ちフレキシブル基板を積層すること、例えば
隣接して積み重ねることを可能にするユニークな方法及
び装置を提供する。機能アイランドは、一端に電気的接
続手段を有するフレキシブル基板上に形成される。電気
的コネクタは、隣接するフレキシブルキャリアを電気的
に相互接続する面を形成するソリッド・バイア上に形成
された複数の接続パッドを備えることができる。ソリッ
ド・バイアと接続パッドとは、機能アイランドを構成す
る基準面、信号ライン及びチップ間、及び他の機能アイ
ランド又はプレーナ上にあるチップ間の電気的通信を行
うために用いられる。
イランド即ちフレキシブル基板を積層すること、例えば
隣接して積み重ねることを可能にするユニークな方法及
び装置を提供する。機能アイランドは、一端に電気的接
続手段を有するフレキシブル基板上に形成される。電気
的コネクタは、隣接するフレキシブルキャリアを電気的
に相互接続する面を形成するソリッド・バイア上に形成
された複数の接続パッドを備えることができる。ソリッ
ド・バイアと接続パッドとは、機能アイランドを構成す
る基準面、信号ライン及びチップ間、及び他の機能アイ
ランド又はプレーナ上にあるチップ間の電気的通信を行
うために用いられる。
【００１０】機能アイランドは電気コネクタを有する端
部が互いに直接に隣接して配置され積み重ねられ、そし
て、プレーナ又は他の接点ポイントに接続される。複数
の機能アイランドは、隣接層の接続パッド上の接合金属
をリフローさせるか、又は市販の押圧タイプのコネクタ
を用いることで、プレーナに着脱可能に固定される。機
能アイランドの残りの部分は、層間のスペース量を変え
て、隣接層内にフレキシブルに配置される。このように
して、隣接フレキシブル層は、並列的に積み重ねること
ができるし、あるいは各層がプレーナに対して異なる角
度で配置される扇子“ファン−アウト”状に積み重ねる
ことができる。
部が互いに直接に隣接して配置され積み重ねられ、そし
て、プレーナ又は他の接点ポイントに接続される。複数
の機能アイランドは、隣接層の接続パッド上の接合金属
をリフローさせるか、又は市販の押圧タイプのコネクタ
を用いることで、プレーナに着脱可能に固定される。機
能アイランドの残りの部分は、層間のスペース量を変え
て、隣接層内にフレキシブルに配置される。このように
して、隣接フレキシブル層は、並列的に積み重ねること
ができるし、あるいは各層がプレーナに対して異なる角
度で配置される扇子“ファン−アウト”状に積み重ねる
ことができる。
【００１１】
【実施例】図３は、前記米国特許５２３９４４８号明細
書に記載される内容で、相互接続されパッケージされた
複数の集積回路デバイスから構成される機能アイランド
を示している。簡単に言えば、フレキシブル基板２０が
図示されており、そのフレキシブル基板２０は、各面上
に回路化されたライン２６を相互接続するバイア２４を
備える。絶縁層２７が、成層技術等を用いて基板２０上
に順次に積層されており、その絶縁層２７内には、接続
パッド２８及び回路化されたライン２６を相互接続する
バイア２４を有する。チップ２２は、最上の絶縁層２７
に、ハンダボール２９及び接続パッド２８を用いて接続
されている。図３は、本発明によって利用できる代表的
なコンピュータ機能アイランド１８を図示している。図
３に示すようにパッケージされた機能は、中央演算処理
ユニットと同じような複雑なコンピュータ機能を具備で
きることが解る。
書に記載される内容で、相互接続されパッケージされた
複数の集積回路デバイスから構成される機能アイランド
を示している。簡単に言えば、フレキシブル基板２０が
図示されており、そのフレキシブル基板２０は、各面上
に回路化されたライン２６を相互接続するバイア２４を
備える。絶縁層２７が、成層技術等を用いて基板２０上
に順次に積層されており、その絶縁層２７内には、接続
パッド２８及び回路化されたライン２６を相互接続する
バイア２４を有する。チップ２２は、最上の絶縁層２７
に、ハンダボール２９及び接続パッド２８を用いて接続
されている。図３は、本発明によって利用できる代表的
なコンピュータ機能アイランド１８を図示している。図
３に示すようにパッケージされた機能は、中央演算処理
ユニットと同じような複雑なコンピュータ機能を具備で
きることが解る。
【００１２】図４には本発明の好適な実施例が示されて
おり、この図には、コンピュータのメモリ機能を付加し
た、十分に縮小させたサイズのプレーナ即ちマザーボー
ド３０が示されている。複数枚のメモリ機能アイランド
即ちフレキシブル基板１４がマザーボード３０の一辺の
接続パッドに接続され、さらに、他のコンピュータ機能
アイランド即ちフレキシブル基板１８が、マザーボード
即ちプレーナ３０の他の辺の接続パッドに接続されてい
る。図４から解るように、メモリコントローラ１２（図
２に示す）は、隣接して積み重ねられた複数のメモリ機
能アイランド１４の最上層の上に設置されている。この
ようなアイランド１４は基本的に図３に示すような個々
のコンピュータ機能である。コンピュータに対するメモ
リ要件を与えることが、アイランド１４により実行され
る機能である。メモリチップ１５は、フレキシブル基板
部材３６を有するモジュール１４上に、電気的に相互接
続されると共に機械的に設置される。メモリコントロー
ラ１２はプレーナ３０上に設置され、電気的接続手段３
２によってプレーナ３０に接続される。勿論、各モジュ
ール１４は、それぞれの基板３６を介してメモリコント
ローラ１２と相互接続されるメモリチップ１５を、その
上に装備している。さらに、種々の数のモジュール１４
を用いて、製造されるコンピュータ用に最適なメモリ容
量を提供することができる。電気的接続手段３２は、ア
イランド１４の電気的接続と同じように、機能アイラン
ド１８をプレーナ３０に相互接続することもできる。電
気的接続手段３２は、モジュール１４又は機能アイラン
ド１８上に実現された機能タイプと適合するためには、
構成を変更できることは明らかである。勿論、実際のモ
ジュール１４は、メモリがコンピュータ機能である機能
アイランドである。プレーナ３０上の残りの電気回路機
構は、中央演算処理機能に必要な電気回路機構や、関連
するサポート構成要素を含むので、プレーナ３０は機能
アイランドとみなすこともできる。この場合、他のコン
ピュータ機能は、追加の機能アイランド１８上に配置さ
れる。
おり、この図には、コンピュータのメモリ機能を付加し
た、十分に縮小させたサイズのプレーナ即ちマザーボー
ド３０が示されている。複数枚のメモリ機能アイランド
即ちフレキシブル基板１４がマザーボード３０の一辺の
接続パッドに接続され、さらに、他のコンピュータ機能
アイランド即ちフレキシブル基板１８が、マザーボード
即ちプレーナ３０の他の辺の接続パッドに接続されてい
る。図４から解るように、メモリコントローラ１２（図
２に示す）は、隣接して積み重ねられた複数のメモリ機
能アイランド１４の最上層の上に設置されている。この
ようなアイランド１４は基本的に図３に示すような個々
のコンピュータ機能である。コンピュータに対するメモ
リ要件を与えることが、アイランド１４により実行され
る機能である。メモリチップ１５は、フレキシブル基板
部材３６を有するモジュール１４上に、電気的に相互接
続されると共に機械的に設置される。メモリコントロー
ラ１２はプレーナ３０上に設置され、電気的接続手段３
２によってプレーナ３０に接続される。勿論、各モジュ
ール１４は、それぞれの基板３６を介してメモリコント
ローラ１２と相互接続されるメモリチップ１５を、その
上に装備している。さらに、種々の数のモジュール１４
を用いて、製造されるコンピュータ用に最適なメモリ容
量を提供することができる。電気的接続手段３２は、ア
イランド１４の電気的接続と同じように、機能アイラン
ド１８をプレーナ３０に相互接続することもできる。電
気的接続手段３２は、モジュール１４又は機能アイラン
ド１８上に実現された機能タイプと適合するためには、
構成を変更できることは明らかである。勿論、実際のモ
ジュール１４は、メモリがコンピュータ機能である機能
アイランドである。プレーナ３０上の残りの電気回路機
構は、中央演算処理機能に必要な電気回路機構や、関連
するサポート構成要素を含むので、プレーナ３０は機能
アイランドとみなすこともできる。この場合、他のコン
ピュータ機能は、追加の機能アイランド１８上に配置さ
れる。
【００１３】図５には、複数の機能アイランドの分解図
と、機能アイランドを、相互接続し、及びプレーナ３０
に相互接続する実施例が示されている。特に、複数のメ
モリ機能アイランド１４が分解して図示されているの
で、それらの間の相互接続を説明できる。図５はメモリ
機能アイランドに関して図示してあるが、図３に示すよ
うなフレキシブル基板に接続されることを唯一の条件と
して、他の種類のコンピュータ機能をも用いることがで
きることに注意すべきである。フレキシブル基板１４の
一端側の表面領域に半導体チップが装着され、他端側の
表面領域に外部接続パッドが複数個設けられ、そして一
端側の表面領域及び他端側の表面領域の間の中間表面領
域に半導体チップと外部接続パッドとを接続する導体パ
ターンがそれぞれ設けられている。そして、このような
複数枚のフレキシブル基板のそれぞれの他端側の表面領
域同士を重ね合わせて、これらの表面領域のそれぞれの
外部接続パッドを互いに接続すると共に、これらの互い
に接続された外部接続パッドをマザー回路ボードの複数
個の接続パッドにそれぞれ接続し、そして中間表面領域
で各フレキシブル基板を同一方向に折り曲げて筺体内に
収容する。機能アイランド１４は、基準面４０を銅−ア
ンバ−銅（ＣＩＣ）又は他の適切な導電材料で作ること
ができる、１信号１基準面（１Ｓ１Ｐ）で簡単に構成す
ることができる。勿論、本発明では、１Ｓ１Ｐよりもっ
と複雑な基板も意図されている。ＣＩＣは、導電層の働
きをするのみならず、シリコンチップとそれらの各機能
アイランドとの膨張を適合させる熱膨張制御を与えるた
めに用いることもできる。絶縁層４１及び４２は、後に
付加される回路化層４３から基準面４０を電気的に絶縁
するために、基準面４０の両面上に設けられる。バイア
４４，４４ａ，４６，４６ａはフレキシブル基板１４内
に、穴開け、レーザアブレージョン等の既知の技術によ
って形成される。バイア４６は、絶縁層４１，４２が基
準面４０に設けられる前に、基準面４０内に形成できる
ので、層４１，４２の絶縁材料のみが、バイア４４，４
６形成のために除去されなければならない材料であるこ
とに注意すべきである。バイア４４，４４ａは、絶縁層
４１又は４２の一つを通って基準面４０を単に露出させ
る“ブラインドバイア”である。基本的に、ブラインド
バイアは、基準面４０への電気的接続を可能にするが、
機能アイランド１４の反対側の面を電気的に接続しな
い。しかしながら、バイア４６はフレキシブル機能アイ
ランド１４を完全に通り抜けており、電気信号をフレキ
シブル機能アイランド１４の全幅を通過させるのに用い
られる。勿論、下向きに設けられたブラインドバイア４
４ａは、バイア４４と共に、チップ１２のＩ／Ｏ５６と
フレキシブル機能アイランド１４の基準面４０との間の
電気信号の伝送を可能にする。
と、機能アイランドを、相互接続し、及びプレーナ３０
に相互接続する実施例が示されている。特に、複数のメ
モリ機能アイランド１４が分解して図示されているの
で、それらの間の相互接続を説明できる。図５はメモリ
機能アイランドに関して図示してあるが、図３に示すよ
うなフレキシブル基板に接続されることを唯一の条件と
して、他の種類のコンピュータ機能をも用いることがで
きることに注意すべきである。フレキシブル基板１４の
一端側の表面領域に半導体チップが装着され、他端側の
表面領域に外部接続パッドが複数個設けられ、そして一
端側の表面領域及び他端側の表面領域の間の中間表面領
域に半導体チップと外部接続パッドとを接続する導体パ
ターンがそれぞれ設けられている。そして、このような
複数枚のフレキシブル基板のそれぞれの他端側の表面領
域同士を重ね合わせて、これらの表面領域のそれぞれの
外部接続パッドを互いに接続すると共に、これらの互い
に接続された外部接続パッドをマザー回路ボードの複数
個の接続パッドにそれぞれ接続し、そして中間表面領域
で各フレキシブル基板を同一方向に折り曲げて筺体内に
収容する。機能アイランド１４は、基準面４０を銅−ア
ンバ−銅（ＣＩＣ）又は他の適切な導電材料で作ること
ができる、１信号１基準面（１Ｓ１Ｐ）で簡単に構成す
ることができる。勿論、本発明では、１Ｓ１Ｐよりもっ
と複雑な基板も意図されている。ＣＩＣは、導電層の働
きをするのみならず、シリコンチップとそれらの各機能
アイランドとの膨張を適合させる熱膨張制御を与えるた
めに用いることもできる。絶縁層４１及び４２は、後に
付加される回路化層４３から基準面４０を電気的に絶縁
するために、基準面４０の両面上に設けられる。バイア
４４，４４ａ，４６，４６ａはフレキシブル基板１４内
に、穴開け、レーザアブレージョン等の既知の技術によ
って形成される。バイア４６は、絶縁層４１，４２が基
準面４０に設けられる前に、基準面４０内に形成できる
ので、層４１，４２の絶縁材料のみが、バイア４４，４
６形成のために除去されなければならない材料であるこ
とに注意すべきである。バイア４４，４４ａは、絶縁層
４１又は４２の一つを通って基準面４０を単に露出させ
る“ブラインドバイア”である。基本的に、ブラインド
バイアは、基準面４０への電気的接続を可能にするが、
機能アイランド１４の反対側の面を電気的に接続しな
い。しかしながら、バイア４６はフレキシブル機能アイ
ランド１４を完全に通り抜けており、電気信号をフレキ
シブル機能アイランド１４の全幅を通過させるのに用い
られる。勿論、下向きに設けられたブラインドバイア４
４ａは、バイア４４と共に、チップ１２のＩ／Ｏ５６と
フレキシブル機能アイランド１４の基準面４０との間の
電気信号の伝送を可能にする。
【００１４】バイア４４及びバイア４６形成に続いて、
以下のような方法でバイア４６内に絶縁材料を設ける。
すなわち、スクイージング等の方法、引き続いて穴開け
処理によって、最初に形成されたバイア４６の内周に絶
縁材料を保持する。銅等のような導電材料４５は、電気
的メッキ、電着等のような手段によってバイア４４内に
設けられる。導電材料４８は、メッキ等のような従来技
術を用いて、バイア４６内の絶縁環状層４７の内側に設
けられる。
以下のような方法でバイア４６内に絶縁材料を設ける。
すなわち、スクイージング等の方法、引き続いて穴開け
処理によって、最初に形成されたバイア４６の内周に絶
縁材料を保持する。銅等のような導電材料４５は、電気
的メッキ、電着等のような手段によってバイア４４内に
設けられる。導電材料４８は、メッキ等のような従来技
術を用いて、バイア４６内の絶縁環状層４７の内側に設
けられる。
【００１５】回路化電気伝送ライン４３は、フレキシブ
ル機能アイランド１４の絶縁層４２の表面に形成され
る。回路化ライン４３は、多数の従来方法のいずれか一
つによって形成される。これら従来方法には、スクリー
ンされ、さらにフォトマスクを介して化学作用のある放
射線にさらされるポリマー薄膜（ＰＴＦ）コーティング
の利用を含んでいる。所望パターンを有するＰＴＦは放
射線によって固化され、そして不所望な（固化されてい
ない）ポリマー薄膜材料が除去されて、所望形状をした
回路ラインが残される。他の方法は、絶縁層４２の表面
に導電性の薄いシード層をスパッタし、その上に伝送ラ
イン４３の所望厚さとパターンで導電材料を電気メッキ
又は電着することを含んでいる。回路化ライン４３の形
成に続いて、電気接続パッド４９を絶縁層４１，４２の
適切な面上に、バイア４６，４４及び４４ａに接して形
成する。接続パッド４９は、バイア４６，４４及び４４
ａ内の導電材料４５，４８の露出端上にメッキさせるこ
とができ、これは周知技術である。接続パッド４９は、
これに電気回路デバイスが接続されるか否か、あるいは
接続パッド４９が隣接する機能コンピュータアイランド
１４を相互接続するのに用いられるかによって、種々の
種類の材料で構成されることに留意すべきである。次
に、集積回路デバイス１５を接続パッド４９に、コント
ロールド・コラプス・コネクション（以下Ｃ４とする）
技術等を用いて、取り外し可能に接続する。チップ１５
の製造中にチップ上に設けられたハンダボール５０を、
Ｃ４技術を用いて、接続パッド４９に位置合せする。ハ
ンダボール５０がリフローして、チップ１５をフレキシ
ブル機能アイランド１４に電気的且つ機械的に接続す
る。機能アイランド用に選ばれた材料の種類が、チップ
を低温ハンダを用いて接続できるようなものであるなら
ば、メッキまたはスクリーニングのような何れかの周知
技術によって、接続パッド上に前以って堆積しておいた
ハンダをリフローすることによって、Ｃ４タイプのチッ
プを接続することができる。さらに、導電エポキシ材料
も、接続パッド４９にチップ１５を接続することに用い
ることができる。さらに、メモリコントローラチップ１
２を、Ｃ４技術等を用いて上側機能アイランド１４に接
続できる。本出願の出願人による、特開平５ー２０６３
７９号公報、“反転バンプチップコネクタ”には、異な
る形状のＩ／Ｏ及び相互接続材料でチップを単一回路ボ
ードに接続する種々の技術が記述されている。
ル機能アイランド１４の絶縁層４２の表面に形成され
る。回路化ライン４３は、多数の従来方法のいずれか一
つによって形成される。これら従来方法には、スクリー
ンされ、さらにフォトマスクを介して化学作用のある放
射線にさらされるポリマー薄膜（ＰＴＦ）コーティング
の利用を含んでいる。所望パターンを有するＰＴＦは放
射線によって固化され、そして不所望な（固化されてい
ない）ポリマー薄膜材料が除去されて、所望形状をした
回路ラインが残される。他の方法は、絶縁層４２の表面
に導電性の薄いシード層をスパッタし、その上に伝送ラ
イン４３の所望厚さとパターンで導電材料を電気メッキ
又は電着することを含んでいる。回路化ライン４３の形
成に続いて、電気接続パッド４９を絶縁層４１，４２の
適切な面上に、バイア４６，４４及び４４ａに接して形
成する。接続パッド４９は、バイア４６，４４及び４４
ａ内の導電材料４５，４８の露出端上にメッキさせるこ
とができ、これは周知技術である。接続パッド４９は、
これに電気回路デバイスが接続されるか否か、あるいは
接続パッド４９が隣接する機能コンピュータアイランド
１４を相互接続するのに用いられるかによって、種々の
種類の材料で構成されることに留意すべきである。次
に、集積回路デバイス１５を接続パッド４９に、コント
ロールド・コラプス・コネクション（以下Ｃ４とする）
技術等を用いて、取り外し可能に接続する。チップ１５
の製造中にチップ上に設けられたハンダボール５０を、
Ｃ４技術を用いて、接続パッド４９に位置合せする。ハ
ンダボール５０がリフローして、チップ１５をフレキシ
ブル機能アイランド１４に電気的且つ機械的に接続す
る。機能アイランド用に選ばれた材料の種類が、チップ
を低温ハンダを用いて接続できるようなものであるなら
ば、メッキまたはスクリーニングのような何れかの周知
技術によって、接続パッド上に前以って堆積しておいた
ハンダをリフローすることによって、Ｃ４タイプのチッ
プを接続することができる。さらに、導電エポキシ材料
も、接続パッド４９にチップ１５を接続することに用い
ることができる。さらに、メモリコントローラチップ１
２を、Ｃ４技術等を用いて上側機能アイランド１４に接
続できる。本出願の出願人による、特開平５ー２０６３
７９号公報、“反転バンプチップコネクタ”には、異な
る形状のＩ／Ｏ及び相互接続材料でチップを単一回路ボ
ードに接続する種々の技術が記述されている。
【００１６】複数の機能アイランド１４が、図５の矢印
５２によって示される方向に、隣接して積み重ねられ接
続されると、各機能アイランド１４は、互いの間とプレ
ーナ３０とで、電気的に接続されることが解る。例え
ば、チップ１２の入／出力相互接続ポイント（Ｉ／Ｏ）
５６は、基準面４０及びチップ１５のＩ／Ｏ５６と電気
的に接続されることが解る。全てのグランド面４０及び
プレーナ３０の基準面３４の電気的接続は、バイア４４
ａ，４６ａによって行われる。さらに、中間部及び下部
の機能アイランド１４上のチップ１５のＩ／Ｏ５６は、
他の全ての基準面４０と、他の機能アイランド１４上の
メモリコントローラ１２及びチップ１５のＩ／Ｏ５６と
にも相互接続されている。同様に、チップ１２のＩ／Ｏ
５８は、上部の機能アイランド上のチップ１５のＩ／Ｏ
５８と、絶縁層４２の表面上の回路化ライン４３を介し
て電気的に接続されている。さらに、中間部及び下部の
機能アイランド１４上の各チップ１５のＩ／Ｏ５８は、
パッド４９と相互接続する回路化ライン４３を介して、
互いに相互接続されている。隣接機能アイランド１４の
配置によって、回路化ライン４３、接続パッド４９及び
バイア４６を経て、全ての機能アイランド１４のチップ
１２及び１５のＩ／Ｏ５８間で電気信号の伝送ができる
ことが解る。最終的に、チップ１２及び１５は、プレー
ナ３０表面上の回路化層４３を経て、プレーナ３０上の
集積回路デバイス（図示せず）と通信可能である。従っ
て、コンピュータシステム内の集積回路デバイスをより
高密度に配置するために、複数の機能アイランド１４
を、どのように垂直方向に位置合せし、層状に隣接設置
できるかが理解できる。複数の機能アイランド１４の位
置合せ時に、接続パッド４９の接合金属材料をリフロー
することで、機能アイランド１４をプレーナ３０に電気
的及び機械的に接合できることに注意すべきである。さ
らに、押圧タイプの機械的コネクタのような機械的接続
手段５４を用いて、機能アイランド１４とプレーナ３０
との間の電気的、機械的接続を維持することができる。
５２によって示される方向に、隣接して積み重ねられ接
続されると、各機能アイランド１４は、互いの間とプレ
ーナ３０とで、電気的に接続されることが解る。例え
ば、チップ１２の入／出力相互接続ポイント（Ｉ／Ｏ）
５６は、基準面４０及びチップ１５のＩ／Ｏ５６と電気
的に接続されることが解る。全てのグランド面４０及び
プレーナ３０の基準面３４の電気的接続は、バイア４４
ａ，４６ａによって行われる。さらに、中間部及び下部
の機能アイランド１４上のチップ１５のＩ／Ｏ５６は、
他の全ての基準面４０と、他の機能アイランド１４上の
メモリコントローラ１２及びチップ１５のＩ／Ｏ５６と
にも相互接続されている。同様に、チップ１２のＩ／Ｏ
５８は、上部の機能アイランド上のチップ１５のＩ／Ｏ
５８と、絶縁層４２の表面上の回路化ライン４３を介し
て電気的に接続されている。さらに、中間部及び下部の
機能アイランド１４上の各チップ１５のＩ／Ｏ５８は、
パッド４９と相互接続する回路化ライン４３を介して、
互いに相互接続されている。隣接機能アイランド１４の
配置によって、回路化ライン４３、接続パッド４９及び
バイア４６を経て、全ての機能アイランド１４のチップ
１２及び１５のＩ／Ｏ５８間で電気信号の伝送ができる
ことが解る。最終的に、チップ１２及び１５は、プレー
ナ３０表面上の回路化層４３を経て、プレーナ３０上の
集積回路デバイス（図示せず）と通信可能である。従っ
て、コンピュータシステム内の集積回路デバイスをより
高密度に配置するために、複数の機能アイランド１４
を、どのように垂直方向に位置合せし、層状に隣接設置
できるかが理解できる。複数の機能アイランド１４の位
置合せ時に、接続パッド４９の接合金属材料をリフロー
することで、機能アイランド１４をプレーナ３０に電気
的及び機械的に接合できることに注意すべきである。さ
らに、押圧タイプの機械的コネクタのような機械的接続
手段５４を用いて、機能アイランド１４とプレーナ３０
との間の電気的、機械的接続を維持することができる。
【００１７】図５において、矢印によって図示された符
号Ａは、図４に示された“ファン−アウト”構造を形成
するために、用いられる材料と釣り合う半径に折った
り、あるいは曲げたりすることができる機能アイランド
１４上のポイントを表している。本発明を用いて、コン
ピュータシステム内に、種々の構造のフレキシブルアイ
ランド１４を実現できることが解る。勿論、機能アイラ
ンド１４は、コンピュータシステムに要求される特定の
配置を受け入れるために、種々の長さと厚さを有するこ
とができる。例えば、図４の“ファン−アウト”構造を
用いるために、比較的短く、しかも弾力性の小さい機能
アイランドを用いることができる。このようにして、機
能アイランド１４は、必要な機械的強度で一端をプレー
ナ３０に固定することが必要とされる、基本的に自己支
持型である。
号Ａは、図４に示された“ファン−アウト”構造を形成
するために、用いられる材料と釣り合う半径に折った
り、あるいは曲げたりすることができる機能アイランド
１４上のポイントを表している。本発明を用いて、コン
ピュータシステム内に、種々の構造のフレキシブルアイ
ランド１４を実現できることが解る。勿論、機能アイラ
ンド１４は、コンピュータシステムに要求される特定の
配置を受け入れるために、種々の長さと厚さを有するこ
とができる。例えば、図４の“ファン−アウト”構造を
用いるために、比較的短く、しかも弾力性の小さい機能
アイランドを用いることができる。このようにして、機
能アイランド１４は、必要な機械的強度で一端をプレー
ナ３０に固定することが必要とされる、基本的に自己支
持型である。
【００１８】図６は、本発明の他の実施例の平面図を示
す。図６は、コンピュータシステム内の機能アイランド
の接続構造の平面図である。図３に示すような機能アイ
ランド１８のフレキシブル基板２０は、図５に示すと共
に前述したような、接続手段３２によって、プレーナ３
０に電気的及び機械的に接続される。チップ２２は、図
３の構造と同じようにして、ハンダボール２９及び接続
パッド２８を介してフレキシブル基板２０に接続され
る。コンピュータカバー１０には穴６４が形成されて図
示されており、その穴６４の大きさは、その中に配置し
て示されるヒートシンク６０に対応している。ヒートシ
ンク６０の突出端部６５はカバー１０の内面に接触して
おり、固定用クランプ６１でヒートシンク６０がカバー
１０の穴６４内に保持されている。好適な実施例では、
市販の熱伝導性エポキシ材料がヒートシンク６０の内面
上にチップ２２を固定するのに用いられており、それに
よって、チップ２２からコンピュータシステムのカバー
１０の周囲外界へ、熱伝導路が形成される。ヒートシン
ク６０は、色や形において、コンピュータカバーの装飾
とマッチさせてもよい。ヒートシンク６０の熱放射率及
び表面積は、チップ２２の接合温度が十分に低いレベル
に維持されるように、チップ２２から発生した熱のカバ
ー１０を経て放射を最大にするように選ばれる。
す。図６は、コンピュータシステム内の機能アイランド
の接続構造の平面図である。図３に示すような機能アイ
ランド１８のフレキシブル基板２０は、図５に示すと共
に前述したような、接続手段３２によって、プレーナ３
０に電気的及び機械的に接続される。チップ２２は、図
３の構造と同じようにして、ハンダボール２９及び接続
パッド２８を介してフレキシブル基板２０に接続され
る。コンピュータカバー１０には穴６４が形成されて図
示されており、その穴６４の大きさは、その中に配置し
て示されるヒートシンク６０に対応している。ヒートシ
ンク６０の突出端部６５はカバー１０の内面に接触して
おり、固定用クランプ６１でヒートシンク６０がカバー
１０の穴６４内に保持されている。好適な実施例では、
市販の熱伝導性エポキシ材料がヒートシンク６０の内面
上にチップ２２を固定するのに用いられており、それに
よって、チップ２２からコンピュータシステムのカバー
１０の周囲外界へ、熱伝導路が形成される。ヒートシン
ク６０は、色や形において、コンピュータカバーの装飾
とマッチさせてもよい。ヒートシンク６０の熱放射率及
び表面積は、チップ２２の接合温度が十分に低いレベル
に維持されるように、チップ２２から発生した熱のカバ
ー１０を経て放射を最大にするように選ばれる。
【００１９】図７は、図６の線７−７側から見た正面図
である。図３に示すような機能アイランド１８の二つの
フレキシブル基板２０は、隣接して配置され、互いに層
状に垂直に位置合せされている。コンピュータカバー１
０は、複数の機能アイランド１８上に設置されたチップ
２２用に、二つのヒートシンク６０を収容する、二つの
穴６４を備えるように図示されている。熱伝導性エポキ
シ材料６３が、チップ２２をヒートシンク６０に固定さ
せるのに用いられる。
である。図３に示すような機能アイランド１８の二つの
フレキシブル基板２０は、隣接して配置され、互いに層
状に垂直に位置合せされている。コンピュータカバー１
０は、複数の機能アイランド１８上に設置されたチップ
２２用に、二つのヒートシンク６０を収容する、二つの
穴６４を備えるように図示されている。熱伝導性エポキ
シ材料６３が、チップ２２をヒートシンク６０に固定さ
せるのに用いられる。
【００２０】コネクタ６９も、カバー１０に設置されて
図示されている。コネクタ６９は、プリンタ、ディスプ
レイ及び外部直接アクセス記憶装置（ＤＡＳＤ）等の周
辺装置をコンピュータシステムに相互接続するのに用い
られるパラレルポートとすることができる。図９は、図
７に示す本発明の実施例に用いることができるコネクタ
６９の前面図である。２５本のピン７０を備えるパラレ
ルタイプのコネクタが図９に示されており、しかも本発
明によって意図されたタイプのコネクタの例示である。
勿論、図９に図示される特定のコネクタに本発明は限定
されるものではなく、アイランド１８上にパッケージさ
れたコンピュータ機能に互換性のある他のコネクタも予
想される。コネクタ６９は、前述した特開平５ー２０６
３７９号公報及び米国特許第５２３９４４８号明細書に
記載されているような方法で、フレキシブル基板２０に
電気的及び機械的に接続可能であり、機能アイランド１
８の構成部品となる。さらに、コンピュータ機能、すな
わちチップ２２をコネクタ６９の近くに配置することに
よって、チップ２２から制御される周辺装置までの距離
を最小にすることができる。例えば、機能アイランド１
８がグラフィックアダプタの場合、高性能チップが、そ
のチップによって制御されるディスプレイに対応するコ
ネクタにより近ければ、コンピュータの性能は高くなる
であろう。この場合、図１に示すように、マザーボード
に接続されたリジッド回路カード上に（又はマザーボー
ド自体の上に）グラフィック機能がある場合よりも、機
能アイランド１８のフレキシブル基板２０内の信号伝送
ラインはより短くなるであろう。
図示されている。コネクタ６９は、プリンタ、ディスプ
レイ及び外部直接アクセス記憶装置（ＤＡＳＤ）等の周
辺装置をコンピュータシステムに相互接続するのに用い
られるパラレルポートとすることができる。図９は、図
７に示す本発明の実施例に用いることができるコネクタ
６９の前面図である。２５本のピン７０を備えるパラレ
ルタイプのコネクタが図９に示されており、しかも本発
明によって意図されたタイプのコネクタの例示である。
勿論、図９に図示される特定のコネクタに本発明は限定
されるものではなく、アイランド１８上にパッケージさ
れたコンピュータ機能に互換性のある他のコネクタも予
想される。コネクタ６９は、前述した特開平５ー２０６
３７９号公報及び米国特許第５２３９４４８号明細書に
記載されているような方法で、フレキシブル基板２０に
電気的及び機械的に接続可能であり、機能アイランド１
８の構成部品となる。さらに、コンピュータ機能、すな
わちチップ２２をコネクタ６９の近くに配置することに
よって、チップ２２から制御される周辺装置までの距離
を最小にすることができる。例えば、機能アイランド１
８がグラフィックアダプタの場合、高性能チップが、そ
のチップによって制御されるディスプレイに対応するコ
ネクタにより近ければ、コンピュータの性能は高くなる
であろう。この場合、図１に示すように、マザーボード
に接続されたリジッド回路カード上に（又はマザーボー
ド自体の上に）グラフィック機能がある場合よりも、機
能アイランド１８のフレキシブル基板２０内の信号伝送
ラインはより短くなるであろう。
【００２１】フレキシブル基板２０及び電気的接続手段
３２は、機能アイランド１８のチップ２２同士及び、プ
レーナ３０と接続された他の電気デバイスと、電気的に
相互接続するのに用いられる。また、図５に関連して記
述したような電気的接続手段３２は、機能アイランド１
８及びプレーナ３０間の相互接続を形成するのに用いら
れる。
３２は、機能アイランド１８のチップ２２同士及び、プ
レーナ３０と接続された他の電気デバイスと、電気的に
相互接続するのに用いられる。また、図５に関連して記
述したような電気的接続手段３２は、機能アイランド１
８及びプレーナ３０間の相互接続を形成するのに用いら
れる。
【００２２】図８は本発明の他の実施例であって、複数
のメモリ機能アイランド１４が受け入れ領域すなわちヒ
ートシンク７０の空洞７１内に配置されている。チップ
１２及びチップ１５の機能アイランド１４への電気的及
び機械的接続は、図５に示し、説明した構造と同じ電気
的接続手段３２を用いて行われる。また、熱伝導性エポ
キシ材料をチップ１５のヒートシンク７０への固定に用
いて、チップ１５を空洞７１内に保持させると共に、発
生した熱をヒートシンク７０を介してカバー１０外の周
囲外界に伝達することができる。さらに、最下部の機能
アイランド１４の下面７４を、エポキシ材料等を用い
て、カバー１０の内面に良好に接着できることが解る。
しかしながら、機能アイランド１４の長さと弾力性と
で、電気的手段３２によって接合される部分を、本来的
には、コンピュータシステム内で独自で立たせることが
可能である。さらに、機能アイランド１４のフレキシブ
ル基板３６の一つは、参照番号７２によって示されるよ
うに、コンピュータシステム内に設置されたプレーナ３
０（図示せず）に接続するため、延長されていなければ
ならない。図８の実施例を用いると、隣接して積み重ね
られた複数の機能アイランドは、コンピュータ内のプレ
ーナ３０の配置とは無関係なコンピュータ内の位置に設
置することができ、これによって、コンピュータシステ
ムに必要なプレーナの大きさを大幅に削減できることが
解る。
のメモリ機能アイランド１４が受け入れ領域すなわちヒ
ートシンク７０の空洞７１内に配置されている。チップ
１２及びチップ１５の機能アイランド１４への電気的及
び機械的接続は、図５に示し、説明した構造と同じ電気
的接続手段３２を用いて行われる。また、熱伝導性エポ
キシ材料をチップ１５のヒートシンク７０への固定に用
いて、チップ１５を空洞７１内に保持させると共に、発
生した熱をヒートシンク７０を介してカバー１０外の周
囲外界に伝達することができる。さらに、最下部の機能
アイランド１４の下面７４を、エポキシ材料等を用い
て、カバー１０の内面に良好に接着できることが解る。
しかしながら、機能アイランド１４の長さと弾力性と
で、電気的手段３２によって接合される部分を、本来的
には、コンピュータシステム内で独自で立たせることが
可能である。さらに、機能アイランド１４のフレキシブ
ル基板３６の一つは、参照番号７２によって示されるよ
うに、コンピュータシステム内に設置されたプレーナ３
０（図示せず）に接続するため、延長されていなければ
ならない。図８の実施例を用いると、隣接して積み重ね
られた複数の機能アイランドは、コンピュータ内のプレ
ーナ３０の配置とは無関係なコンピュータ内の位置に設
置することができ、これによって、コンピュータシステ
ムに必要なプレーナの大きさを大幅に削減できることが
解る。
【００２３】図１０は本発明の斜視図であって、複数の
機能アイランド１８，１４を備える縮小プレーナ３０が
図示されている。プレーナ３０は、Ｃ４接続、ワイヤボ
ンディング、導電性エポキシボンディング、表面実装技
術等のような種々の技術によって、上部に直接に設けら
れたプロセッサ８及びチップ９を有している。プロセッ
サ機能は、適切な低接合温度にするための熱的な対策を
必要とする熱発生要素を含んでいる。プロセッサ８の熱
消散手段は図示されていないが、ヒートシンクがコンピ
ュータカバーにマウントされることを除いて、図６〜図
８に関して上述したものと同じである。メモリ機能は、
図５の方法で、接続手段３２を用いてプレーナ３０と電
気的に相互接続された、複数のチップ１５（図示しな
い）及びコントローラを備える複数モジュール１４を具
備して図示されている。二つの機能アイランド１８も図
示されており、図５の電気的接続手段３２又は同じよう
な構造を用いて、プレーナ３０に接合されている。フレ
キシブル基板２０はコンピュータシステム内に形成さ
れ、図７に示すように、カバー１０に隣接して設置され
ている。機能アイランド１８のチップはヒートシンク６
０に、チップとヒートシンクとの間の密接続が保たれる
ように、熱伝導性エポキシ、又は、圧着、ストラップ等
のような他の手段を用いて接続されている。コネクタ６
９も図示されており、このコネクタ６９は、機能アイラ
ンド１８のチップ及び他の電気的構成部品と関連周辺装
置とを接続するのに用いられる。
機能アイランド１８，１４を備える縮小プレーナ３０が
図示されている。プレーナ３０は、Ｃ４接続、ワイヤボ
ンディング、導電性エポキシボンディング、表面実装技
術等のような種々の技術によって、上部に直接に設けら
れたプロセッサ８及びチップ９を有している。プロセッ
サ機能は、適切な低接合温度にするための熱的な対策を
必要とする熱発生要素を含んでいる。プロセッサ８の熱
消散手段は図示されていないが、ヒートシンクがコンピ
ュータカバーにマウントされることを除いて、図６〜図
８に関して上述したものと同じである。メモリ機能は、
図５の方法で、接続手段３２を用いてプレーナ３０と電
気的に相互接続された、複数のチップ１５（図示しな
い）及びコントローラを備える複数モジュール１４を具
備して図示されている。二つの機能アイランド１８も図
示されており、図５の電気的接続手段３２又は同じよう
な構造を用いて、プレーナ３０に接合されている。フレ
キシブル基板２０はコンピュータシステム内に形成さ
れ、図７に示すように、カバー１０に隣接して設置され
ている。機能アイランド１８のチップはヒートシンク６
０に、チップとヒートシンクとの間の密接続が保たれる
ように、熱伝導性エポキシ、又は、圧着、ストラップ等
のような他の手段を用いて接続されている。コネクタ６
９も図示されており、このコネクタ６９は、機能アイラ
ンド１８のチップ及び他の電気的構成部品と関連周辺装
置とを接続するのに用いられる。
【００２４】従って、図１と図１０とを比較すると、互
いに交換可能でしかも互換性のあるフレキシブル機能ア
イランドの組み合わせを用いることによって、より小型
で複雑でないコンピュータを製造可能であることが解
る。さらに、コンピュータシステムの性能は、プレーナ
内の信号ラインの距離を減少させたことと、関連するコ
ンピュータ機能を接続するのに必要なラインの距離を減
少したことによって、高めることができる。さらにま
た、有用な機能アイランドの使用によって、所望の特性
を有するコンピュータを自由形式で構築できる。その理
由は、他のアイランドとインターフェィスしながら、コ
ンピュータ内の最も有利な場所にアイランドを設置でき
るからである。機能の改良バージョンを、現存のコンピ
ュータの品質を高めることや、最小の開発時間で設計す
ることができる全く新しい製品に用いることができる。
いに交換可能でしかも互換性のあるフレキシブル機能ア
イランドの組み合わせを用いることによって、より小型
で複雑でないコンピュータを製造可能であることが解
る。さらに、コンピュータシステムの性能は、プレーナ
内の信号ラインの距離を減少させたことと、関連するコ
ンピュータ機能を接続するのに必要なラインの距離を減
少したことによって、高めることができる。さらにま
た、有用な機能アイランドの使用によって、所望の特性
を有するコンピュータを自由形式で構築できる。その理
由は、他のアイランドとインターフェィスしながら、コ
ンピュータ内の最も有利な場所にアイランドを設置でき
るからである。機能の改良バージョンを、現存のコンピ
ュータの品質を高めることや、最小の開発時間で設計す
ることができる全く新しい製品に用いることができる。
【図１】二つの従来のリジッド回路カードが接続された
従来技術のプレーナの透視図である。
従来技術のプレーナの透視図である。
【図２】本発明を用いることによって節約できたプレー
ナスペースの量を示すメモリサブシステムの略構造を有
する従来のプレーナを示す図である。
ナスペースの量を示すメモリサブシステムの略構造を有
する従来のプレーナを示す図である。
【図３】フレキシブルキャリアに固定された多層機能ア
イランドの断面図である。
イランドの断面図である。
【図４】本発明の実施例であって、多数のフレキシブル
機能アイランドが隣接して積み重ねられ、互いに電気的
に相互接続されると共に、一枚のプレーナに接続されて
いる状態を示す図である。
機能アイランドが隣接して積み重ねられ、互いに電気的
に相互接続されると共に、一枚のプレーナに接続されて
いる状態を示す図である。
【図５】図４の積み重ねられたフレキシブル機能アイラ
ンドの分解断面図であって、層とプレーナ間の電気的接
続を示す図である。
ンドの分解断面図であって、層とプレーナ間の電気的接
続を示す図である。
【図６】多層機能アイランドの最上層の平面図であっ
て、コンピュータ筐体内での取り付けを示す図である。
て、コンピュータ筐体内での取り付けを示す図である。
【図７】図６における線７−７から見た正面図であっ
て、積み重さねられた機能アイランドを示す図である。
て、積み重さねられた機能アイランドを示す図である。
【図８】本発明の他の実施例であって、熱効率を高める
ために、複数のフレキシブル層をヒートシンクの中間に
配置した状態を示す図である。
ために、複数のフレキシブル層をヒートシンクの中間に
配置した状態を示す図である。
【図９】図７の線９−９から見た図であって、本発明の
機能アイランドと相互接続できる代表的なコネクタを示
す図である。
機能アイランドと相互接続できる代表的なコネクタを示
す図である。
【図１０】本発明の斜視図であって、多数の機能アイラ
ンドを縮小サイズのプレーナに相互接続して、コンピュ
ータシステムを形成する状態を示す図である。
ンドを縮小サイズのプレーナに相互接続して、コンピュ
ータシステムを形成する状態を示す図である。
２ 回路カード ３ コンピュータプレーナ ６，２２ チップ ８ プロセッサ １０ 端部 １２ メモリコントローラ １３ メモリモジュール １４ フレキシブル基板（アイランド） １８ コンピュータ機能フレキシブル基板 ２０ フレキシブル基板 ２４ バイア ２７，４１ 絶縁層 ３０ プレーナ ３２ 電気的接続手段 ４０ 基準面 ４９ 接続パッド ５０ ハンダボール ６０，７０ ヒートシンク ６３ 熱伝導性エポキシ材料 ６４ 穴
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ガスタブ・シュロッケ アメリカ合衆国 テキサス州 オースティ ン スパイスウッド パークウェイ 11101 (56)参考文献 実開 昭59−52687（ＪＰ，Ｕ) 実開 昭64−52033（ＪＰ，Ｕ)
Claims (6)
- 【請求項１】一端側の表面領域に半導体チップが装着さ
れ、他端側の表面領域に外部接続パッドが複数個設けら
れ、そして上記一端側の表面領域及び上記他端側の表面
領域の間の中間表面領域に上記半導体チップと上記外部
接続パッドとを接続する導体パターンがそれぞれ設けら
れた複数枚のフレキシブル基板のそれぞれの上記他端側
の表面領域同士を重ね合わせて、該表面領域のそれぞれ
の外部接続パッドを互いに接続すると共に、該互いに接
続された外部接続パッドをマザー回路ボードの複数個の
接続パッドにそれぞれ接続し、上記中間表面領域で各フ
レキシブル基板を同一方向に折り曲げて筺体内に収容し
たことを特徴とするコンピュータシステム。 - 【請求項２】それぞれの外部接続パッドが互いに接続さ
れた上記複数枚のフレキシブル基板が複数組設けられ、
一つの組の複数枚のフレキシブル基板の上記互いに接続
された外部接続パッドが上記マザー回路ボードの一辺に
設けられた複数個の接続パッドにそれぞれ接続され、そ
して他の組の複数枚のフレキシブル基板の上記互いに接
続された外部接続パッドが上記マザー回路ボードの他の
辺に設けられた複数個の接続パッドにそれぞれ接続され
ていることを特徴とする請求項１記載のコンピュータシ
ステム。 - 【請求項３】上記複数枚のフレキシブル基板のうち少な
くとも一枚に設けられた上記半導体チップが、上記筺体
に固定されたヒート・シンクに熱伝導性エポキシを介し
て接着されていることを特徴とする請求項１若しくは請
求項２記載のコンピュータシステム。 - 【請求項４】上記筺体に上記半導体チップを収容する空
洞部が設けられており、該空洞部内に上記半導体チップ
が収容されていることを特徴とする請求項３記載のコン
ピュータシステム。 - 【請求項５】上記半導体チップはメモリ・チップである
ことを特徴とする請求項１若しくは請求項２記載のコン
ピュータシステム。 - 【請求項６】上記フレキシブル基板の一端側の表面領域
に、外部の周辺装置が接続されるコネクタが設けられて
いることを特徴とする請求項５記載のコンピュータシス
テム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US809992 | 1991-12-18 | ||
| US07/809,992 US5198965A (en) | 1991-12-18 | 1991-12-18 | Free form packaging of specific functions within a computer system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05241684A JPH05241684A (ja) | 1993-09-21 |
| JPH0774979B2 true JPH0774979B2 (ja) | 1995-08-09 |
Family
ID=25202695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4288451A Expired - Lifetime JPH0774979B2 (ja) | 1991-12-18 | 1992-10-27 | フレキシブル基板を有するコンピュータシステム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5198965A (ja) |
| JP (1) | JPH0774979B2 (ja) |
Families Citing this family (73)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0598902A4 (en) * | 1992-02-26 | 1995-06-28 | Seiko Epson Corp | ADDITIONAL ELECTRONIC DEVICE AND ELECTRONIC SYSTEM. |
| US8213431B2 (en) * | 2008-01-18 | 2012-07-03 | The Boeing Company | System and method for enabling wireless real time applications over a wide area network in high signal intermittence environments |
| WO1993023825A1 (fr) * | 1992-05-20 | 1993-11-25 | Seiko Epson Corporation | Cartouche destinee a un appareil electronique |
| US5484959A (en) * | 1992-12-11 | 1996-01-16 | Staktek Corporation | High density lead-on-package fabrication method and apparatus |
| JPH0828583B2 (ja) * | 1992-12-23 | 1996-03-21 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 多層プリント回路基板およびその製作方法、およびボール・ディスペンサ |
| US5766670A (en) * | 1993-11-17 | 1998-06-16 | Ibm | Via fill compositions for direct attach of devices and methods for applying same |
| US5424913A (en) * | 1994-01-11 | 1995-06-13 | Dell Usa, L.P. | Heat sink/component access door for portable computers |
| US5798961A (en) * | 1994-08-23 | 1998-08-25 | Emc Corporation | Non-volatile memory module |
| US5692911A (en) * | 1996-03-27 | 1997-12-02 | Electronic Products, Inc. | Flexible electrical test fixure for integrated circuits on prototype and production printed circuit boards |
| US5808529A (en) * | 1996-07-12 | 1998-09-15 | Storage Technology Corporation | Printed circuit board layering configuration for very high bandwidth interconnect |
| US6551857B2 (en) | 1997-04-04 | 2003-04-22 | Elm Technology Corporation | Three dimensional structure integrated circuits |
| US6310392B1 (en) * | 1998-12-28 | 2001-10-30 | Staktek Group, L.P. | Stacked micro ball grid array packages |
| WO2000046984A1 (de) * | 1999-02-02 | 2000-08-10 | Fastcom Technology S.A. | Modularer aufbau einer intelligenten kamera für die bildsignalverarbeitung |
| US6323060B1 (en) | 1999-05-05 | 2001-11-27 | Dense-Pac Microsystems, Inc. | Stackable flex circuit IC package and method of making same |
| US6234240B1 (en) * | 1999-07-01 | 2001-05-22 | Kioan Cheon | Fanless cooling system for computer |
| US6262895B1 (en) | 2000-01-13 | 2001-07-17 | John A. Forthun | Stackable chip package with flex carrier |
| JP2002117000A (ja) * | 2000-10-05 | 2002-04-19 | Hitachi Ltd | メモリシステムおよび接続部材 |
| JP3687742B2 (ja) * | 2001-07-13 | 2005-08-24 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 機能拡張基板、通信用拡張基板、通信用拡張基板用の絶縁フィルム、コンピュータシステム、機能拡張基板の取り外し方法および電子回路用基板 |
| US7053478B2 (en) * | 2001-10-26 | 2006-05-30 | Staktek Group L.P. | Pitch change and chip scale stacking system |
| US7371609B2 (en) * | 2001-10-26 | 2008-05-13 | Staktek Group L.P. | Stacked module systems and methods |
| US20050009234A1 (en) * | 2001-10-26 | 2005-01-13 | Staktek Group, L.P. | Stacked module systems and methods for CSP packages |
| US20060255446A1 (en) * | 2001-10-26 | 2006-11-16 | Staktek Group, L.P. | Stacked modules and method |
| US20050056921A1 (en) * | 2003-09-15 | 2005-03-17 | Staktek Group L.P. | Stacked module systems and methods |
| US20040195666A1 (en) * | 2001-10-26 | 2004-10-07 | Julian Partridge | Stacked module systems and methods |
| US7656678B2 (en) * | 2001-10-26 | 2010-02-02 | Entorian Technologies, Lp | Stacked module systems |
| US7026708B2 (en) | 2001-10-26 | 2006-04-11 | Staktek Group L.P. | Low profile chip scale stacking system and method |
| US20030234443A1 (en) * | 2001-10-26 | 2003-12-25 | Staktek Group, L.P. | Low profile stacking system and method |
| US7310458B2 (en) | 2001-10-26 | 2007-12-18 | Staktek Group L.P. | Stacked module systems and methods |
| US6576992B1 (en) * | 2001-10-26 | 2003-06-10 | Staktek Group L.P. | Chip scale stacking system and method |
| US7202555B2 (en) * | 2001-10-26 | 2007-04-10 | Staktek Group L.P. | Pitch change and chip scale stacking system and method |
| US6940729B2 (en) * | 2001-10-26 | 2005-09-06 | Staktek Group L.P. | Integrated circuit stacking system and method |
| US6956284B2 (en) | 2001-10-26 | 2005-10-18 | Staktek Group L.P. | Integrated circuit stacking system and method |
| US6914324B2 (en) * | 2001-10-26 | 2005-07-05 | Staktek Group L.P. | Memory expansion and chip scale stacking system and method |
| US7485951B2 (en) * | 2001-10-26 | 2009-02-03 | Entorian Technologies, Lp | Modularized die stacking system and method |
| US7081373B2 (en) | 2001-12-14 | 2006-07-25 | Staktek Group, L.P. | CSP chip stack with flex circuit |
| WO2004015764A2 (en) | 2002-08-08 | 2004-02-19 | Leedy Glenn J | Vertical system integration |
| US6659779B1 (en) * | 2002-09-09 | 2003-12-09 | Hewlett-Packard Development Company, L.P. | Electronic assembly having a removable power supply |
| US6711021B1 (en) * | 2003-01-15 | 2004-03-23 | Hewlett-Packard Development Company, L.P. | Systems and methods that use at least one component to remove the heat generated by at least one other component |
| US20040245615A1 (en) * | 2003-06-03 | 2004-12-09 | Staktek Group, L.P. | Point to point memory expansion system and method |
| US7542304B2 (en) * | 2003-09-15 | 2009-06-02 | Entorian Technologies, Lp | Memory expansion and integrated circuit stacking system and method |
| US7355271B2 (en) * | 2003-09-30 | 2008-04-08 | International Business Machines Corporation | Flexible assembly of stacked chips |
| US7134194B2 (en) * | 2003-11-13 | 2006-11-14 | Delphi Technologies, Inc. | Method of developing an electronic module |
| US20060018070A1 (en) * | 2004-07-21 | 2006-01-26 | International Business Machines Corporation | Diode chip for ESD/EOS protection for multiple element device |
| US20060033187A1 (en) * | 2004-08-12 | 2006-02-16 | Staktek Group, L.P. | Rugged CSP module system and method |
| US20060043558A1 (en) * | 2004-09-01 | 2006-03-02 | Staktek Group L.P. | Stacked integrated circuit cascade signaling system and method |
| US20060055024A1 (en) * | 2004-09-14 | 2006-03-16 | Staktek Group, L.P. | Adapted leaded integrated circuit module |
| US20060072297A1 (en) * | 2004-10-01 | 2006-04-06 | Staktek Group L.P. | Circuit Module Access System and Method |
| US20060118936A1 (en) * | 2004-12-03 | 2006-06-08 | Staktek Group L.P. | Circuit module component mounting system and method |
| US7309914B2 (en) * | 2005-01-20 | 2007-12-18 | Staktek Group L.P. | Inverted CSP stacking system and method |
| US20060175693A1 (en) * | 2005-02-04 | 2006-08-10 | Staktek Group, L.P. | Systems, methods, and apparatus for generating ball-out matrix configuration output for a flex circuit |
| US20060244114A1 (en) * | 2005-04-28 | 2006-11-02 | Staktek Group L.P. | Systems, methods, and apparatus for connecting a set of contacts on an integrated circuit to a flex circuit via a contact beam |
| US7033861B1 (en) | 2005-05-18 | 2006-04-25 | Staktek Group L.P. | Stacked module systems and method |
| US7576995B2 (en) * | 2005-11-04 | 2009-08-18 | Entorian Technologies, Lp | Flex circuit apparatus and method for adding capacitance while conserving circuit board surface area |
| JP4626490B2 (ja) * | 2005-11-07 | 2011-02-09 | ソニー株式会社 | 回路装置 |
| US7508058B2 (en) * | 2006-01-11 | 2009-03-24 | Entorian Technologies, Lp | Stacked integrated circuit module |
| US7508069B2 (en) | 2006-01-11 | 2009-03-24 | Entorian Technologies, Lp | Managed memory component |
| US7605454B2 (en) | 2006-01-11 | 2009-10-20 | Entorian Technologies, Lp | Memory card and method for devising |
| US7304382B2 (en) | 2006-01-11 | 2007-12-04 | Staktek Group L.P. | Managed memory component |
| US7608920B2 (en) * | 2006-01-11 | 2009-10-27 | Entorian Technologies, Lp | Memory card and method for devising |
| US20070158821A1 (en) * | 2006-01-11 | 2007-07-12 | Leland Szewerenko | Managed memory component |
| US20070164416A1 (en) * | 2006-01-17 | 2007-07-19 | James Douglas Wehrly | Managed memory component |
| WO2007108207A1 (ja) * | 2006-03-20 | 2007-09-27 | Sumitomo Bakelite Co., Ltd. | 回路板および接続基板 |
| US7629675B2 (en) * | 2006-05-03 | 2009-12-08 | Marvell International Technology Ltd. | System and method for routing signals between side-by-side die in lead frame type system in a package (SIP) devices |
| US20070262429A1 (en) * | 2006-05-15 | 2007-11-15 | Staktek Group, L.P. | Perimeter stacking system and method |
| US7468553B2 (en) * | 2006-10-20 | 2008-12-23 | Entorian Technologies, Lp | Stackable micropackages and stacked modules |
| US7417310B2 (en) | 2006-11-02 | 2008-08-26 | Entorian Technologies, Lp | Circuit module having force resistant construction |
| US7799182B2 (en) * | 2006-12-01 | 2010-09-21 | Applied Materials, Inc. | Electroplating on roll-to-roll flexible solar cell substrates |
| US20080128019A1 (en) * | 2006-12-01 | 2008-06-05 | Applied Materials, Inc. | Method of metallizing a solar cell substrate |
| US7736928B2 (en) * | 2006-12-01 | 2010-06-15 | Applied Materials, Inc. | Precision printing electroplating through plating mask on a solar cell substrate |
| US7704352B2 (en) * | 2006-12-01 | 2010-04-27 | Applied Materials, Inc. | High-aspect ratio anode and apparatus for high-speed electroplating on a solar cell substrate |
| US20100126849A1 (en) * | 2008-11-24 | 2010-05-27 | Applied Materials, Inc. | Apparatus and method for forming 3d nanostructure electrode for electrochemical battery and capacitor |
| US9078352B2 (en) * | 2012-10-29 | 2015-07-07 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Low inductance flex bond with low thermal resistance |
| US10276487B1 (en) | 2017-10-18 | 2019-04-30 | Micron Technology, Inc. | Semiconductor device with flexible circuit for enabling non-destructive attaching and detaching of device to system board |
Family Cites Families (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3579206A (en) * | 1968-12-16 | 1971-05-18 | Rca Corp | Low inductance interconnection of cryoelectric memory system |
| US3766439A (en) * | 1972-01-12 | 1973-10-16 | Gen Electric | Electronic module using flexible printed circuit board with heat sink means |
| US3718842A (en) * | 1972-04-21 | 1973-02-27 | Texas Instruments Inc | Liquid crystal display mounting structure |
| US4177519A (en) * | 1975-07-28 | 1979-12-04 | Sharp Kabushiki Kaisha | Electronic control assembly mounted on a flexible carrier and manufacture thereof |
| FR2344203A1 (fr) * | 1976-03-09 | 1977-10-07 | Commissariat Energie Atomique | Procede de fabrication d'un dispositif electronique miniaturise et dispositif obtenu par ce procede |
| JPS57193094A (en) * | 1981-05-18 | 1982-11-27 | Matsushita Electric Industrial Co Ltd | Electronic circuit part and method of mounting same |
| JPS5952687U (ja) * | 1982-09-30 | 1984-04-06 | 東芝ライテック株式会社 | 電子部品の取付構造 |
| US4587596A (en) * | 1984-04-09 | 1986-05-06 | Amp Incorporated | High density mother/daughter circuit board connector |
| US4677528A (en) * | 1984-05-31 | 1987-06-30 | Motorola, Inc. | Flexible printed circuit board having integrated circuit die or the like affixed thereto |
| US4677527A (en) * | 1984-07-09 | 1987-06-30 | International Business Machines Corp. | Compact electrical connection and distribution system for pluggable modular devices |
| US4598337A (en) * | 1984-09-17 | 1986-07-01 | Timex Corporation | Electronic circuit board for a timepiece |
| JPH046218Y2 (ja) * | 1985-02-01 | 1992-02-20 | ||
| US4811082A (en) * | 1986-11-12 | 1989-03-07 | International Business Machines Corporation | High performance integrated circuit packaging structure |
| US4744008A (en) * | 1986-11-18 | 1988-05-10 | International Business Machines Corporation | Flexible film chip carrier with decoupling capacitors |
| US4990948A (en) * | 1986-12-27 | 1991-02-05 | Canon Kabushiki Kaisha | Flexible printed circuit board |
| US4843520A (en) * | 1987-02-03 | 1989-06-27 | Matsushita Electric Industrial Co. Ltd. | Electronic circuit module |
| US4933810A (en) * | 1987-04-30 | 1990-06-12 | Honeywell Inc. | Integrated circuit interconnector |
| US4781601A (en) * | 1987-07-06 | 1988-11-01 | Motorola, Inc. | Header for an electronic circuit |
| JPS6452033U (ja) * | 1987-09-25 | 1989-03-30 | ||
| JPH01100227U (ja) * | 1987-12-22 | 1989-07-05 | ||
| US5058053A (en) * | 1988-03-31 | 1991-10-15 | International Business Machines Corporation | High performance computer system with unidirectional information flow |
| US4937707A (en) * | 1988-05-26 | 1990-06-26 | International Business Machines Corporation | Flexible carrier for an electronic device |
| US4914551A (en) * | 1988-07-13 | 1990-04-03 | International Business Machines Corporation | Electronic package with heat spreader member |
| DE3824654A1 (de) * | 1988-07-20 | 1990-02-01 | Ibm Deutschland | Elektronische baueinheit |
| US5008496A (en) * | 1988-09-15 | 1991-04-16 | Siemens Aktiengesellschaft | Three-dimensional printed circuit board |
| US4902236A (en) * | 1988-11-14 | 1990-02-20 | E. I. Du Pont De Nemours And Company | Flex circuit and cable assembly |
| US4928206A (en) * | 1988-11-23 | 1990-05-22 | Ncr Corporation | Foldable printed circuit board |
| JPH02201993A (ja) * | 1989-01-30 | 1990-08-10 | Minolta Camera Co Ltd | プリント基板接続構造 |
| US5053922A (en) * | 1989-08-31 | 1991-10-01 | Hewlett-Packard Company | Demountable tape-automated bonding system |
| US4997377A (en) * | 1990-02-22 | 1991-03-05 | Amp Incorporated | Adaptor for computers |
| US5040997A (en) * | 1990-06-08 | 1991-08-20 | The Foxboro Company | Flex circuit connector assembly and method for manufacturing the same |
| US5057907A (en) * | 1990-06-11 | 1991-10-15 | National Semiconductor Corp. | Method and structure for forming vertical semiconductor interconnection |
| US5050039A (en) * | 1990-06-26 | 1991-09-17 | Digital Equipment Corporation | Multiple circuit chip mounting and cooling arrangement |
-
1991
- 1991-12-18 US US07/809,992 patent/US5198965A/en not_active Expired - Fee Related
-
1992
- 1992-10-27 JP JP4288451A patent/JPH0774979B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05241684A (ja) | 1993-09-21 |
| US5198965A (en) | 1993-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0774979B2 (ja) | フレキシブル基板を有するコンピュータシステム | |
| US5239448A (en) | Formulation of multichip modules | |
| US5391917A (en) | Multiprocessor module packaging | |
| JP2525110B2 (ja) | 集積回路装置及びこれの製造方法 | |
| US5619399A (en) | Multiple chip module mounting assembly and computer using same | |
| US5825630A (en) | Electronic circuit board including a second circuit board attached there to to provide an area of increased circuit density | |
| US5703753A (en) | Mounting assembly for multiple chip module with more than one substrate and computer using same | |
| US6236115B1 (en) | High density integrated circuit packaging with chip stacking and via interconnections | |
| US8559181B2 (en) | Thin multi-chip flex module | |
| US6081026A (en) | High density signal interposer with power and ground wrap | |
| US7405471B2 (en) | Carrier-based electronic module | |
| EP0535479A1 (en) | Multichip integrated circuit packages and systems | |
| US8958214B2 (en) | Motherboard assembly for interconnecting and distributing signals and power | |
| JPH04229645A (ja) | 電子回路パッケージ・モジュール | |
| US6603079B2 (en) | Printed circuit board electrical interconnects | |
| JP2000164765A (ja) | 電源及び接地ラップを具備したクロスト―クノイズ低減形の高密度信号介挿体、並びに、介挿体の製造方法 | |
| US5363275A (en) | Modular component computer system | |
| CN101360394A (zh) | 印刷电路板结构以及电子设备 | |
| US6538213B1 (en) | High density design for organic chip carriers | |
| US4814857A (en) | Circuit module with separate signal and power connectors | |
| JP3247634B2 (ja) | 半導体デバイス・パッケージ及び組み立て方法 | |
| US6691408B2 (en) | Printed circuit board electrical interconnects | |
| JPH04290258A (ja) | マルチチップモジュール | |
| US7679201B2 (en) | Device package | |
| HK1076199B (en) | A multi-configuration processor-memory device |