JPH0775012A - 画像表示装置及び画像表示方法 - Google Patents
画像表示装置及び画像表示方法Info
- Publication number
- JPH0775012A JPH0775012A JP23882893A JP23882893A JPH0775012A JP H0775012 A JPH0775012 A JP H0775012A JP 23882893 A JP23882893 A JP 23882893A JP 23882893 A JP23882893 A JP 23882893A JP H0775012 A JPH0775012 A JP H0775012A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- image
- read
- image signal
- start signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Studio Circuits (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【目的】1個のメモリで画像信号の補間処理を安価に行
える画像表示装置及び画像表示方法を提供することを目
的とする。 【構成】補間回路25は、D/A変換器30でディジタ
ル変換した画像信号をクロックジェネレータ37からの
書込開始信号によりフィールドメモリ31に書き込む
が、このとき、クロックジェネレータ37はフィールド
メモリ31への書込開始信号を該書込開始信号に基づく
書込アドレスが読出開始信号に基づく読出アドレスを追
い越す前に画像信号の読み出しを完了するタイミングで
出力する。また、垂直同期変換回路38は垂直同期信号
を当該読出開始信号の出力タイミングよりも所定時間だ
け早いタイミングに変換した修正垂直同期信号を出力す
る。フィールドメモリ31の画像信号は前記読出開始信
号に基づいて読み出されて、乗算器33及び乗算器34
で係数が乗算された後、加算器35で加算され、D/A
変換器36でアナログに変換された後、補間画像信号と
して出力される。
える画像表示装置及び画像表示方法を提供することを目
的とする。 【構成】補間回路25は、D/A変換器30でディジタ
ル変換した画像信号をクロックジェネレータ37からの
書込開始信号によりフィールドメモリ31に書き込む
が、このとき、クロックジェネレータ37はフィールド
メモリ31への書込開始信号を該書込開始信号に基づく
書込アドレスが読出開始信号に基づく読出アドレスを追
い越す前に画像信号の読み出しを完了するタイミングで
出力する。また、垂直同期変換回路38は垂直同期信号
を当該読出開始信号の出力タイミングよりも所定時間だ
け早いタイミングに変換した修正垂直同期信号を出力す
る。フィールドメモリ31の画像信号は前記読出開始信
号に基づいて読み出されて、乗算器33及び乗算器34
で係数が乗算された後、加算器35で加算され、D/A
変換器36でアナログに変換された後、補間画像信号と
して出力される。
Description
【0001】
【産業上の利用分野】本発明は、画像表示装置に係り、
詳細には、垂直方向の画像の拡大・縮小を行う画像表示
装置に関する。
詳細には、垂直方向の画像の拡大・縮小を行う画像表示
装置に関する。
【0002】
【従来の技術】テレビ受信装置等の画像表示装置におい
ては、近時、技術の進歩に伴って画像の拡大・縮小を行
うものが出現している。
ては、近時、技術の進歩に伴って画像の拡大・縮小を行
うものが出現している。
【0003】特に、画像の拡大を行う方法としては、一
般に、偏向回路の回路定数を増加させることにより画像
を拡大させる方法と、走査線の数を単純に増加させるこ
とにより画像を拡大させる方法と、がある。
般に、偏向回路の回路定数を増加させることにより画像
を拡大させる方法と、走査線の数を単純に増加させるこ
とにより画像を拡大させる方法と、がある。
【0004】上記方法のうち、前者の偏向回路の回路定
数を変える方法は、CRT(Cathode Ray Tube)を用い
た画像表示装置に対してのみ有効な方法であって、液晶
表示装置を用いた画像表示装置に対しては、適用するこ
とができない。
数を変える方法は、CRT(Cathode Ray Tube)を用い
た画像表示装置に対してのみ有効な方法であって、液晶
表示装置を用いた画像表示装置に対しては、適用するこ
とができない。
【0005】また、後者の走査線の数を単純に増加させ
る方法は、表示画面を整数倍の倍率で拡大する場合に
は、問題はないが、整数倍以外の倍率で拡大する場合に
は、走査線の数を単純に増加させただけでは、拡大画像
が不自然な表示になるという問題があった。
る方法は、表示画面を整数倍の倍率で拡大する場合に
は、問題はないが、整数倍以外の倍率で拡大する場合に
は、走査線の数を単純に増加させただけでは、拡大画像
が不自然な表示になるという問題があった。
【0006】そこで、従来の液晶表示装置を用いた画像
表示装置においては、図4に示すように、映像信号を拡
大倍率に合わせて補間する補間回路1を備えており、補
間回路1は、入力されるアナログの映像信号をA/D変
換器2でディジタルの映像信号に変換する。
表示装置においては、図4に示すように、映像信号を拡
大倍率に合わせて補間する補間回路1を備えており、補
間回路1は、入力されるアナログの映像信号をA/D変
換器2でディジタルの映像信号に変換する。
【0007】また、入力される映像信号からクロックジ
ェネレータ3で補間回路1の各部を制御するためのクロ
ックやメモリの読み出し及び書き込みを制御するための
制御信号を生成し、補間回路1の各部に出力する。
ェネレータ3で補間回路1の各部を制御するためのクロ
ックやメモリの読み出し及び書き込みを制御するための
制御信号を生成し、補間回路1の各部に出力する。
【0008】A/D変換器2は、ディジタル変換した映
像信号を2個のフィールドメモリ4及びフィールドメモ
リ5に出力し、フィールドメモリ4及びフィールドメモ
リ5は、入力される映像信号をクロックジェネレータ3
から入力される制御信号に基づいて順次記憶する。
像信号を2個のフィールドメモリ4及びフィールドメモ
リ5に出力し、フィールドメモリ4及びフィールドメモ
リ5は、入力される映像信号をクロックジェネレータ3
から入力される制御信号に基づいて順次記憶する。
【0009】すなわち、図5に示すような映像信号が入
力されると、クロックジェネレータ3が、この映像信号
からフィールドメモリ4の書き込み及び読み出しを制御
するための書込信号1−WE(WEの前の「−」は反転
信号であることを示している。以下、同様。)と読出信
号1−OEを生成して、制御信号としてフィールドメモ
リ4に出力し、また、フィールドメモリ5の書き込み及
び読み出しを制御するための書込信号2−WEと読出信
号2−OEを生成して、制御信号としてフィールドメモ
リ5に出力する。
力されると、クロックジェネレータ3が、この映像信号
からフィールドメモリ4の書き込み及び読み出しを制御
するための書込信号1−WE(WEの前の「−」は反転
信号であることを示している。以下、同様。)と読出信
号1−OEを生成して、制御信号としてフィールドメモ
リ4に出力し、また、フィールドメモリ5の書き込み及
び読み出しを制御するための書込信号2−WEと読出信
号2−OEを生成して、制御信号としてフィールドメモ
リ5に出力する。
【0010】フィールドメモリ4は、書込信号1−WE
がローのとき、書込動作を行い、読出信号1−OEがロ
ーのとき、読出動作を行う。また、フィールドメモリ5
は、書込信号2−WEがローのとき、書込動作を行い、
読出信号2−OEがローのとき、読出動作を行う。
がローのとき、書込動作を行い、読出信号1−OEがロ
ーのとき、読出動作を行う。また、フィールドメモリ5
は、書込信号2−WEがローのとき、書込動作を行い、
読出信号2−OEがローのとき、読出動作を行う。
【0011】そして、各フィールドメモリ4とフィール
ドメモリ5は、それぞれ1フィールド分の映像信号を記
憶する容量を有し、上記制御信号に基づいて、交互に書
き込み及び読み出しを行って、読み出した映像信号をラ
インメモリ6及び乗算器8に出力する。
ドメモリ5は、それぞれ1フィールド分の映像信号を記
憶する容量を有し、上記制御信号に基づいて、交互に書
き込み及び読み出しを行って、読み出した映像信号をラ
インメモリ6及び乗算器8に出力する。
【0012】したがって、図5に示すように、1フィー
ルド分の映像信号A、B、C・・・は、例えば、フィー
ルドメモリ4に映像信号Aが読み込まれると、次の映像
信号Bは、フィールドメモリ5に読み込まれ、この映像
Bが読み込まれるタイミングで、フィールドメモリ4の
映像信号Aが読み出される。この動作を順次繰り返し行
い、フィールドメモリ4とフィールドメモリ5からこの
ように順次出力される映像信号は、図5の最下欄に示す
ように、1フィールドの映像信号A、B、C・・・の順
番となり、この映像信号が、ラインメモリ6及び乗算器
8に入力される。
ルド分の映像信号A、B、C・・・は、例えば、フィー
ルドメモリ4に映像信号Aが読み込まれると、次の映像
信号Bは、フィールドメモリ5に読み込まれ、この映像
Bが読み込まれるタイミングで、フィールドメモリ4の
映像信号Aが読み出される。この動作を順次繰り返し行
い、フィールドメモリ4とフィールドメモリ5からこの
ように順次出力される映像信号は、図5の最下欄に示す
ように、1フィールドの映像信号A、B、C・・・の順
番となり、この映像信号が、ラインメモリ6及び乗算器
8に入力される。
【0013】ラインメモリ6は、フィールドメモリ4及
びフィールドメモリ5から順次入力される1水平走査分
の映像信号a、b、c・・・を1水平走査期間遅延させ
て、乗算器7に出力し、乗算器7は、1水平走査分の映
像信号に係数K1を乗算して、加算器9に出力する。乗
算器8は、フィールドメモリ4及びフィールドメモリ5
から順次入力される1水平走査分の映像信号に係数K2
を乗算して、加算器9に出力する。
びフィールドメモリ5から順次入力される1水平走査分
の映像信号a、b、c・・・を1水平走査期間遅延させ
て、乗算器7に出力し、乗算器7は、1水平走査分の映
像信号に係数K1を乗算して、加算器9に出力する。乗
算器8は、フィールドメモリ4及びフィールドメモリ5
から順次入力される1水平走査分の映像信号に係数K2
を乗算して、加算器9に出力する。
【0014】いま、4/3の倍率で映像を拡大するもの
とすると、図6に示すように、読出開始信号により一方
のフィールドメモリ4(あるいは5)から1水平走査分
毎の映像信号a、b、c・・・が読み出される。なお、
書込開始信号により他方のフィールドメモリ5(あるい
は4)には次の1フィールド分の映像信号が1水平走査
分ずつ書き込まれる。ここで、乗算器7は、クロックジ
ェネレータ3からの制御信号に基づいて、図6に示すよ
うに、係数K1を0/4、1/4、2/4及び3/4に
1水平走査毎に順次変化させ、乗算器8は、クロックジ
ェネレータ3からの制御信号に基づいて、係数K2を4
/4、3/4、2/4及び1/4に1水平走査毎に順次
変化させ、この係数K1及び係数K2を各映像信号に乗
算する。
とすると、図6に示すように、読出開始信号により一方
のフィールドメモリ4(あるいは5)から1水平走査分
毎の映像信号a、b、c・・・が読み出される。なお、
書込開始信号により他方のフィールドメモリ5(あるい
は4)には次の1フィールド分の映像信号が1水平走査
分ずつ書き込まれる。ここで、乗算器7は、クロックジ
ェネレータ3からの制御信号に基づいて、図6に示すよ
うに、係数K1を0/4、1/4、2/4及び3/4に
1水平走査毎に順次変化させ、乗算器8は、クロックジ
ェネレータ3からの制御信号に基づいて、係数K2を4
/4、3/4、2/4及び1/4に1水平走査毎に順次
変化させ、この係数K1及び係数K2を各映像信号に乗
算する。
【0015】そして、加算器9には、このように変化す
る係数K1及び係数K2の乗算された映像信号が、乗算
器7及び乗算器8から順次入力され、加算器9は、これ
ら映像信号を加算して、D/A変換器10に出力する。
る係数K1及び係数K2の乗算された映像信号が、乗算
器7及び乗算器8から順次入力され、加算器9は、これ
ら映像信号を加算して、D/A変換器10に出力する。
【0016】したがって、加算器9の出力は、図6の最
下欄に示すように、各走査線の映像信号に係数を乗算し
て加算するとともに、走査線数が拡大倍率に対応した数
に増加されている。
下欄に示すように、各走査線の映像信号に係数を乗算し
て加算するとともに、走査線数が拡大倍率に対応した数
に増加されている。
【0017】すなわち、映像の倍率が4/3のときに
は、図7に示すように、3本の走査線の映像信号から4
本の走査線の映像信号を走査線間の係数演算を行うこと
により、生成して、補間している。
は、図7に示すように、3本の走査線の映像信号から4
本の走査線の映像信号を走査線間の係数演算を行うこと
により、生成して、補間している。
【0018】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の画像表示装置にあっては、2個のフィールド
メモリを使用して、画像信号の補間処理を行っていたた
め、画像表示装置が高価なものになるという問題があっ
た。
うな従来の画像表示装置にあっては、2個のフィールド
メモリを使用して、画像信号の補間処理を行っていたた
め、画像表示装置が高価なものになるという問題があっ
た。
【0019】そこで、本発明は、1個のメモリで画像信
号の補間処理を安価に行える画像表示装置及び画像表示
方法を提供することを目的としている。
号の補間処理を安価に行える画像表示装置及び画像表示
方法を提供することを目的としている。
【0020】
【課題を解決するための手段】本発明の画像表示装置
は、画像信号を1フィールド分所定のアドレス順に記憶
する記憶手段と、画像信号から少なくとも垂直同期信号
を取り出すとともに、今回の画像信号の前記記憶手段へ
の書き込みの開始を指示する書込開始信号と、前回書き
込まれた画像信号の前記記憶手段からの読み出しの開始
を指示する読出開始信号と、を生成するタイミング生成
手段と、を備え、前記記憶手段に記憶した画像信号に所
定処理を加えた後、表示する画像表示装置であって、前
記タイミング生成手段が、前記書込開始信号に基づく前
記記憶手段への画像信号の書込アドレスが前記読出開始
信号に基づく前記記憶手段からの画像信号の読出アドレ
スを追い越す前に前記記憶手段から画像信号の読み出し
を完了するタイミングで、前記読出開始信号を出力する
とともに、当該読出開始信号の出力タイミングに対応し
て前記垂直同期信号を出力することにより、上記目的を
達成している。
は、画像信号を1フィールド分所定のアドレス順に記憶
する記憶手段と、画像信号から少なくとも垂直同期信号
を取り出すとともに、今回の画像信号の前記記憶手段へ
の書き込みの開始を指示する書込開始信号と、前回書き
込まれた画像信号の前記記憶手段からの読み出しの開始
を指示する読出開始信号と、を生成するタイミング生成
手段と、を備え、前記記憶手段に記憶した画像信号に所
定処理を加えた後、表示する画像表示装置であって、前
記タイミング生成手段が、前記書込開始信号に基づく前
記記憶手段への画像信号の書込アドレスが前記読出開始
信号に基づく前記記憶手段からの画像信号の読出アドレ
スを追い越す前に前記記憶手段から画像信号の読み出し
を完了するタイミングで、前記読出開始信号を出力する
とともに、当該読出開始信号の出力タイミングに対応し
て前記垂直同期信号を出力することにより、上記目的を
達成している。
【0021】また、本発明の画像表示方法は、画像信号
を1フィールド分所定アドレス順に記憶する記憶手段か
ら、書込開始信号に基づいて該記憶手段に今回の画像信
号を書き込み、読出開始信号に基づいて前回書き込まれ
た画像信号を読み出し、この記憶手段から読み出した画
像信号に所定処理を加えた後、表示する画像表示方法で
あって、前記書込開始信号に基づく前記記憶手段の書込
アドレスが前記読出開始信号に基づく前記記憶手段の読
出アドレスを追い越す前に前記記憶手段から画像信号の
読み出しを完了するタイミングで、前記読出開始信号を
出力するとともに、当該読出開始信号の出力タイミング
に対応する垂直同期信号を出力することにより、上記目
的を達成している。
を1フィールド分所定アドレス順に記憶する記憶手段か
ら、書込開始信号に基づいて該記憶手段に今回の画像信
号を書き込み、読出開始信号に基づいて前回書き込まれ
た画像信号を読み出し、この記憶手段から読み出した画
像信号に所定処理を加えた後、表示する画像表示方法で
あって、前記書込開始信号に基づく前記記憶手段の書込
アドレスが前記読出開始信号に基づく前記記憶手段の読
出アドレスを追い越す前に前記記憶手段から画像信号の
読み出しを完了するタイミングで、前記読出開始信号を
出力するとともに、当該読出開始信号の出力タイミング
に対応する垂直同期信号を出力することにより、上記目
的を達成している。
【0022】
【作用】本発明の画像表示装置及び画像表示方法によれ
ば、画像信号を1フィールド分所定アドレス順に記憶す
る記憶手段から、書込開始信号に基づいて該記憶手段に
今回の画像信号を書き込み、読出開始信号に基づいて前
回書き込まれた画像信号を読み出すに際して、前記書込
開始信号に基づく前記記憶手段の書込アドレスが前記読
出開始信号に基づく前記記憶手段の読出アドレスを追い
越す前に、前記記憶手段から画像信号の読み出しを完了
するタイミングで、前記読出開始信号を出力するととも
に、当該読出開始信号の出力タイミングに対応して垂直
同期信号を出力しているので、1個の記憶手段のみで、
画像の拡大・縮小の画像信号の補間処理を行うことがで
き、画像表示装置及び画像表示処理を安価なものとする
ことができる。
ば、画像信号を1フィールド分所定アドレス順に記憶す
る記憶手段から、書込開始信号に基づいて該記憶手段に
今回の画像信号を書き込み、読出開始信号に基づいて前
回書き込まれた画像信号を読み出すに際して、前記書込
開始信号に基づく前記記憶手段の書込アドレスが前記読
出開始信号に基づく前記記憶手段の読出アドレスを追い
越す前に、前記記憶手段から画像信号の読み出しを完了
するタイミングで、前記読出開始信号を出力するととも
に、当該読出開始信号の出力タイミングに対応して垂直
同期信号を出力しているので、1個の記憶手段のみで、
画像の拡大・縮小の画像信号の補間処理を行うことがで
き、画像表示装置及び画像表示処理を安価なものとする
ことができる。
【0023】
【実施例】以下、図面を参照して実施例を説明する。
【0024】図1〜図3は、本発明の画像表示装置及び
画像表示方法の一実施例を示す図であり、本実施例は、
テレビ受信装置に適用したものである。
画像表示方法の一実施例を示す図であり、本実施例は、
テレビ受信装置に適用したものである。
【0025】まず、構成を説明する。
【0026】図1は、テレビ受信装置20の回路ブロッ
ク構成図であり、図1は、特に、画像信号に注目したテ
レビ受信装置20の回路ブロック構成図を示している。
ク構成図であり、図1は、特に、画像信号に注目したテ
レビ受信装置20の回路ブロック構成図を示している。
【0027】テレビ受信装置20は、アンテナ21、チ
ューナ22、TVリニア回路23、同期制御回路24、
補間回路25、コモン駆動回路26、セグメント駆動回
路27及び液晶表示パネル28等を備えている。
ューナ22、TVリニア回路23、同期制御回路24、
補間回路25、コモン駆動回路26、セグメント駆動回
路27及び液晶表示パネル28等を備えている。
【0028】アンテナ21は、テレビ電波を受信して、
受信電波をチューナ22に供給する。
受信電波をチューナ22に供給する。
【0029】チューナ22は、図外の制御回路から入力
されるチューニング信号に応じて指定のチャンネルを選
択し、アンテナ21から供給される受信電波を中間周波
信号に変換して、TVリニア回路23に出力する。
されるチューニング信号に応じて指定のチャンネルを選
択し、アンテナ21から供給される受信電波を中間周波
信号に変換して、TVリニア回路23に出力する。
【0030】TVリニア回路23は、中間周波増幅回
路、映像検波回路、映像増幅回路、AFT検波回路等に
より構成されており、チューナ22から入力される中間
周波信号をその中間周波増幅回路で増幅した後、AFT
検波回路によりAFT検波したり、映像検波回路により
映像検波を行って画像信号を取り出したり、さらに、映
像検波回路の出力する画像信号をその映像増幅回路で増
幅した後、同期制御回路24及び補間回路25に出力す
る。
路、映像検波回路、映像増幅回路、AFT検波回路等に
より構成されており、チューナ22から入力される中間
周波信号をその中間周波増幅回路で増幅した後、AFT
検波回路によりAFT検波したり、映像検波回路により
映像検波を行って画像信号を取り出したり、さらに、映
像検波回路の出力する画像信号をその映像増幅回路で増
幅した後、同期制御回路24及び補間回路25に出力す
る。
【0031】なお、TVリニア回路23で分離された音
声信号は、図外の音声回路に送られ、音声回路で、音声
検波されて低周波信号に変換された後、音声増幅され
て、スピーカから拡声出力される。
声信号は、図外の音声回路に送られ、音声回路で、音声
検波されて低周波信号に変換された後、音声増幅され
て、スピーカから拡声出力される。
【0032】同期制御回路24は、TVリニア回路23
から入力される画像信号に含まれる水平及び垂直同期信
号を分離し、水平同期信号H−SYNC及び垂直同期信
号V−SYNCに基づいて表示制御用のタイミング信号
を作成してセグメント駆動回路27及びコモン駆動回路
26に出力するとともに、該タイミング信号や制御信号
を補間回路25に出力する。
から入力される画像信号に含まれる水平及び垂直同期信
号を分離し、水平同期信号H−SYNC及び垂直同期信
号V−SYNCに基づいて表示制御用のタイミング信号
を作成してセグメント駆動回路27及びコモン駆動回路
26に出力するとともに、該タイミング信号や制御信号
を補間回路25に出力する。
【0033】補間回路25は、後で詳述するように、画
像信号に補間処理を施して、セグメント駆動回路27に
出力する。
像信号に補間処理を施して、セグメント駆動回路27に
出力する。
【0034】セグメント駆動回路27は、補間回路25
から入力される画像信号を同期制御回路24から入力さ
れるタイミング信号により順次読み込み、1ライン分の
画像信号を読み込んだ後、その画像信号に応じて階調信
号を作成して、液晶表示パネル28に出力する。
から入力される画像信号を同期制御回路24から入力さ
れるタイミング信号により順次読み込み、1ライン分の
画像信号を読み込んだ後、その画像信号に応じて階調信
号を作成して、液晶表示パネル28に出力する。
【0035】コモン駆動回路26は、同期制御回路24
から入力されるタイミング信号に従って走査信号を発生
し、液晶表示パネル28のコモン電極を順次駆動する。
から入力されるタイミング信号に従って走査信号を発生
し、液晶表示パネル28のコモン電極を順次駆動する。
【0036】上記補間回路25及び上記同期制御回路2
4の一部は、図2に示すように構成されている。
4の一部は、図2に示すように構成されている。
【0037】すなわち、補間回路25は、A/D変換器
30、フィールドメモリ31、ラインメモリ32、乗算
器33、乗算器34、加算器35及びD/A変換器36
を備えており、同期制御回路24は、クロックジェネレ
ータ37及び垂直同期変換回路38を備えている。
30、フィールドメモリ31、ラインメモリ32、乗算
器33、乗算器34、加算器35及びD/A変換器36
を備えており、同期制御回路24は、クロックジェネレ
ータ37及び垂直同期変換回路38を備えている。
【0038】このA/D変換器30及びクロックジェネ
レータ37に図1のTVリニア回路23から画像信号が
入力され、A/D変換器30は、TVリニア回路23か
ら入力されるアナログの画像信号をディジタルの画像信
号に変換して、フィールドメモリ31に出力する。
レータ37に図1のTVリニア回路23から画像信号が
入力され、A/D変換器30は、TVリニア回路23か
ら入力されるアナログの画像信号をディジタルの画像信
号に変換して、フィールドメモリ31に出力する。
【0039】また、クロックジェネレータ37は、TV
リニア回路23から入力される画像信号から補間回路2
5の各部を制御するためのクロックやメモリの読み出し
及び書き込みを制御するための制御信号を生成して、補
間回路25の各部に出力するするとともに、画像信号か
ら垂直同期信号を抽出して、垂直同期変換回路38に出
力する。
リニア回路23から入力される画像信号から補間回路2
5の各部を制御するためのクロックやメモリの読み出し
及び書き込みを制御するための制御信号を生成して、補
間回路25の各部に出力するするとともに、画像信号か
ら垂直同期信号を抽出して、垂直同期変換回路38に出
力する。
【0040】クロックジェネレータ37は、フィールド
メモリ31に、フィールドメモリ31への画像信号の書
き込みの開始を指示する書込開始信号と、フィールドメ
モリ31から前回書き込まれた画像信号の読み出しの開
始を指示する読出開始信号を出力するが、このとき、こ
の読出開始信号を、後述するように、フィールドメモリ
31への書込開始信号に基づく書込アドレスが、該読出
信号に基づくフィールドメモリ31からの読出アドレス
を追い越す前に、フィールドメモリ31からの画像信号
の読み出しを完了するタイミングで出力する。
メモリ31に、フィールドメモリ31への画像信号の書
き込みの開始を指示する書込開始信号と、フィールドメ
モリ31から前回書き込まれた画像信号の読み出しの開
始を指示する読出開始信号を出力するが、このとき、こ
の読出開始信号を、後述するように、フィールドメモリ
31への書込開始信号に基づく書込アドレスが、該読出
信号に基づくフィールドメモリ31からの読出アドレス
を追い越す前に、フィールドメモリ31からの画像信号
の読み出しを完了するタイミングで出力する。
【0041】フィールドメモリ31は、1フィールド分
の画像信号を記憶する容量を有し、A/D変換器30か
ら入力されるディジタルの画像信号をクロックジェネレ
ータ37から入力される制御信号(書込開始信号)に基
づいて順次記憶するとともに、制御信号(読出開始信
号)に基づいて、記憶した画像信号を順次読み出して、
ラインメモリ32及び乗算器34に出力する。
の画像信号を記憶する容量を有し、A/D変換器30か
ら入力されるディジタルの画像信号をクロックジェネレ
ータ37から入力される制御信号(書込開始信号)に基
づいて順次記憶するとともに、制御信号(読出開始信
号)に基づいて、記憶した画像信号を順次読み出して、
ラインメモリ32及び乗算器34に出力する。
【0042】ラインメモリ32は、クロックジェネレー
タ37からの制御信号に基づいてフィールドメモリ31
から読み出された1水平走査期間の画像信号を記憶し、
画像信号を1水平走査期間遅延させて、乗算器7に出力
する。
タ37からの制御信号に基づいてフィールドメモリ31
から読み出された1水平走査期間の画像信号を記憶し、
画像信号を1水平走査期間遅延させて、乗算器7に出力
する。
【0043】乗算器35は、クロックジェネレータ37
から入力される制御信号に基づいて映像の拡大あるいは
縮小倍率に応じて、例えば、図6に示したように変化す
る係数K1を、ラインメモリ32から入力される画像信
号に乗算し、加算器35に出力する。
から入力される制御信号に基づいて映像の拡大あるいは
縮小倍率に応じて、例えば、図6に示したように変化す
る係数K1を、ラインメモリ32から入力される画像信
号に乗算し、加算器35に出力する。
【0044】乗算器34は、クロックジェネレータ37
から入力される制御信号に基づいて映像の拡大あるいは
縮小倍率に応じて、例えば、図6に示したように変化す
る係数K2を、フィールドメモリ31から入力される画
像信号に乗算し、加算器35に出力する。
から入力される制御信号に基づいて映像の拡大あるいは
縮小倍率に応じて、例えば、図6に示したように変化す
る係数K2を、フィールドメモリ31から入力される画
像信号に乗算し、加算器35に出力する。
【0045】加算器35は、このように変化する係数K
1及び係数K2の乗算された画像信号を加算し、加算結
果をD/A変換器36に出力する。
1及び係数K2の乗算された画像信号を加算し、加算結
果をD/A変換器36に出力する。
【0046】D/A変換器36は、加算器35から入力
される加算結果のディジタルの画像信号をアナログの画
像信号に変換し、補間した画像信号(補間画像信号)と
して、図1のセグメント駆動回路27に出力する。
される加算結果のディジタルの画像信号をアナログの画
像信号に変換し、補間した画像信号(補間画像信号)と
して、図1のセグメント駆動回路27に出力する。
【0047】一方、垂直同期変換回路38は、クロック
ジェネレータ37から入力される垂直同期信号を前記ク
ロックジェネレータ37からフィールドメモリ31に出
力する読出開始信号よりも所定タイミングだけ早いタイ
ミングにタイミング変換して、修正垂直同期信号として
出力する。
ジェネレータ37から入力される垂直同期信号を前記ク
ロックジェネレータ37からフィールドメモリ31に出
力する読出開始信号よりも所定タイミングだけ早いタイ
ミングにタイミング変換して、修正垂直同期信号として
出力する。
【0048】次に、本実施例の動作を説明する。
【0049】いま、テレビ受信装置20は、画像信号を
補間回路25により垂直方向に4/3倍して、液晶表示
パネル28に表示するものとする。
補間回路25により垂直方向に4/3倍して、液晶表示
パネル28に表示するものとする。
【0050】すなわち、補間回路25は、図1のTVリ
ニア回路23から入力される画像信号を、D/A変換器
30で、ディジタルの画像信号に変換し、フィールドメ
モリ31に出力する。
ニア回路23から入力される画像信号を、D/A変換器
30で、ディジタルの画像信号に変換し、フィールドメ
モリ31に出力する。
【0051】フィールドメモリ31は、図3に示すよう
に、D/A変換器30から入力される画像信号をクロッ
クジェネレータ37から入力される書込開始信号に基づ
いて書き込みを開始し、また、クロックジェネレータ3
7から入力される読出開始信号に基づいて読み出しを開
始する。
に、D/A変換器30から入力される画像信号をクロッ
クジェネレータ37から入力される書込開始信号に基づ
いて書き込みを開始し、また、クロックジェネレータ3
7から入力される読出開始信号に基づいて読み出しを開
始する。
【0052】フィールドメモリ31から出力された画像
信号は、そのまま乗算器34に出力され、また、ライン
メモリ32で1ライン分遅延された後、乗算器33に入
力される。そして、乗算器33で、図6に示した順次変
換する係数K1をラインメモリ32から入力される画像
信号に乗算して、加算器35に出力し、乗算器34で、
図6に示した順次変化する係数K2をフィールドメモリ
31から入力される画像信号に乗算して、加算器35に
出力する。
信号は、そのまま乗算器34に出力され、また、ライン
メモリ32で1ライン分遅延された後、乗算器33に入
力される。そして、乗算器33で、図6に示した順次変
換する係数K1をラインメモリ32から入力される画像
信号に乗算して、加算器35に出力し、乗算器34で、
図6に示した順次変化する係数K2をフィールドメモリ
31から入力される画像信号に乗算して、加算器35に
出力する。
【0053】加算器35で、乗算器33の乗算結果の画
像信号と乗算器34の乗算結果の画像信号を加算し、図
6及び図7に示したように、3走査線分の画像信号から
4走査線分の画像信号を生成して、D/A変換器36に
出力する。D/A変換器36は、入力されるディジタル
の画像信号をアナログの画像信号に変換し、補間画像信
号として、セグメント駆動回路27に出力する。
像信号と乗算器34の乗算結果の画像信号を加算し、図
6及び図7に示したように、3走査線分の画像信号から
4走査線分の画像信号を生成して、D/A変換器36に
出力する。D/A変換器36は、入力されるディジタル
の画像信号をアナログの画像信号に変換し、補間画像信
号として、セグメント駆動回路27に出力する。
【0054】ところが、フィールドメモリ31への画像
信号の書き込みとフィールドメモリ31からの画像信号
の読み出しを、従来では、図3に旧フィールドメモリ読
出開始信号として示すように、画像信号から取り出した
垂直同期信号よりも少し遅いタイミングで、読出開始信
号を出力し、この読出開始信号から所定時間後に書込開
始信号を出力していたため、この読出開始信号により開
始された画像信号の読み出しの途中で、書込開始信号に
より開始された画像信号の書き込みの書込アドレスが読
出アドレスを追い越してしまう。
信号の書き込みとフィールドメモリ31からの画像信号
の読み出しを、従来では、図3に旧フィールドメモリ読
出開始信号として示すように、画像信号から取り出した
垂直同期信号よりも少し遅いタイミングで、読出開始信
号を出力し、この読出開始信号から所定時間後に書込開
始信号を出力していたため、この読出開始信号により開
始された画像信号の読み出しの途中で、書込開始信号に
より開始された画像信号の書き込みの書込アドレスが読
出アドレスを追い越してしまう。
【0055】すなわち、フィールドメモリ31では、読
み出しに必要な時間は、書き込みに必要な時間よりも長
時間必要とし、1つのフィールドメモリ31を使用し
て、従来の旧フィールドメモリ読出開始信号のタイミン
グと書込開始信号のタイミングで、フィールドメモリ3
1に書き込みと読み出しを行うと、読出アドレスが書込
アドレスを途中で追い越し、図3に旧フィールドメモリ
出力データとして示すように、フィールドメモリ31の
出力データとして、前回書き込まれたデータだけでな
く、今回書き込まれたデータが出力される。そのため、
適切な画像信号の補間処理を行うことができない。
み出しに必要な時間は、書き込みに必要な時間よりも長
時間必要とし、1つのフィールドメモリ31を使用し
て、従来の旧フィールドメモリ読出開始信号のタイミン
グと書込開始信号のタイミングで、フィールドメモリ3
1に書き込みと読み出しを行うと、読出アドレスが書込
アドレスを途中で追い越し、図3に旧フィールドメモリ
出力データとして示すように、フィールドメモリ31の
出力データとして、前回書き込まれたデータだけでな
く、今回書き込まれたデータが出力される。そのため、
適切な画像信号の補間処理を行うことができない。
【0056】そこで、本実施例では、図3にフィールド
メモリ読出開始信号として示すように、フィールドメモ
リ31の読み出しに必要な時間と書き込みに必要な時間
から、画像信号の読み出しの途中で、書込アドレスが読
出アドレスを追い越す前に、画像信号の読み出しが完了
するタイミングで、クロックジェネレータ37が読出開
始信号を出力している。
メモリ読出開始信号として示すように、フィールドメモ
リ31の読み出しに必要な時間と書き込みに必要な時間
から、画像信号の読み出しの途中で、書込アドレスが読
出アドレスを追い越す前に、画像信号の読み出しが完了
するタイミングで、クロックジェネレータ37が読出開
始信号を出力している。
【0057】その結果、フィールドメモリ31からは、
図3に示すように、前回書き込まれた画像信号のみを1
フィールド期間内に確実に読み出すことができる。
図3に示すように、前回書き込まれた画像信号のみを1
フィールド期間内に確実に読み出すことができる。
【0058】そして、補間回路25のフィールドメモリ
31の読出開始信号のタイミングを早くしたため、図3
に示すように、垂直同期信号のタイミングもその分、垂
直同期変換回路28で、早くして、出力している。具体
的には、垂直同期変換回路38は、クロックジェネレー
タ37の抽出した垂直同期信号をフィールドメモリ31
の読出開始信号よりも所定タイミングだけ早く出力させ
ている。
31の読出開始信号のタイミングを早くしたため、図3
に示すように、垂直同期信号のタイミングもその分、垂
直同期変換回路28で、早くして、出力している。具体
的には、垂直同期変換回路38は、クロックジェネレー
タ37の抽出した垂直同期信号をフィールドメモリ31
の読出開始信号よりも所定タイミングだけ早く出力させ
ている。
【0059】なお、この修正された垂直同期信号は、修
正される前の垂直同期信号あるいはそれに対応する水平
同期信号に基づいて作成されているため、水平同期信号
は、修正する必要はなく、そのまま使用できる。
正される前の垂直同期信号あるいはそれに対応する水平
同期信号に基づいて作成されているため、水平同期信号
は、修正する必要はなく、そのまま使用できる。
【0060】このように、書込開始信号に基づくフィー
ルドメモリ31の書込アドレスが読出開始信号に基づく
フィールドメモリ31の読出アドレスを追い越す前に、
フィールドメモリ31から画像信号の読み出しを完了す
るタイミングで、読出開始信号を出力するとともに、当
該読出開始信号の出力タイミングよりも所定時間だけ早
く垂直同期信号を出力しているので、1個のフィールド
メモリ31のみで、画像の拡大・縮小を行うための画像
信号の補間処理を行うことができ、補間回路25、ひい
ては、テレビ受信装置20を安価なものとすることがで
きる。
ルドメモリ31の書込アドレスが読出開始信号に基づく
フィールドメモリ31の読出アドレスを追い越す前に、
フィールドメモリ31から画像信号の読み出しを完了す
るタイミングで、読出開始信号を出力するとともに、当
該読出開始信号の出力タイミングよりも所定時間だけ早
く垂直同期信号を出力しているので、1個のフィールド
メモリ31のみで、画像の拡大・縮小を行うための画像
信号の補間処理を行うことができ、補間回路25、ひい
ては、テレビ受信装置20を安価なものとすることがで
きる。
【0061】なお、上記実施例においては、テレビ受信
装置20に適用した場合について説明したが、これに限
るものではなく、画像の垂直方向の倍率を変更する画像
表示装置及びその画像表示方法に適用することができ
る。
装置20に適用した場合について説明したが、これに限
るものではなく、画像の垂直方向の倍率を変更する画像
表示装置及びその画像表示方法に適用することができ
る。
【0062】
【発明の効果】本発明によれば、書込開始信号に基づく
記憶手段の書込アドレスが読出開始信号に基づく記憶手
段の読出アドレスを追い越す前に、記憶手段から画像信
号の読み出しを完了するタイミングで、読出開始信号を
出力するとともに、当該読出開始信号の出力タイミング
よりも所定時間だけ早く垂直同期信号を出力しているの
で、1個の記憶手段のみで、画像の拡大・縮小の画像信
号の補間処理を行うことができ、画像表示装置及び画像
表示処理を安価なものとすることができる。
記憶手段の書込アドレスが読出開始信号に基づく記憶手
段の読出アドレスを追い越す前に、記憶手段から画像信
号の読み出しを完了するタイミングで、読出開始信号を
出力するとともに、当該読出開始信号の出力タイミング
よりも所定時間だけ早く垂直同期信号を出力しているの
で、1個の記憶手段のみで、画像の拡大・縮小の画像信
号の補間処理を行うことができ、画像表示装置及び画像
表示処理を安価なものとすることができる。
【図1】本発明の画像表示装置及び画像表示方法の一実
施例を適用したテレビ受信装置の回路ブロック構成図。
施例を適用したテレビ受信装置の回路ブロック構成図。
【図2】図1の補間回路及びクロックジェネレータの詳
細な回路ブロック図。
細な回路ブロック図。
【図3】図2の補間回路及びクロックジェネレータの動
作タイミング図。
作タイミング図。
【図4】従来の画像表示装置の補間回路の一例の回路ブ
ロック図。
ロック図。
【図5】図4の2つのフィールドメモリへの書込信号と
読出信号及びフィールドメモリの出力の関係を示す図。
読出信号及びフィールドメモリの出力の関係を示す図。
【図6】図4の補間処理の動作タイミングを示す図。
【図7】補間前の画像と補間後の画像の関係を示す図。
20 テレビ受信装置 21 アンテナ 22 チューナ 23 TVリニア回路 24 同期制御回路 25 補間回路 26 コモン駆動回路 27 セグメント駆動回路 28 液晶表示パネル 30 A/D変換器 31 フィールドメモリ 32 ラインメモリ 33、34 乗算器 35 加算器 36 D/A変換器 37 クロックジェネレータ 38 垂直同期変換回路
Claims (2)
- 【請求項1】画像信号を1フィールド分所定のアドレス
順に記憶する記憶手段と、 画像信号から少なくとも垂直同期信号を取り出すととも
に、今回の画像信号の前記記憶手段への書き込みの開始
を指示する書込開始信号と、前回書き込まれた画像信号
の前記記憶手段からの読み出しの開始を指示する読出開
始信号と、を生成するタイミング生成手段と、 を備え、前記記憶手段に記憶した画像信号に所定処理を
加えた後、表示する画像表示装置であって、 前記タイミング生成手段は、前記書込開始信号に基づく
前記記憶手段への画像信号の書込アドレスが前記読出開
始信号に基づく前記記憶手段からの画像信号の読出アド
レスを追い越す前に前記記憶手段から画像信号の読み出
しを完了するタイミングで、前記読出開始信号を出力す
るとともに、当該読出開始信号の出力タイミングに対応
して前記垂直同期信号を出力することを特徴とする画像
表示装置。 - 【請求項2】画像信号を1フィールド分所定アドレス順
に記憶する記憶手段から、書込開始信号に基づいて該記
憶手段に今回の画像信号を書き込み、読出開始信号に基
づいて前回書き込まれた画像信号を読み出し、この記憶
手段から読み出した画像信号に所定処理を加えた後、表
示する画像表示方法であって、 前記書込開始信号に基づく前記記憶手段の書込アドレス
が前記読出開始信号に基づく前記記憶手段の読出アドレ
スを追い越す前に前記記憶手段から画像信号の読み出し
を完了するタイミングで、前記読出開始信号を出力する
とともに、当該読出開始信号の出力タイミングに対応し
て垂直同期信号を出力することを特徴とする画像表示方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23882893A JPH0775012A (ja) | 1993-08-31 | 1993-08-31 | 画像表示装置及び画像表示方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23882893A JPH0775012A (ja) | 1993-08-31 | 1993-08-31 | 画像表示装置及び画像表示方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0775012A true JPH0775012A (ja) | 1995-03-17 |
Family
ID=17035881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23882893A Pending JPH0775012A (ja) | 1993-08-31 | 1993-08-31 | 画像表示装置及び画像表示方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0775012A (ja) |
-
1993
- 1993-08-31 JP JP23882893A patent/JPH0775012A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4646446B2 (ja) | 映像信号処理装置 | |
| KR100255907B1 (ko) | 영상신호 변환장치와 텔레비젼신호처리장치 | |
| JP3257728B2 (ja) | 高画質tvのピクチャインピクチャ信号処理方法及びその装置 | |
| JPH06138834A (ja) | ディスプレイ装置 | |
| JPH05292476A (ja) | 汎用走査周期変換装置 | |
| JPH07264519A (ja) | 液晶表示装置 | |
| JPH0775012A (ja) | 画像表示装置及び画像表示方法 | |
| JPH07261145A (ja) | 液晶駆動方法 | |
| JP3457731B2 (ja) | 液晶表示装置 | |
| JP3237783B2 (ja) | 2画面表示テレビ受信機 | |
| JPS6242555B2 (ja) | ||
| JPS6222506B2 (ja) | ||
| JP2005079699A (ja) | 映像・音声信号処理装置及び映像表示・音声出力装置 | |
| JPH07264523A (ja) | 液晶表示装置 | |
| JP2000098962A (ja) | 固定画素表示装置および固定画素表示方法 | |
| JPH0537880A (ja) | 歪み補正回路 | |
| JP2001352526A (ja) | 走査線変換回路および受信装置 | |
| JPH07264522A (ja) | 液晶表示装置 | |
| JPH06339126A (ja) | 画像処理装置 | |
| JPH0759004A (ja) | 多画面表示装置 | |
| JPH0795490A (ja) | インターレース・ディスプレイ装置の映像信号処理装置 | |
| JPH07264521A (ja) | 液晶表示システム | |
| JP2004357028A (ja) | 映像信号処理装置、映像信号生成装置、映像表示装置、および映像信号処理方法 | |
| JP3522299B2 (ja) | 画像記憶装置 | |
| JP2599045B2 (ja) | 垂直方向拡大回路 |