JPH0775013B2 - データ事象記録装置およびｏｅｍｉチャネル活動モニタ装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＯＥＭＩチャネルインタ
フェースとチャネルアダプタの間でデータ転送をモニタ
する装置に係り、特にＯＥＭＩチャネルインタフェース
とチャネルアダプタの間でのデータ転送のためのトレー
ス機能を与える装置に関する。

【０００２】

【従来の技術】大規模計算システムはチャネルアダプタ
を通して互いにインタフェースされることが多い。その
場合、所定のチャネルアダプタは１つの計算システムの
第１のチャネルを他の計算システムの第２のチャネルに
接続する。これらの接続は時分割でなされるのが普通で
あり、ある時間の間でのみ各々のチャネルはデータ転送
を行うために接続される。

【０００３】チャネルとチャネルアダプタの間でデータ
転送を行って問題が生じたとき、生じる可能性のある障
害を診断するには、ＯＥＭＩチャネルとそのアダプタの
境界を横切って生じるデータ転送の分析が有用である。
この場合、ＯＥＭＩチャネルとチャネルアダプタの間で
生じる多くのチャネルバスおよびタグの状態をモニタす
る装置をＯＥＭＩチャネルケーブルに挿入することが技
術的になされている。チャネルアダプタを通して接続さ
れる多重ＯＥＭＩチャネルを用いるシステムでは、それ
ぞれのチャネルとそのアダプタの間のデータ交換の有効
な診断には多重ピースのチャネルインタフェースモニタ
装置が要求される。この装置は、第２チャネルインタフ
ェースで発生しているデータに関して第１のチャネルイ
ンタフェースで生じるデータの相関を与えるものではな
い。このデータの相関は、チャネルアダプタとＯＥＭＩ
チャネルの間のデータ交換から生じる問題を診断する際
に非常に有効である。

【０００４】このような重要な装置に対する必要性の他
に、複雑なチャネルＩ／Ｏ問題をデバッグするチャネル
インタフェースモニタを設置できる熟練者が必要であ
る。

【０００５】有効な結果を得るためには、このようなチ
ャネルインタフェースモニタ装置は、ユーザ制御される
構成および時間スタンピングモニタ事象に対するユーザ
制御タイムベースを有するべきである。更に、サービス
要員がインタフェースに対するチャネルインタフェース
モニタの物理的接続を形成し、遮断する時間を費す必要
性を回避するためにチャネルインタフェースの一部とし
て実施されるチャネルインタフェースモニタが望まれて
いる。チャネルインタフェースモニタをチャネルアダプ
タまたはチャネルインタフェースに取り込むことにより
上記のような問題点は好適に回避されることになる。

【０００６】

【発明が解決しようとする課題】従って、本発明は、Ｏ
ＥＭＩチャネルに関わるチャネルアダプタインタフェー
スに対する構成自在なチャネルインタフェースモニタを
提供することを目的とする。

【０００７】本発明は更に、チャネルインタフェースと
ＯＥＭＩデータチャネルの間に生じるチャネル事象の格
納およびタイムスタンピングを許容するユーザ制御式チ
ャネルモニタを提供することを目的とする。

【０００８】

【課題を解決するための手段】本発明の上記目的および
その他の目的は、単一チップチャネルインタフェースの
一部として埋設されるチャネルインタフェースモニタに
より実現される。このモニタは接続された制御マイクロ
プロセッサにより構成される。マイクロプロセッサは、
メモリマップド入出力（ＮＭＩＯ）ポートを通して、ど
の事象がモニタされるべきかを識別するデータによりチ
ャネルインタフェースモニタを構成する。これらのチャ
ネル事象が検出され、さらにモニタ用に選択された事象
の各々を格納するトレースメモリが設けられる。このト
レースメモリはＭＭＩＯポートを通してアクセスされ、
分析される。

【０００９】本発明を実施する際には、ＭＭＩＯポート
を介してデータがロードされる複数の構成レジスタが設
けられる。これらの構成レジスタは、トレースメモリに
書き込まれるべき事象の識別に用いられ、またモニタ動
作に関わるタイマをトリガする事象を識別するために用
いられ、更に第２チャネルアダプタに対して第１チャネ
ルアダプタに関するある事象の発生の識別のために用い
られる。

【００１０】好適な実施例によれば、入って来るＯＥＭ
Ｉチャネルのデータバスはそのチャネルに関わるＯＥＭ
Ｉタグと共にモニタされる。これらの事象は、それらが
生じた時点を識別するタイムスタンプと共にトレースメ
モリに書き込まれる。トレースメモリがモニタ事象をロ
ードされると、監視マイクロプロセッサはトレースメモ
リをアドレスしてロードデータを検索して分析に供す
る。マイクロプロセッサにはＬＡＮインタフェースが設
けられ、これによりデータがサポートプロセッサにダウ
ンロードされ、都合の良いフォーマットでデバッグ分析
に供される。

【００１１】

【実施例】図１はＯＥＭＩデータチャネル８および９に
対する接続のための１対のチャネルアダプタを示すブロ
ック図である。チャネルアダプタ４，５は構造が同じで
あり、ＯＥＭＩチャネルインタフェース１４を備えてお
り、このＯＥＭＩチャネルインタフェース１４は、デー
タバス１０を通してチャネル８およびチャネル９と共に
セッションを確立するのに必要なプロトコル信号を与え
る。図１に示したチャネルアダプタ４，５においては，
データバス１０は時分割多重化に基づいて割り当てら
れ、チャネル８および９の間にデータ路を与えるものと
される。データバス１０で示されるデータ路がチャネル
８と９の間で接続されている間、各チャネルアダプタ
４，５の各々における装置インタフェース１３はデータ
バス１０により接続された１対の装置に見える。チャネ
ル８および９を接続するために割り当てられた時間増分
のための装置対はＯＥＭＩチャネルインタフェース１４
の各々と通信を確立する。

【００１２】チャネルアダプタ４，５の各々にはＭＩＭ
Ｏポート１１が関連づけられる。このＭＩＭＯポート１
１は監視マイクロプロセッサ２０に接続される。また、
モニタすべき事象を格納することができるメモリである
トレースアレイメモリ１６が設けられる。このトレース
メモリ１６は、ＭＭＩＯポート１１を介してプログラム
される複数の構成レジスタ１２により制御される。

【００１３】マイクロプロセッサ２０は、ＯＥＭＩチャ
ネルインタフェース１４上のどの事象がトレースメモリ
１６に記録され、格納されるべきかを選択することがで
きる。これらの事象と共に、メモリ１６に格納された事
象の各々をタイムスタンプできるタイマ１５が設けら
れ、事象間の時間の計算が可能になる。構成レジスタ１
２に関係してトリガレジスタが設けられて、第１チャネ
ルアダプタである事象が検出されていることを示す信号
を他のチャネルアダプタに与える。これにより、第２チ
ャネルアダプタは第１アダプタにより示される基準同期
時間に対して事象の計時を開始する。

【００１４】マイクロプロセッサ２０は、ＬＡＮ２１を
介して、サポートプロセッサ２２からのコマンドがある
と、トレースメモリアレイ１６の内容を読み出す。トレ
ースメモリアレイに関わるアドレスレジスタ１９はＭＭ
ＩＯポートを介してアドレスしてもよく、各々のアドレ
ス位置に対するトレースメモリアレイの内容は出力レジ
スタ１７に供給される。次に、出力レジスタ１７はＭＭ
ＩＯポートに接続され、メモリ内容をＭＭＩＯバス１８
を通してマイクロプロセッサ２０に転送する機能を与え
る。

【００１５】次に、得られたデータはＬＡＮ２１を介し
てサポートプロセッサ２２に転送される。サポートプロ
セッサ２２内のソフトウェアはトレースデータを好適に
フォーマットすると共にディスプレイし分析に供する。

【００１６】図２は、チャネルモニタ装置を形成するた
めに使用されるハードウェアの詳細を示すブロック図で
ある。ＯＥＭＩチャネルインタフェース１４は、ＯＥＭ
Ｉバスデータ、チャネルタグおよびＯＥＭＩステート表
示を接続されたインタフェースに与えるＯＥＭＩ成端装
置に共通する回路を表す。ＯＥＭＩチャネルタグおよび
その各種ステートはIBM/360 and System/370 I/O Inter
face Channel to Control Unit Original Equipment Ma
nufacturers'Informationなどの多くの文書に示してあ
る。これらの文書にはＯＥＭＩチャネルとＯＥＭＩチャ
ネルインタフェースの間でセッションを確立するために
必要な全ての情報が記載してある。

【００１７】本発明の好適な実施例によれば、特定の識
別された条件の組が論理回路２４に存在するものとして
検出されると、各種のチャネルタグおよびバスデータ並
びにＯＥＭＩステートがトレースアレイメモリ１６に格
納される。トレースアレイメモリ１６に格納されるべき
事象として検出される条件は書込みレジスタ３０で識別
される。この書込みレジスタ３０はＯＥＭＩチャネルイ
ンタフェースに存在する条件と比較され、そして事象が
生じたときはトレースアレイメモリ１６にＷＲＩＴＥコ
マンドが発生される。更に、トレースアレイメモリ１６
の入力レジスタ２３に入力信号を与えるタイマ１５が示
してある。このようにして、入力レジスタ２３からトレ
ースアレイメモリ１６に書き込まれた各々のデータエン
トリには記録されたデータの分析に有用なタイムスタン
プが含まれる。アドレスレジスタ１９およびアドレス発
生器２６は各々のＷＲＩＴＥコマンドで増分され、これ
によりデータエントリがトレースアレイメモリ１６に格
納されるとトレースアレイメモリ１６に新しいアドレス
を提供する。

【００１８】モニタ機能を通しての制御は制御レジスタ
２９により実現される。即ち、制御レジスタ２９は監視
マイクロプロセッサ２０の制御下でＭＭＩＯインタフェ
ース１１からデータをロードされる。制御レジスタデー
タの初めの７ビットはタイマ１５に対する分解能を識別
する。トレースタイマ１５は６ビットタイマであり、オ
−バフロービットを有する。このタイマ１５情報は、Ｗ
ＲＩＴＥコマンドがトレースアレイメモリ１６により受
信される毎に、すでに示したようにアレイに入力され
る。タイマ１５に関わるカウント分割データの値はトレ
ースタイマの分解能を定める。この分解能は２５６増分
で変化され、最大分解能はチャネルアダプタ論理に対す
る単一クロックサイクルタイムである。

【００１９】トリガレジスタ３１は制御レジスタ２９の
２つの他のビット位置により制御される。これらのビッ
トが設定されると、ＯＥＭＩチャネルインタフェース１
４から生成された特定のチャネルタグデータを検出する
際にタイマ１５に対する計時インタバルの開始を識別す
る。これらのビットの１つは、設定されると、トリガレ
ジスタ３１が他のチャネルインタフェースに対してリモ
ートトリガが信号を発生してそのタイマ１５をイネーブ
ルすることをもたらす。トリガレジスタ３１により受信
された第２ビットは、１に設定されると、マイクロプロ
セッサ２０からトリガレジスタ３１に設定された全ての
ビットとＯＥＭＩチャネルインタフェース１４からやっ
て来る全てのＯＥＭＩタグの間に一致が存在するときは
常にトリガ条件を発生する。０に設定されると、トリガ
レジスタ３１に設定されたビットのいずれかとチャネル
インタフェース１４のＯＥＭＩタグの間に一致が存在す
るときは常にトリガ条件が存在する。

【００２０】制御レジスタ２９からのビットは書込みレ
ジスタ３０に印加される。このビットが設定されると、
マイクロプロセッサ２０から設定された全ての書込みレ
ジスタ３０ビットとＯＥＭＩチャネルインタフェースチ
ャネルタグの間に一致がある毎にトレースアレイメモリ
１６に対して生成されたＷＲＩＴＥコマンドが存在す
る。この１ビットに対して０が設定されると、チャネル
タグビットのいずれかと書込みレジスタ３０の内容の間
に一致があるときは常に書込み条件が存在する。

【００２１】トレース停止レジスタ３２は制御レジスタ
から４ビットを受信する。これらのビットの最初のもの
は、トレースアドレスが０にラップバックして直ちに設
定されたときは全てのトレース動作を停止させる。これ
は、トレースアレイメモリ１６が一杯であることを示す
アドレスレジスタ１９のアドレスである。

【００２２】このビットが０に設定されると、マイクロ
プロセッサがそれをディスエーブルするまでまたはトレ
ース停止レジスタ３２から決定されるように他の停止条
件の１つが満足されるまでトレース動作は継続する。

【００２３】トレース停止レジスタ３２に対する第２ビ
ット制御ラインは、設定されると、チャネルアダプタに
エラーが検出されたときはチャネルアダプタに対する全
てのトレース動作を停止させる。これは図２には示して
ない他のデータへのアクセスを要求するが、トレース停
止レジスタビット位置と比較してエラー発生条件から停
止条件を決定するために使用可能である。０に設定され
たときは、トレース停止レジスタ３２の１つ以上の他の
ビットが停止条件を識別するまでエラー条件に直面して
いる場合でもトレース動作は継続する。

【００２４】制御レジスタの第３ビットはトレース停止
レジスタに制御ビットを与え、これは、１に設定され、
ＭＭＩＯバスからダウンロードされたトレース停止レジ
スタ３２で識別された事象が論理回路２４により検出さ
れているときはトレース動作活性の停止をもたらす。ビ
ットが０に設定されたときは、マイクロプロセッサ２０
がディスエーブルコマンドをチャネルアダプタに送出す
るまでトレース動作は継続する。

【００２５】制御レジスタからの第４ビットは、１に設
定され、インタフェース上の全てのＯＥＭＩタグとマイ
クロプロセッサ２０からトレース停止レジスタ３２に設
定された全てのタグデータの間に一致が存在するとき
は、停止条件を発生する。０に設定されたときは、チャ
ネルタグビットのいずれかとトレース停止レジスタ３２
に設定された事象ビットの間に部分的一致が存在すると
きは常に停止条件が発生される。

【００２６】書込みレジスタ３０に対する残るビット位
置は、書込み条件が検出される毎に、トレースアレイメ
モリ１６がチャネルタグおよびバスデータを書き込まれ
るＯＥＭＩタグ条件を代表する事象を定める。上記のよ
うに、書込みレジスタ３０は制御レジスタ２９からの１
ビットと共に動作する。論理回路２４が書込みレジスタ
３０に設定されたチャネルタグ条件を検出すると、ＷＲ
ＩＴＥコマンドがアドレス発生器２６および入力データ
レジスタ２３に供給される。本発明の好適な実施例にお
いては、トレースアレイメモリ１６は、事象が検出され
る毎に、チャネルタグ、チャネルバスデータ、およびタ
イマ１５からのタイムスタンプを連続して書き込まれ
る。タイマ１５は、トリガレジスタ３１が計時インタバ
ルが始まろうとしていることを示した時点で動作を開始
する。

【００２７】トリガレジスタ３１は、タイマ１５がカウ
ントインタバルを開始することをイネーブルすると共
に、制御レジスタ２９から受信された制御ビットに依存
して、他のチャネルアダプタが事象の計時を開始するの
を許可し、これにより異なるチャネルアダプタで実行さ
れるトレース機能の間の計時を同期させる。

【００２８】トレース停止レジスタ３２は、論理回路２
４で停止条件が検出されたとき、トレースアレイメモリ
１６アドレスレジスタ１９を停止させるトレース条件を
与える。論理回路２４はトレース停止レジスタ３２のマ
イクロプロセッサ供給停止事象をＯＥＭＩチャネルイン
タフェースからのチャネルタグデータと比較してトレー
ス機能の停止を行う。

【００２９】アドレスレジスタ１９は論理回路２４によ
り送出されるＷＲＩＴＥコマンドの間にアドレス発生器
２６からアドレスを受信する。アレイアドレスは毎トレ
ースエントリ後、次のアドレスに自動的に増分される。
アドレスが最大（好適な実施例では６３）のとき、この
最大アドレスに入力されたデータに従って、トレースア
ドレスレジスタ１９には、アドレスが０にラップバック
していることを示すラップビットが設定される。このア
ドレスは、保守アダプタ３３がトレースイネーブル信号
を非活性化するとき０に再設定可能である。

【００３０】トレースアレイメモリタイマ１５はオ−バ
フロービットを有する６ビットカウンタである。タイム
ベースは制御レジスタ２９から受信されたデータに従っ
て可変になされる．タイマ１５は、アドレスレジスタ１
９の内容の変化により識別されると、アレイに入力され
る事象が存在する毎に再設定される。

【００３１】図３は、トレースアレイメモリ１６の各々
のアドレスに記入されたデータのフォーマットを示す図
である。トレースアレイメモリ１６は、ＯＥＭＩインタ
フェースの動作に関わるデータを格納する６４×３２ビ
ット論理アレイとして構成される。トレースアレイメモ
リは次の情報を収容している。図３に示したように、第
１ビットはデータの方向をＯＥＭＩインタフェースを通
してインバウンドかアウトバウンドされるものとして識
別する。

【００３２】ＯＥＭＩプロトコルの一部として与えられ
る残りのタグが示され、それらの多くはＩＢＭ／３６０
／３７０ Ｉ／Ｏインタフェース装置に関わる前記文書
に示されている。ＯＥＭＩチャネル活性に関わるステー
トカウンタもチャネルモニタの間に問題となるデータの
一部としてビットを格納している。８チャネルデータバ
スビットもトレースアレイメモリ１６に含まれている。
このチャネルデータに対するデータパリティも与えら
れ、トレースアレイメモリ１６に格納される。トレース
事象間のタイムインタバルを表わす５ビットカウンタか
らなるタイマ１５により与えられるタイムスタンプ信号
が、トレースアレイメモリ１６の残る６ビット中の、も
し存在するなら、オ−バフロービットと共に格納され
る。

【００３３】このようにして、トレースインタバルを通
して進んだ後、ＯＥＭＩチャネルインタフェースに生じ
た正確な条件およびこれらの条件が生じたそれぞれの時
間を示すデータが分析のために得られる。

【００３４】また、装置インタフェース１３からの符号
化ステートビットも示されている。装置インタフェース
１３は実質的には２つのチャネルアダプタ間の接続を代
表する装置をシミュレートしたものである。装置インタ
フェース１３は、検出されたＯＥＭＩチャネルインタフ
ェース情報と共に、トレースアレイメモリ１６にも記録
されるそのプロトコル動作の一部としての装置ステート
を発生する。このようにして、ＯＥＭＩチャネルインタ
フェース情報がトレースされると共に装置インタフェー
ス１３に関する付加情報もモニタされ分析される。

【００３５】ここで、チャネルアダプタの性能をモニタ
する上記構成につき通常のモニタシナリオにより説明す
る。先ず、サポートプロセッサ２２は書込み，トリガ，
およびトレース停止レジスタ３０，３１，および３２に
対する事象の各々を識別する。制御レジスタ２９につい
てすでに示したように、制御レジスタ２９のあるデータ
ビットは書込み，トリガ，および停止動作を行う。これ
らのレジスタに必要なデータはＬＡＮ２１を通してマイ
クロプロセッサ２０にダウンロードされる。次に、マイ
クロプロセッサ２０は、ＭＭＩＯポートを用いてレジス
タ２９〜３２の各々をアドレスして所定チャネル事象の
トレースを構成する。これは、チャネルモニタレジスタ
２９〜３２を構成するＭＭＩＯバス１８上で得られるア
イドルタイムを用いて、チャネルアダプタがなお使用さ
れているときになされる。

【００３６】保守アダプタ３３はマイクロプロセッサ２
０からのＭＭＩＯ ＷＲＩＴＥコマンドを復号して論理
回路２４、アドレスレジスタ１９、およびトリガレジス
タ３１をイネーブルする。次に、トリガレジスタ３１は
トレース事象がモニタされるべき時点を確立する。トリ
ガレジスタ３１の基準が満たされることが最初に示され
たとき、タイマ１５はイネーブルされモニタインタバル
の計時を開始する。ＯＥＭＩチャネルインタフェースの
論理回路２４により検出された引き続く事象は、トレー
スアレイメモリ１６への記録のためにどの事象が生じた
かを判定する。このようにして、トレース停止レジスタ
３２またはマイクロプロセッサが無効にするコマンドに
よりトレース機能を停止させるまで、トレースアレイメ
モリ１６は図３に従ってデータをコンパイル分析に供す
る。

【００３７】トレース動作の終了時には、アドレス発生
器のラップアランドが発生するとき、またはそのような
時間の前に、ＭＭＩＯバス１８を通してマイクロプロセ
ッサ２０に、トレースアレイメモリ１６が一杯であるこ
とを示す割込みが逆送される。この時点で、マイクロプ
ロセッサはＭＭＩＯバス１８を介してトレースアレイメ
モリメモリ１６をアドレスし、更にその内容を出力レジ
スタ１７を通して読み出す。出力レジスタ１７はマイク
ロプロセッサ２０に３２箇所のメモリ位置の格納データ
を逐次供給する。システムサポートプロセッサ２２から
のソフトウェアコマンドを用いて、これらのデータエン
トリはサポートプロセッサ２２にダウンロードされる。
サポートプロセッサ２２の従来のデータ処理ルーチンに
より、データはサポートプロセッサ２２モニタ上に可視
表示できるようにフォーマットされる。

【００３８】完了したトレースデータの組がチャネルア
ダプタのチャネルモニタからサポートプロセッサ２２に
与えられる。他のチャネルアダプタがイネーブルされ、
そのタイマ１５に供給されるリモートトリガによりその
ＯＥＭＩチャネルインタフェースを介してトラヒックを
更にモニタするときは、このデータは同様に、アドレス
バス１８を通してのＭＭＩＯアドレスを用いて、マイク
ロプロセッサ２０にコンパイルされる。

【００３９】このようにして、一実施例に関して、チャ
ネルアダプタの一部として実施できると共にＯＥＭＩチ
ャネルインタフェースを通して生じる各種事象をモニタ
することができるチャネルインタフェースモニタが示さ
れた。当業者には添付したクレームにより示された更に
他の実施例が可能である。

【００４０】

【発明の効果】本発明によれば、ＯＥＭＩチャネルに関
わるチャネルアダプタインタフェース上に構成自在なチ
ャネルインタフェースモニタが得られると共に、チャネ
ルインタフェースとＯＥＭＩデータチャネルの間で生じ
るチャネル事象の格納とタイムスタンプを与えるユーザ
制御チャネルモニタが得られる効果がある。

【図面の簡単な説明】

【図１】第１および第２チャネルアダプタに埋設された
チャネルインタフェースモニタを示すブロック図であ
る。

【図２】本発明の好適な実施例によるチャネルモニタ装
置を詳細に示すブロック図である。

【図３】トレースアレイメモリの物理的データレイアウ
トを示す説明図である。

【符号の説明】

４，５ チャネルアダプタ ８，９ ＯＥＭＩデータチャネル １０ データバス １１ ＭＭＩＯポート １２ 構成レジスタ １４ ＯＥＭＩチャネルインタフェース １５ トレースタイマ １６ メモリ １７ 出力レジスタ １９ アドレスレジスタ ２０ マイクロプロセッサ ２１ ＬＡＮ ２２ サポートプロセッサ ２３ 入力レジスタ ２４ 論理回路 ２９ 制御レジスタ ３０ 書込みレジスタ ３１ トリガレジスタ ３２ トレース停止レジスタ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヒュー・カーティス・ホランド アメリカ合衆国 ペンシルバニア州 ブラ ックニー ロード １ ボックス 329エ ー (72)発明者 ロバート・ジョン・カマラー アメリカ合衆国 ニューヨーク州 エンデ ィコット タフト アベニュー 317 (72)発明者 レイノルド・ガルシア・バルデス アメリカ合衆国 ニューヨーク州 エンデ ィコット アダムス アベニュー 310 (56)参考文献 特開 昭61−235956（ＪＰ，Ａ) 特開 昭62−232055（ＪＰ，Ａ)

Claims (15)

【特許請求の範囲】
1. 【請求項１】ＯＥＭＩデータチャネル用のチャネルイン
   タフェース上でのデータ事象を記録する装置であって、 記録すべきデータバス事象を識別するコマンドを受信す
   る制御レジスタと、 書込みシーケンスを識別するＯＥＭＩタグビットに対応
   する１組のビットを受信し、且つ前記制御レジスタに接
   続されて前記タグビットの交互の選択を識別する書込み
   レジスタと、 前記ＯＥＭＩデータチャネル上の事象を前記書込みレジ
   スタの内容と比較する論理回路と、 前記論理回路により検出され前記書込みレジスタの内容
   により識別されたＯＥＭＩチャネル事象を格納するトレ
   ースメモリと、 前記トレースメモリに書き込まれる事象間の各インタバ
   ルを計時するタイマと、 よりなり、 前記タイマは前記トレースメモリに接続されて事象時刻
   を各事象と共に記録し、且つ前記タイマの分解能を識別
   するコマンドを受取ることを特徴とする、 データ事象記録装置。
2. 【請求項２】ＯＥＭＩ事象を識別するコマンドを受取
   り、且つ前記論理回路に接続されて前記ＯＥＭＩ事象が
   検出されたとき計時シーケンスを開始するトリガレジス
   タを更に備える請求項１記載のデータ事象記録装置。
3. 【請求項３】前記制御レジスタは前記ＯＥＭＩ事象の交
   互の選択を識別する前記トリガレジスタに接続されてい
   る請求項２記載のデータ事象記録装置。
4. 【請求項４】マイクロプロセッサに接続されたバスを通
   して受信されたコマンドに応じて前記トレースメモリを
   アドレス指定する手段と、 前記トレースメモリの内容を前記バスを通して前記マイ
   クロプロセッサに転送し、前記ＯＥＭＩ事象が分析に使
   用できるようにする手段と、 を更に含む請求項１記載のデータ事象記録装置。
5. 【請求項５】チャネル・アダプタに接続されたＯＥＭＩ
   チャネルのデータ事象を記録する装置であって、 ＭＭＩＯバスに接続され前記ＯＥＭＩチャネル上でモニ
   タされるべき事象を識別するコマンドを受取る制御レジ
   スタと、 前記ＭＭＩＯバスから１組のＯＥＭＩ事象を識別する１
   組のデータビットを受取り、前記制御レジスタから制御
   ビットを受取る書込みレジスタと、 タイムスタンプを発生するトレースタイマと、 前記ＯＥＭＩチャネルおよび前記書込みレジスタに接続
   され、前記書込みレジスタにより識別されたＯＥＭＩ事
   象の発生を識別する論理回路と、 前記論理回路が前記発生を検出したとき発生する前記Ｏ
   ＥＭＩチャネル上の情報を格納し、前記トレースタイマ
   により前記情報と共に与えられるタイムスタンプを格納
   するトレースメモリと、 よりなるデータ事象記録装置。
6. 【請求項６】前記書込みレジスタに与えられる前記制御
   ビットは、前記書込みレジスタの内容と前記ＯＥＭＩ事
   象の間の部分的一致があるかまたは完全一致があるかに
   基づき情報が前記トレースメモリに格納されるべきか否
   かを制御する請求項５記載のデータ事象記録装置。
7. 【請求項７】前記ＭＭＩＯバスからデータを受取り、且
   つ前記論理回路に接続されたトレース停止レジスタを含
   み、前記論理回路は、前記チャネル上の状態が前記トレ
   ース停止レジスタのデータと一致するとき前記トレース
   メモリが付加的なデータを格納するのを禁止する請求項
   ５記載のデータ事象記録装置。
8. 【請求項８】前記ＭＭＩＯバスに接続されＯＥＭＩ事象
   を識別するデータを受取り、且つ前記論理回路に接続さ
   れたトリガ・レジスタを含み、前記論理回路は前記ＯＥ
   ＭＩチャネル上で検出された事象が前記トリガレジスタ
   のデータで識別される事象と一致するとき前記トレース
   タイマに対してトリガ信号を発生する請求項６記載のデ
   ータ事象記録装置。
9. 【請求項９】前記トリガレジスタは第２チャネルアダプ
   タに関連づけられたタイマをイネーブルして第２チャネ
   ルに対するモニタインタバルの計時を開始する請求項８
   記載のデータ事象記録装置。
10. 【請求項１０】多重チャネルインタフェースのチャネル
    アダプタに対するＯＥＭＩチャネルの活動をモニタする
    装置であって、 モニタのためのチャネル事象のサブセットの識別を含む
    前記チャネル活動のモニタ動作を制御するコマンドを格
    納する制御レジスタと、 前記制御レジスタの制御下で記録のためにチャネル事象
    を識別する書込みレジスタと、 前記ＯＥＭＩチャネルおよび前記書込みレジスタに接続
    され、前記ＯＥＭＩ事象が前記書込みレジスタの内容と
    一致するときＷＲＩＴＥコマンドを開始する論理回路
    と、 ＷＲＩＴＥコマンドの発生時刻を識別するプログラマブ
    ルトレースタイマと、 前記制御レジスタおよび前記書込みレジスタに接続され
    たバスと、 前記バスを通して前記レジスタにコマンドを供給するマ
    イクロプロセッサと、 前記書込みレジスタの制御下で事象の発生時刻を各事象
    と共に記録するトレースメモリと、 よりなるＯＥＭＩチャネル活動モニタ装置。
11. 【請求項１１】前記トレースメモリおよび前記バスに接
    続され、前記マイクロプロセッサが前記トレースメモリ
    の内容をアドレスすることを許容するアドレス手段と、 前記マイクロプロセッサに前記トレースメモリの内容を
    転送し、前記チャネルの性能の分析を可能にするデータ
    転送手段と、 を更に含む請求項１０記載のＯＥＭＩチャネル活動モニ
    タ装置。
12. 【請求項１２】前記書込みレジスタは、前記制御レジス
    タのステートに依存して、前記チャネル事象の全てが前
    記書込みレジスタの内容と同じであるとき、または前記
    チャネル事象のいずれかが前記レジスタ内容と同じであ
    るときＷＲＩＴＥコマンドを発生する請求項１０記載の
    ＯＥＭＩチャネル活動モニタ装置。
13. 【請求項１３】前記トレースメモリが一杯のとき前記マ
    イクロプロセッサに対して割込みを発生する手段を更に
    含む請求項１０記載のＯＥＭＩチャネル活動モニタ装
    置。
14. 【請求項１４】前記バスに接続されＯＥＭＩ事象を識別
    するコマンドを受取り、且つ前記論理回路に接続され前
    記ＯＥＭＩチャネル事象が検出されたことを他のチャネ
    ルアダプタに知らせるトリガレジスタを更に含む請求項
    １０記載のＯＥＭＩチャネル活動モニタ装置。
15. 【請求項１５】各ＷＲＩＴＥコマンドに応じて前記トレ
    ースメモリを順次アドレス指定し、記憶場所に書込みが
    なされる度にそれに続いて前記トレースタイマにリセッ
    ト信号を与えるアドレス発生回路を更に含む請求項１０
    記載のＯＥＭＩチャネル活動モニタ装置。