JPH0775333A - マグアンプ回路を備えた同期整流ｐｗｍコンバータ - Google Patents
マグアンプ回路を備えた同期整流ｐｗｍコンバータInfo
- Publication number
- JPH0775333A JPH0775333A JP23893293A JP23893293A JPH0775333A JP H0775333 A JPH0775333 A JP H0775333A JP 23893293 A JP23893293 A JP 23893293A JP 23893293 A JP23893293 A JP 23893293A JP H0775333 A JPH0775333 A JP H0775333A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- semiconductor switching
- switching element
- diode
- saturable reactor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 34
- 230000001360 synchronised effect Effects 0.000 claims abstract description 9
- 238000001514 detection method Methods 0.000 claims description 9
- 238000006243 chemical reaction Methods 0.000 abstract description 2
- 230000004907 flux Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Landscapes
- Rectifiers (AREA)
- Control Of Electrical Variables (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】 回路構成が簡単で変換効率がよく出力容量の
大きい多出力コンバータを容易に実現できる同期整流Ｐ
ＷＭコンバータ。 【構成】 トランス１２の１次側回路に設けた半導体ス
イッチング素子１を制御回路９によってＰＷＭ制御する
と共に、２次出力回路における整流回路を半導体スイッ
チング素子２とダイオード５によって構成し、２次出力
回路に設けた分圧抵抗２３と２４、ツエナーダイオード
２０を備えたオペアンプ１９、制御用トランジスタ３よ
りなる電圧検出回路の検出信号をダイオード７を介して
トランス１２の２次側に設けた補助コイル２２と直列接
続した可飽和リアクトル４とダイオード６の接続点にフ
ィードバックさせ、可飽和リアクトル４によって半導体
スイッチング素子２を駆動する。
大きい多出力コンバータを容易に実現できる同期整流Ｐ
ＷＭコンバータ。 【構成】 トランス１２の１次側回路に設けた半導体ス
イッチング素子１を制御回路９によってＰＷＭ制御する
と共に、２次出力回路における整流回路を半導体スイッ
チング素子２とダイオード５によって構成し、２次出力
回路に設けた分圧抵抗２３と２４、ツエナーダイオード
２０を備えたオペアンプ１９、制御用トランジスタ３よ
りなる電圧検出回路の検出信号をダイオード７を介して
トランス１２の２次側に設けた補助コイル２２と直列接
続した可飽和リアクトル４とダイオード６の接続点にフ
ィードバックさせ、可飽和リアクトル４によって半導体
スイッチング素子２を駆動する。
Description
【０００１】
【産業上の利用分野】この発明は、ＯＡ機器，通信機器
等において使用されている直流電源装置を構成するコン
バータに関するものである。
等において使用されている直流電源装置を構成するコン
バータに関するものである。
【０００２】
【従来の技術】マグアンプを２次出力回路に設けた従来
技術による多出力コンバータの１例を図２に示す。図２
において、フォワード・コンバータを構成する２次側の
出力回路１の出力電圧を制御回路１０３にフィードバッ
クさせ、この制御回路１０３により１次側の半導体スイ
ッチング素子１０５をＰＷＭ制御して出力回路１の出力
電圧の安定化をはかっている。２次側の出力回路２に
は、２次側コイルの一端と整流ダイオード１１９との間
に可飽和リアクトル１２８が挿入されており、分圧抵抗
１２１と１２２を介して出力電圧を検出してオペアンプ
１２４に入力させ、基準電圧１２５と比較したうえでそ
の検出信号をｐ型トランジスタ１２６において増幅し、
ダイオード１２７を介して可飽和リアクトル１２８と整
流ダイオード１１９の接続点にフィードバックしてい
る。
技術による多出力コンバータの１例を図２に示す。図２
において、フォワード・コンバータを構成する２次側の
出力回路１の出力電圧を制御回路１０３にフィードバッ
クさせ、この制御回路１０３により１次側の半導体スイ
ッチング素子１０５をＰＷＭ制御して出力回路１の出力
電圧の安定化をはかっている。２次側の出力回路２に
は、２次側コイルの一端と整流ダイオード１１９との間
に可飽和リアクトル１２８が挿入されており、分圧抵抗
１２１と１２２を介して出力電圧を検出してオペアンプ
１２４に入力させ、基準電圧１２５と比較したうえでそ
の検出信号をｐ型トランジスタ１２６において増幅し、
ダイオード１２７を介して可飽和リアクトル１２８と整
流ダイオード１１９の接続点にフィードバックしてい
る。
【０００３】１次入力電圧が変動したときまたは出力回
路１および出力回路２に負荷変動が生じたときは、２次
コイルの抵抗分や整流ダイオード等の電圧降下によって
クロスレギュレーションに誤差が生ずるので、これを補
償するために可飽和リアクトルを含んだマグアンプが用
いられている。即ち、出力回路２における可飽和リアク
トル１２８は、トランス１０４の１次側に設けてある半
導体スイッチング素子１０５がオフの間にｐ型トランジ
スタ１２６を介して印加される電圧によってリセットさ
れる。このリセット磁束量の大きさに等しい磁束変化が
行われるまでは、可飽和リアクトル１２８は大きなイン
ダクタンスを持っているので、半導体スイッチング素子
１０５がオンしても出力回路２には電流が流れない。従
って、制御用のｐ型トランジスタ１２６を介して可飽和
リアクトル１２８に印加する電圧を変えることにより、
リセット磁束量を調整して出力回路２の出力電圧を制御
する。
路１および出力回路２に負荷変動が生じたときは、２次
コイルの抵抗分や整流ダイオード等の電圧降下によって
クロスレギュレーションに誤差が生ずるので、これを補
償するために可飽和リアクトルを含んだマグアンプが用
いられている。即ち、出力回路２における可飽和リアク
トル１２８は、トランス１０４の１次側に設けてある半
導体スイッチング素子１０５がオフの間にｐ型トランジ
スタ１２６を介して印加される電圧によってリセットさ
れる。このリセット磁束量の大きさに等しい磁束変化が
行われるまでは、可飽和リアクトル１２８は大きなイン
ダクタンスを持っているので、半導体スイッチング素子
１０５がオンしても出力回路２には電流が流れない。従
って、制御用のｐ型トランジスタ１２６を介して可飽和
リアクトル１２８に印加する電圧を変えることにより、
リセット磁束量を調整して出力回路２の出力電圧を制御
する。
【０００４】
【発明が解決しようとする課題】上述したように、従来
の多出力コンバータにおいては、出力回路２に可飽和リ
アクトルが直列に挿入されているので出力回路２の出力
容量は可飽和リアクトルによって制限をうけ、大容量の
出力をマグアンプで構成するには大きな可飽和コアが必
要で巻線の太いものが必要となる。また、出力回路１は
同期整流回路を構成しているが整流機能のみであって、
出力電圧を安定化させるためのＰＷＭ制御は１次側に設
けた半導体スイッチング素子によって行うものであるか
ら回路構成が複雑である。この発明は、上述した従来方
式のコンバータの欠点を解消するためになされたもので
あって、小型の可飽和リアクトルによって大容量多出力
コンバータが容易に実現でき、かつ、同期整流と２次Ｐ
ＷＭ制御が可能なマグアンプ回路を備えた同期整流ＰＷ
Ｍコンバータを提供しようとするものである。
の多出力コンバータにおいては、出力回路２に可飽和リ
アクトルが直列に挿入されているので出力回路２の出力
容量は可飽和リアクトルによって制限をうけ、大容量の
出力をマグアンプで構成するには大きな可飽和コアが必
要で巻線の太いものが必要となる。また、出力回路１は
同期整流回路を構成しているが整流機能のみであって、
出力電圧を安定化させるためのＰＷＭ制御は１次側に設
けた半導体スイッチング素子によって行うものであるか
ら回路構成が複雑である。この発明は、上述した従来方
式のコンバータの欠点を解消するためになされたもので
あって、小型の可飽和リアクトルによって大容量多出力
コンバータが容易に実現でき、かつ、同期整流と２次Ｐ
ＷＭ制御が可能なマグアンプ回路を備えた同期整流ＰＷ
Ｍコンバータを提供しようとするものである。
【０００５】
【課題を解決するための手段】上述した目的を達成する
ために、この発明によるマグアンプの回路を備えた同期
整流・ＰＷＭコンバータは、トランスの１次側コイルに
直列接続した半導体スイッチング素子１を電圧検出回路
からの検出信号に基づいてＰＷＭ制御する制御回路を設
け、２次側コイルに直列接続した半導体スイッチング素
子２と還流ダイオード５によって２次側の整流回路を構
成し、さらに、２次側に設けた補助コイルと直列接続し
た可飽和リアクトルをダイオード６を介して前記半導体
スイッチング素子２のベース端子に接続しておき、２次
出力回路に設けた電圧検出回路の検出信号をダイオード
７を介して半導体スイッチング素子２のベース回路を構
成する可飽和リアクトルとダイオード６の接続点にフィ
ードバックさせ、可飽和リアクトルによって半導体スイ
ッチング素子２を駆動させることにより半導体スイッチ
ング素子１と同期整流を行わせると共に半導体スイッチ
ング素子２のオン幅を制御して２次出力電圧をＰＷＭ制
御する。
ために、この発明によるマグアンプの回路を備えた同期
整流・ＰＷＭコンバータは、トランスの１次側コイルに
直列接続した半導体スイッチング素子１を電圧検出回路
からの検出信号に基づいてＰＷＭ制御する制御回路を設
け、２次側コイルに直列接続した半導体スイッチング素
子２と還流ダイオード５によって２次側の整流回路を構
成し、さらに、２次側に設けた補助コイルと直列接続し
た可飽和リアクトルをダイオード６を介して前記半導体
スイッチング素子２のベース端子に接続しておき、２次
出力回路に設けた電圧検出回路の検出信号をダイオード
７を介して半導体スイッチング素子２のベース回路を構
成する可飽和リアクトルとダイオード６の接続点にフィ
ードバックさせ、可飽和リアクトルによって半導体スイ
ッチング素子２を駆動させることにより半導体スイッチ
ング素子１と同期整流を行わせると共に半導体スイッチ
ング素子２のオン幅を制御して２次出力電圧をＰＷＭ制
御する。
【０００６】
【作用】２次出力回路に設けた電圧検出回路からの検出
信号はダイオード７を介して可飽和リアクトルへフィー
ドバックされるので、可飽和リアクトルは一方向にリセ
ットされることになり磁気飽和する。フィードバックさ
れる電圧を変えることによって可飽和リアクトルのリセ
ット磁束量の大きさを調整できるので飽和までの時間を
制御でき、この結果２次出力電圧を安定化できる。
信号はダイオード７を介して可飽和リアクトルへフィー
ドバックされるので、可飽和リアクトルは一方向にリセ
ットされることになり磁気飽和する。フィードバックさ
れる電圧を変えることによって可飽和リアクトルのリセ
ット磁束量の大きさを調整できるので飽和までの時間を
制御でき、この結果２次出力電圧を安定化できる。
【０００７】
【実施例】以下、この発明の実施例を図１に示す回路図
を参照しながら説明する。図１において、トランス１２
の１次側には半導体スイッチング素子１が１次側コイル
と直列接続されており、分圧抵抗１３と１４により検出
された電圧は比較増幅回路１０に入力して基準電圧１１
と比較され、その差電圧は増幅されて制御回路９に入力
し、ゲート駆動回路８を介して半導体スイッチング素子
１をＰＷＭ制御する。
を参照しながら説明する。図１において、トランス１２
の１次側には半導体スイッチング素子１が１次側コイル
と直列接続されており、分圧抵抗１３と１４により検出
された電圧は比較増幅回路１０に入力して基準電圧１１
と比較され、その差電圧は増幅されて制御回路９に入力
し、ゲート駆動回路８を介して半導体スイッチング素子
１をＰＷＭ制御する。
【０００８】２次出力回路には、２次側コイル２１の一
端にコレクタ端子を接続した半導体スイッチング素子２
のエミッタ端子と、前記２次側コイル２１の他端とアノ
ード端子を接続した還流ダイオード５のカソード端子と
を接続することによって整流回路を構成している。ま
た、２次側に設けられた補助コイル２２の一端に直列接
続した可飽和リアクトル４はダイオード６と抵抗１６を
介して半導体スイッチング素子２のベース端子に接続さ
れている。
端にコレクタ端子を接続した半導体スイッチング素子２
のエミッタ端子と、前記２次側コイル２１の他端とアノ
ード端子を接続した還流ダイオード５のカソード端子と
を接続することによって整流回路を構成している。ま
た、２次側に設けられた補助コイル２２の一端に直列接
続した可飽和リアクトル４はダイオード６と抵抗１６を
介して半導体スイッチング素子２のベース端子に接続さ
れている。
【０００９】２次出力回路の出力端に設けられた分圧抵
抗２３と２４から検出された電圧はオペアンプ１９にお
いて基準電圧を設定するツエナーダイオード２０と比較
され、その差電圧は制御用ｐ型トランジスタ３とダイオ
ード７を介して可飽和リアクトル４とダイオード６の接
続点にフィードバックされる。１次側の半導体スイッチ
ング素子１がオフの間に、ダイオード７と直列接続され
ている可飽和リアクトル４は制御用トランジスタ３を介
して一方向だけに印加される電圧によってリセットされ
飽和する。１次側の半導体スイッチング素子１がオンに
なると、２次側コイル２１を介して半導体スイッチング
素子２のコレクタ端子に電圧が印加され、また、補助コ
イル２２と直列接続した可飽和リアクトル４とダイオー
ド６を介して半導体スイッチング素子２もベース端子に
電圧が印加される。可飽和リアクトル４は半導体スイッ
チング素子１がオフの期間に制御用トランジスタ３とダ
イオード７を介してリセットされているので、このリセ
ット磁束量に等しい磁束変化が生ずるまでは補助コイル
２２から半導体スイッチング素子２のベース回路への電
流は流れない。従って、半導体スイッチング素子１がオ
フ期間に制御用トランジスタ３を介して可飽和リアクト
ル４に印加する電圧を変えることによって、リセット磁
束量の大きさを変えることができ飽和までの時間を制御
することによって２次出力電圧を安定化できる。なお、
可飽和リアクトル４は補助コイル２２に設けられている
ものであるから小型のものでよく、２次出力容量に制限
を与えるものではない。
抗２３と２４から検出された電圧はオペアンプ１９にお
いて基準電圧を設定するツエナーダイオード２０と比較
され、その差電圧は制御用ｐ型トランジスタ３とダイオ
ード７を介して可飽和リアクトル４とダイオード６の接
続点にフィードバックされる。１次側の半導体スイッチ
ング素子１がオフの間に、ダイオード７と直列接続され
ている可飽和リアクトル４は制御用トランジスタ３を介
して一方向だけに印加される電圧によってリセットされ
飽和する。１次側の半導体スイッチング素子１がオンに
なると、２次側コイル２１を介して半導体スイッチング
素子２のコレクタ端子に電圧が印加され、また、補助コ
イル２２と直列接続した可飽和リアクトル４とダイオー
ド６を介して半導体スイッチング素子２もベース端子に
電圧が印加される。可飽和リアクトル４は半導体スイッ
チング素子１がオフの期間に制御用トランジスタ３とダ
イオード７を介してリセットされているので、このリセ
ット磁束量に等しい磁束変化が生ずるまでは補助コイル
２２から半導体スイッチング素子２のベース回路への電
流は流れない。従って、半導体スイッチング素子１がオ
フ期間に制御用トランジスタ３を介して可飽和リアクト
ル４に印加する電圧を変えることによって、リセット磁
束量の大きさを変えることができ飽和までの時間を制御
することによって２次出力電圧を安定化できる。なお、
可飽和リアクトル４は補助コイル２２に設けられている
ものであるから小型のものでよく、２次出力容量に制限
を与えるものではない。
【００１０】
【発明の効果】以上説明したように、この発明によるマ
グアンプ回路を備えた同期整流ＰＷＭコンバータは、ト
ランスの１次側回路に設けた半導体スイッチング素子を
制御回路によってＰＷＭ制御すると共に、２次出力回路
における整流回路を構成する半導体スイッチング素子を
２次側に設けた補助コイルに直列接続した可飽和リアク
トルによって駆動することにより、１次側の半導体スイ
ッチング素子に同期して整流作用を行うと共に２次出力
電圧をＰＷＭ制御する。従って、簡単な回路構成により
変換効率が高く出力容量の大きいコンバータを実現で
き、また、大容量の多出力コンバータを簡単な回路によ
って構成できる。
グアンプ回路を備えた同期整流ＰＷＭコンバータは、ト
ランスの１次側回路に設けた半導体スイッチング素子を
制御回路によってＰＷＭ制御すると共に、２次出力回路
における整流回路を構成する半導体スイッチング素子を
２次側に設けた補助コイルに直列接続した可飽和リアク
トルによって駆動することにより、１次側の半導体スイ
ッチング素子に同期して整流作用を行うと共に２次出力
電圧をＰＷＭ制御する。従って、簡単な回路構成により
変換効率が高く出力容量の大きいコンバータを実現で
き、また、大容量の多出力コンバータを簡単な回路によ
って構成できる。
【図１】この発明によるマグアンプ回路を備えた同期整
流ＰＷＭコンバータの回路図。
流ＰＷＭコンバータの回路図。
【図２】従来方式の多出力コンバータの回路図。
１，２，３ 半導体スイッチング素子 ４ 可飽和リアクトル ５，６，７ ダイオード ８ ゲート駆動回路 ９ 制御回路 １０ 比較増幅回路 １２ トランス １３，１４，２３，２４ 抵抗 １９ オペアンプ ２０ ツエナーダイオード
Claims (1)
- 【請求項１】 トランスの１次側コイルに直列接続した
半導体スイッチング素子（１）をパルス駆動する制御回
路を設け、 前記トランスの２次側コイルの一端に半導体スイッチン
グ素子（２）を設け、前記２次側コイルの他端にアノー
ド端子を接続したダイオード（５）のカソード端子を接
続することにより２次側出力回路における整流回路を構
成し、 さらに、前記トランスの２次側に設けた補助コイルと直
列接続した可飽和リアクトルをダイオード（６）を介し
て半導体スイッチング素子（２）のベース端子と接続す
ると共に、前記２次出力回路に設けた分圧抵抗，オペア
ンプ，制御用トランジスタ（３）より成る電圧検出回路
からの検出信号を前記可飽和リアクトルとダイオード
（６）の接続点にダイオード（７）を介してフィードバ
ックさせ、 前記半導体スイッチング素子（２）を前記可飽和リアク
トルにより駆動することにより半導体スイッチング素子
（１）と同期してオン・オフさせると共に２次出力電圧
に対応してＰＷＭ制御することを特徴とするマグアンプ
回路を備えた同期整流ＰＷＭコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5238932A JP2990482B2 (ja) | 1993-08-31 | 1993-08-31 | マグアンプ回路を備えた同期整流ｐｗｍコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5238932A JP2990482B2 (ja) | 1993-08-31 | 1993-08-31 | マグアンプ回路を備えた同期整流ｐｗｍコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0775333A true JPH0775333A (ja) | 1995-03-17 |
| JP2990482B2 JP2990482B2 (ja) | 1999-12-13 |
Family
ID=17037426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5238932A Expired - Fee Related JP2990482B2 (ja) | 1993-08-31 | 1993-08-31 | マグアンプ回路を備えた同期整流ｐｗｍコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2990482B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003092880A (ja) * | 2001-09-20 | 2003-03-28 | Fuji Electric Co Ltd | 多出力直流−直流変換装置 |
| KR100428241B1 (ko) * | 2001-11-21 | 2004-04-28 | 주식회사 청람디지탈 | 디지털 증폭기 |
| JP2005176516A (ja) * | 2003-12-11 | 2005-06-30 | Densei Lambda Kk | コンバータ |
-
1993
- 1993-08-31 JP JP5238932A patent/JP2990482B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003092880A (ja) * | 2001-09-20 | 2003-03-28 | Fuji Electric Co Ltd | 多出力直流−直流変換装置 |
| KR100428241B1 (ko) * | 2001-11-21 | 2004-04-28 | 주식회사 청람디지탈 | 디지털 증폭기 |
| JP2005176516A (ja) * | 2003-12-11 | 2005-06-30 | Densei Lambda Kk | コンバータ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2990482B2 (ja) | 1999-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3935526A (en) | DC-to-DC converter | |
| US6845019B2 (en) | Flyback converter | |
| JPH028549B2 (ja) | ||
| US4931918A (en) | Ringing choke converter | |
| JP2979453B2 (ja) | 一石フォワード形多出力コンバータ | |
| JP2990482B2 (ja) | マグアンプ回路を備えた同期整流ｐｗｍコンバータ | |
| US6449176B1 (en) | Switching power supply having an operational amplifier control circuit | |
| US6671190B2 (en) | DC/DC converter | |
| JP4234691B2 (ja) | スイッチング電源装置 | |
| JP2004194405A (ja) | 複数系出力のスイッチング電源回路 | |
| JPS60197162A (ja) | スイツチング電源 | |
| JPS642548Y2 (ja) | ||
| JP2795232B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH0357708B2 (ja) | ||
| JPH0654525A (ja) | Ｄｃ／ｄｃコンバータ | |
| JP2857794B2 (ja) | 安定化電源装置 | |
| JPS5866576A (ja) | 電力変換装置 | |
| JPS6241593Y2 (ja) | ||
| JPH0312066Y2 (ja) | ||
| JPH0241654A (ja) | リンギングチョークコンバータ電源装置 | |
| JPS61277374A (ja) | スイツチングレギユレ−タの電流制限回路 | |
| JPH0545117Y2 (ja) | ||
| JP2870353B2 (ja) | スイッチング電源装置 | |
| JPH0635661Y2 (ja) | スイッチングレギュレータ | |
| JP2514581Y2 (ja) | Ｄｃ／ｄｃコンバータの電子ダミー回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20091015 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20091015 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20101015 |
|
| LAPS | Cancellation because of no payment of annual fees |