JPH0545117Y2 - - Google Patents
Info
- Publication number
- JPH0545117Y2 JPH0545117Y2 JP16427288U JP16427288U JPH0545117Y2 JP H0545117 Y2 JPH0545117 Y2 JP H0545117Y2 JP 16427288 U JP16427288 U JP 16427288U JP 16427288 U JP16427288 U JP 16427288U JP H0545117 Y2 JPH0545117 Y2 JP H0545117Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- power supply
- current
- supply device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004804 winding Methods 0.000 claims description 10
- 239000003990 capacitor Substances 0.000 claims description 9
- 238000009499 grossing Methods 0.000 claims description 9
- 238000001514 detection method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000003079 width control Methods 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
- Protection Of Static Devices (AREA)
Description
【考案の詳細な説明】
本考案は直流電流をトランジスタでオン、オフ
して変換トランスの入力巻線に断続的に電流を流
し、出力巻線に生じた交流出力を整流平滑して直
流電力を負荷に供給する所謂スイツチング電源装
置の保護回路に関するものである。
して変換トランスの入力巻線に断続的に電流を流
し、出力巻線に生じた交流出力を整流平滑して直
流電力を負荷に供給する所謂スイツチング電源装
置の保護回路に関するものである。
以下図面により説明する。
第１図は従来の電源装置の回路図、第２図はそ
の動作説明図、第３図は本案による電源装置の１
実施例である。図中、同一符号は同等部分を表わ
す。
の動作説明図、第３図は本案による電源装置の１
実施例である。図中、同一符号は同等部分を表わ
す。
出力電圧の異なる複数の直流出力を得る場合の
従来の装置を第１図について説明する。
従来の装置を第１図について説明する。
Q1は主スイツチングトランジスタ、E1は電源、
T1は変換トランス、n21，n22は出力巻線、D1，
D2はダイオード、L1は平滑インダクター、C2は
平滑コンデンサー、L01，L02は負荷である。
T1は変換トランス、n21，n22は出力巻線、D1，
D2はダイオード、L1は平滑インダクター、C2は
平滑コンデンサー、L01，L02は負荷である。
この装置は大きく分けて２つの直流出力、Ａ回
路、Ｂ回路と１次側制御回路より構成されてい
る。
路、Ｂ回路と１次側制御回路より構成されてい
る。
Ａ回路は出力巻線２１の出力を整流平滑して負
荷L01に供給するもので、出力電圧の検出値をパ
ルス巾制御回路PWMに加へ、主トランジスタQ1
のオン巾を制御して出力電圧V01を安定化するも
のである。
荷L01に供給するもので、出力電圧の検出値をパ
ルス巾制御回路PWMに加へ、主トランジスタQ1
のオン巾を制御して出力電圧V01を安定化するも
のである。
Ｂ回路は出力巻線n22の出力に接続された整流
ダイオードD3，D4、平滑用インダクターL2、コ
ンデンサC3、可飽和インダクターL3、誤差増巾
器M1、トランジスタQ2よりなる制御回路G2と、
変流器CT2、ダイオードD8、抵抗R12、コンデン
サC12、誤差増巾器M3よりなる電流制限回路。
ダイオードD3，D4、平滑用インダクターL2、コ
ンデンサC3、可飽和インダクターL3、誤差増巾
器M1、トランジスタQ2よりなる制御回路G2と、
変流器CT2、ダイオードD8、抵抗R12、コンデン
サC12、誤差増巾器M3よりなる電流制限回路。
CL2より構成される。又、１次側の電流制限検
出回路CL1は変流器CT1、ダイオードD7、抵抗
R11、コンデンサC11、誤差増巾器M2、電源ELよ
り構成されている。なお、PWMは主スイツチン
グトランジスタの制御回路、ERは電源である。
この回路動作は先ず負荷LO1、LO2の負荷電流は
それぞれ変流器CT1、又はCT2により検出され、
ダイオードD7又はD8を通り、抵抗R11、コンデン
サC11又は抵抗R12、コンデンサC12の両端に電圧
を生じ、誤差増巾器M2又はM3により増巾され、
制御回路PWMに入力され、主スイツチングトラ
ンジスタQ1のオン巾を制御して各出力回路の電
圧を垂下させる動作をする。係る従来回路におい
て出力回路Ｂは、変流器CT2により電流を検出し
誤差増巾器M3にて増巾し、スイツチングトラン
ジスタQ1のON巾を制限する方式では、第２図ａ
の如く主スイツチングトランジスタQ1のON巾t1
と第２図ｂの如く可飽和インダクターL3の導通
角t2との差t3の時間は、主スイツチングトランジ
スタQ1のON巾t1を減少しないと出力回路Ｂの出
力は低下出来ない。即ち負荷変動等により負荷
LO2に過電流が流れた場合、t3の時間がある為、
出力電圧を制御出来ない期間が生じる為、主スイ
ツチングトランジスタQ1は破損に至る場合が多
かつた。又、同時に主スイツチングトランジスタ
Q1に流れる電流を、変流器CT1で検出し、制御
回路PWMを通つてトランジスタQ1のベースに加
えられる信号ループ（CT1−D7−M2−PWM−
Q1−CT1）と、変流器２で検出され、制御回路
PWMを通つて、トランジスタQ1のベースにかけ
られる信号ループ（CT2−D8−M3−PWM−Q1
−T1−CT2）とではゲイン差がある為、過電流
による垂下動作の切り替り点で乱調を起し易いと
いう欠点があつた。
出回路CL1は変流器CT1、ダイオードD7、抵抗
R11、コンデンサC11、誤差増巾器M2、電源ELよ
り構成されている。なお、PWMは主スイツチン
グトランジスタの制御回路、ERは電源である。
この回路動作は先ず負荷LO1、LO2の負荷電流は
それぞれ変流器CT1、又はCT2により検出され、
ダイオードD7又はD8を通り、抵抗R11、コンデン
サC11又は抵抗R12、コンデンサC12の両端に電圧
を生じ、誤差増巾器M2又はM3により増巾され、
制御回路PWMに入力され、主スイツチングトラ
ンジスタQ1のオン巾を制御して各出力回路の電
圧を垂下させる動作をする。係る従来回路におい
て出力回路Ｂは、変流器CT2により電流を検出し
誤差増巾器M3にて増巾し、スイツチングトラン
ジスタQ1のON巾を制限する方式では、第２図ａ
の如く主スイツチングトランジスタQ1のON巾t1
と第２図ｂの如く可飽和インダクターL3の導通
角t2との差t3の時間は、主スイツチングトランジ
スタQ1のON巾t1を減少しないと出力回路Ｂの出
力は低下出来ない。即ち負荷変動等により負荷
LO2に過電流が流れた場合、t3の時間がある為、
出力電圧を制御出来ない期間が生じる為、主スイ
ツチングトランジスタQ1は破損に至る場合が多
かつた。又、同時に主スイツチングトランジスタ
Q1に流れる電流を、変流器CT1で検出し、制御
回路PWMを通つてトランジスタQ1のベースに加
えられる信号ループ（CT1−D7−M2−PWM−
Q1−CT1）と、変流器２で検出され、制御回路
PWMを通つて、トランジスタQ1のベースにかけ
られる信号ループ（CT2−D8−M3−PWM−Q1
−T1−CT2）とではゲイン差がある為、過電流
による垂下動作の切り替り点で乱調を起し易いと
いう欠点があつた。
本考案はかゝる点に鑑みなされたもので、第３
図にその１実施例を示す。本考案は磁気増巾器制
御型出力回路Ｂを出力巻線n22、可飽和インダク
ターL3、ダイオードD3，D4，D5、D9、誤差増巾
器M1、平滑用インダクターL2、平滑用コンデン
サーC3、制限電流検出用シヤント抵抗R13、及び
トランジスタQ2，Q6等により構成したことを特
徴とする。
図にその１実施例を示す。本考案は磁気増巾器制
御型出力回路Ｂを出力巻線n22、可飽和インダク
ターL3、ダイオードD3，D4，D5、D9、誤差増巾
器M1、平滑用インダクターL2、平滑用コンデン
サーC3、制限電流検出用シヤント抵抗R13、及び
トランジスタQ2，Q6等により構成したことを特
徴とする。
次にその動作について述べる。今、負荷LO2の
電流が増加した場合、シヤント抵抗R13の両端電
圧が上昇し、トランジスタQ6は導通し、コレク
タ電流はダイオードD9を通つて可飽和インダク
ターL3に加えられ、トランジスタQ1のオフ期間
の平滑用インダクターL2の誘起エネルギーを可
飽和インダクターL3のリセツト電流としてL2−
Q2−L3−n22−D4−L2の経路で流し、電流制御を
するものである。
電流が増加した場合、シヤント抵抗R13の両端電
圧が上昇し、トランジスタQ6は導通し、コレク
タ電流はダイオードD9を通つて可飽和インダク
ターL3に加えられ、トランジスタQ1のオフ期間
の平滑用インダクターL2の誘起エネルギーを可
飽和インダクターL3のリセツト電流としてL2−
Q2−L3−n22−D4−L2の経路で流し、電流制御を
するものである。
以上の如く本考案による回路を用いることによ
り、負荷の過電流を確実に制御出来る外、動作が
安定であり、変換効率も良く、回路は簡単で部品
点数も少なく、多巻線出力形スイツチング電源装
置の保護回路として、その実用性、効果は大き
い。
り、負荷の過電流を確実に制御出来る外、動作が
安定であり、変換効率も良く、回路は簡単で部品
点数も少なく、多巻線出力形スイツチング電源装
置の保護回路として、その実用性、効果は大き
い。
第１図は従来の電源装置の回路図、第２図は動
作説明図、第３図は本案による電源装置の１実施
例である。 Q1……主スイツチングトランジスタ、Q2，Q3
……トランジスタ、E1……電源、T1……変換器、
n21，n22……出力巻線、CT1，CT2……変流器、
D1，D2，D3，D4，D5，D6，D7，D8……整流用
ダイオード、L1，L2……平滑インダクター、L3
……可飽和インダクター、C1，C2，C3，C4，
C11，C12……平滑コンデンサー、L01，L02……負
荷、M1，M2，M3……誤差増巾器、PWM……制
御回路、R11，R12，R13……抵抗、EL，ER……
電源。
作説明図、第３図は本案による電源装置の１実施
例である。 Q1……主スイツチングトランジスタ、Q2，Q3
……トランジスタ、E1……電源、T1……変換器、
n21，n22……出力巻線、CT1，CT2……変流器、
D1，D2，D3，D4，D5，D6，D7，D8……整流用
ダイオード、L1，L2……平滑インダクター、L3
……可飽和インダクター、C1，C2，C3，C4，
C11，C12……平滑コンデンサー、L01，L02……負
荷、M1，M2，M3……誤差増巾器、PWM……制
御回路、R11，R12，R13……抵抗、EL，ER……
電源。
Claims (1)
- ２次側に直送出力回路と磁気増巾器制御型出力
回路を備えた多巻線出力型スイツチング電源装置
において、前記磁気増巾器制御型出力回路は、平
滑回路のインダクターとコンデンサーの間にシヤ
ント抵抗を設け、該シヤント抵抗を流れる電流の
検出信号により駆動するトランジスタにより磁気
増巾器回路をリセツトして、出力を垂下させるこ
とを特徴とした多巻線出力型スイツチング電源装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16427288U JPH0545117Y2 (ja) | 1988-12-19 | 1988-12-19 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16427288U JPH0545117Y2 (ja) | 1988-12-19 | 1988-12-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0288476U JPH0288476U (ja) | 1990-07-12 |
| JPH0545117Y2 true JPH0545117Y2 (ja) | 1993-11-17 |
Family
ID=31449737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16427288U Expired - Lifetime JPH0545117Y2 (ja) | 1988-12-19 | 1988-12-19 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0545117Y2 (ja) |
-
1988
- 1988-12-19 JP JP16427288U patent/JPH0545117Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0288476U (ja) | 1990-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3935526A (en) | DC-to-DC converter | |
| US9143047B2 (en) | Loosely regulated feedback control for high efficiency isolated DC-DC converters | |
| US4293902A (en) | Transformerless fast current limiter with symetry correction for a switched-mode power supply | |
| JPH0545117Y2 (ja) | ||
| JP2004208379A (ja) | 多出力スイッチング電源装置 | |
| JP4403663B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| JP2551190B2 (ja) | スイッチング電源回路 | |
| JPH03253260A (ja) | 過電流垂下点制御方式 | |
| JPS6118416B2 (ja) | ||
| JPS642548Y2 (ja) | ||
| JPH0241654A (ja) | リンギングチョークコンバータ電源装置 | |
| JPH0654525A (ja) | Ｄｃ／ｄｃコンバータ | |
| JP3469510B2 (ja) | 自励式スイッチング電源回路 | |
| JPH076710Y2 (ja) | 自励型ｄｃ―ｄｃ変換器 | |
| JPS5827215A (ja) | 多出力スイッチング電源の過負荷保護装置 | |
| Jamerson et al. | Techniques for reduction of required headroom in high-frequency magamp postregulators | |
| JPH02250660A (ja) | Ｄｃ―ｄｃコンバータの過電流保護回路 | |
| JPH0793819B2 (ja) | 定電流供給回路 | |
| JPH028552Y2 (ja) | ||
| JPS5947974A (ja) | 多出力スイツチング電源装置 | |
| JPH0775333A (ja) | マグアンプ回路を備えた同期整流ｐｗｍコンバータ | |
| JPH0797902B2 (ja) | プッシュプルコンバータ | |
| JPH0312066Y2 (ja) | ||
| JP2514581Y2 (ja) | Ｄｃ／ｄｃコンバータの電子ダミー回路 | |
| JP2529407Y2 (ja) | 磁気増幅器 |