JPH077730A

JPH077730A - 同期制御装置および方法

Info

Publication number: JPH077730A
Application number: JP2830794A
Authority: JP
Inventors: Bitsushiyuwanata Tantorii; タントリー・ビッシュワナタ
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1993-02-26
Filing date: 1994-02-25
Publication date: 1995-01-10

Abstract

(57)【要約】【目的】記録媒体から読みだした複合データからデコ
ード後の複数種のデータ間でのタイミング同期を確実に
とることのできる同期制御装置および方法を提供する。【構成】システムデコーダ（ホストＣＰＵ）、ビデオ
デコーダ、および音声デコーダがそれぞれマスタクロッ
ク回路としての機能およびスレーブ回路としての機能を
持ち、これらの機能を選択的に切り替えて使用できるよ
うに構成される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、表示制御システムに
関し、特に画像データと音声データの同期をとる同期制
御装置および方法に関する。

【０００２】

【従来の技術】近時、複数種のデジタルデータ、例えば
映像データと音声データとを複合化してＣＤ−ＲＯＭ等
の記録媒体に記録しておき、必要に応じてこれらのデー
タを読出して出力させるマルチメディア個人情報機器が
企画、開発されている。この種の機器で、記録媒体から
読出した複合データをその種類毎のデータにデコード
し、各種データ毎にさらに必要なデコードを行なうデコ
ーダについて、マルチメディア国際標準化団体のＭＰＥ
Ｇ（Moving Picture coding image Experts Group）が
種々の規格を設けており、該規格には画像信号及び音声
信号の圧縮／伸長方式が含まれている。

【０００３】このＭＰＥＧによる基本デコーディングシ
ステムを図６に示す。同図でデジタルデータ記録媒体１
は例えばＣＤ−ＲＯＭ等で構成され、複数種のデジタル
データ、例えば画像データと音声データとを複合化して
記録する。このデジタルデータ記録媒体１に記録されて
いる複合データが図示しないピックアップにより読出さ
れ、順次システムデコーダ（ホストＣＰＵ）３へ送られ
る。

【０００４】システムデコーダ３は、複合データをデコ
ーディングすることにより時間情報を取出してクロック
コントローラ５へ出力すると共に、音声データを音声デ
コーダ７へ、画像データを画像デコーダ９へそれぞれ分
配出力する。クロックコントローラ５は、システムデコ
ーダ３からの時間情報を基に音声デコーダ７及び画像デ
コーダ９へシステムクロックを供給する。

【０００５】そして、音声デコーダ７及び画像デコーダ
９は、それぞれクロックコントローラ５と時間情報の送
受を行なうことで同期をとりながら音声データ、画像デ
ータのデコーディングを実行し、得られたデータをそれ
ぞれ画像出力装置８および音声出力装置１０へ送出す
る。

【０００６】このようなデコードシステムでは、システ
ムデコーダ３がデジタルデータ記録媒体１から読出した
データの流れからの時間情報に基づき、複数種、例えば
音声データと画像データとが多重化されたデジタルデー
タを音声デコーダ７、画像デコーダ９の入力として供す
るべく、音声や画像それぞれのデータの流れに分配、デ
コーディングしている。

【０００７】このＭＰＥＧの規格によるビットストリー
ムのシンタックスは、シーケンスヘッダと、６つのレイ
ヤー（上から順に、シーケンス、ＧＯＰ（Ｇｒｏｕｐ
ｏｆＰｉｃｔｕｒｅｓ）、ピクチャ−、スライス、マク
ロブロック（１６ｘ１６ピクセルのブロック、動き補償
ベクトルの算出単位となる）、およびブロック（８ｘ８
要素で構成されるＤＣＴの算出単位となる））から構成
される。３２ビットのバイト配置されたスタートコード
が用意される。これらのビットパターンは、ビデオのビ
ットストリーム中において、スタート以外では発生しな
い。シーケンスエラーコード（蓄積メディアからの訂正
不可能エラーを表す）以外のスタートコードはシンタッ
クスの中で定義されている。スタートコードの前にはバ
イト配置を保つために任意の個数の０が付けられる。シ
ーケンスヘッダは画面のフォーマットなどを指定する。
途中からの再生を可能にするため、シーケンスヘッダは
全てのＧＯＰの先頭に付けることができるが、途中のＧ
ＯＰに付いたシーケンスヘッダは量子化マトリクスだけ
しか変更できない。シーケンススタートコードの後の内
容は、画像の水平サイズ（１２ビット）、垂直サイズ
（１２ビット）、画素アスペクト比（４ビット）、ピク
チャーレート（４ビット）、ビットレート（１８ビッ
ト）、ＶＢＶ（ｖｉｄｅｂｕｆｆｅｒｉｎｇｖｅｒ
ｉｆｉｅｒ）バッファサイズ（１０ビット）、制限パラ
メータフラッグ（１ビット）、２つの量子化マトリクス
のフラッグ（１ビット）と内容（６４ｘ８ビット）など
からなる。

【０００８】ＧＯＰは完全には独立ではない。シーケン
スの最初のＧＯＰでは、原画面順で、Ｉピクチャから始
まることを許すが、一般のＧＯＰの先頭にあるのは、Ｍ
−１（ＭはＰ−ピクチャの周期、通常３及至６程度）枚
のＢ−ピクチャである。そのいくつかのＢ−ピクチャ
は、以前のＧＯＰの最後のＩ，Ｐ−ピクチャからの予測
を使うことができる。途中からの再生のために、シーケ
ンスヘッダが付いたＧＯＰでは、途中からの再生のとき
は、最初のＭ−１枚のＢ−ピクチャを捨てる必要があ
る。ＧＯＰレイヤには、クローズＧＯＰフラッグと、ブ
ロークンリンク（ＢｒｏｋｅｎＬｉｎｋ）フラッグが
設けられている。クローズＧＯＰフラッグはそのＧＯＰ
が以前のＧＯＰの画面を必要としないことを表す。ＧＯ
Ｐの先頭のＭ−１枚のＢ−ピクチャは後方予測のみを使
うことを意味する。これはエンコード時に設定されるフ
ラッグである。クローズＧＯＰでないシーケンスをＧＯ
Ｐ単位で編集した場合に、結合部分の次のＧＯＰのブロ
ークンリンクフラッグを立てないといけない。デコーダ
はブロークンリンクフラッグが立っているＧＯＰの先頭
のＭ−１枚のＢ−ピクチャは表示せずに捨てなくてはな
らない。グループスタートコードのあとに、タイムコー
ド（２５ｂｉｔｓ）、クローズＧＯＰ（１ｂｉｔ）、ブ
ロークンリンクフラッグ（１ｂｉｔ）などが続く。

【０００９】ピクチャは機能的に異なる４種のタイプを
持つ。Ｄ−ピクチャは高速フィード、高速リバースのと
きに使うＤＣ成分だけの画像データである。Ｄ−ピクチ
ャはデコーダ必須要件であるが、Ｄ−ピクチャは別シー
ケンスにはいる。Ｉ，Ｐ，Ｂーピクチャの通常画像とは
シーケンスが異なる。ピクチャスタートコードのあと
に、テンポラルリファレンス（１０ｂｉｔｓ），ピクチ
ャタイプのピクチャコードタイプ（３ｂｉｔｓ）、デ
コーダの入力仮想バッファの値を示す、ｖｂｖ（１６ｂ
ｉｔｓ）のあとに、動ベクトルが整数単位であること、
動ベクトルのフレーム間隔をＰ，Ｂタイプでは必要な個
数記述する。その他、シーケンス、ＧＯＰヘッダと同様
であるがイクステンションやユーザデータが続きうる。

【００１０】スライスは任意の長さの１６画素幅の帯で
あり、ピクチャをまたがることはできない。最初と最後
のマクロブロックはノンスキップ（Ｎｏｎｓｋｉｐｐｅ
ｄ）であり、最低１個のマクロブロックがノンスキップ
である。スライスの垂直位置を含んだスライススタート
コードの後に量子化スケール（ｑｕａｎｔｉｚｅｒｓｃ
ａｌｅ）（５ｂｉｔｓ）が続き、エクストラインフォメ
ーションンが続きうる。

【００１１】マクロブロックはスタートコードをもたな
い。ＭＢＡのあと、マクロブロックタイプがくる。タイ
プによって、量子化スケールが続きうる。また動きベク
トルが必要な個数付く。ｉｎｔｒａ以外のＣｏｄｅｄタ
イプでは、マクロブロックパターン（ＣＢＰ）が付く。

【００１２】ブロックレイヤ−は、ＤＣＴ係数がＥＯＢ
まで続く。ＣＢＰのため落とされたブロックはブロック
レイヤ自体がない。一般に、図８に示すように画像情報
のシーケンスはいくつかのパケットに分けられており、
各パケットは複数のピクチャ（１静止画面）とその下層
データからなるＧＯＰ（ＧｒｏｕｐｏｆＰｉｃｔｕ
ｒｅｓ）と称される単位で構成されている。シーケンス
情報は、コーディング階層を表わす最上層であり、ヘッ
ダ及びいくつかのＧＯＰからなっている。１つのＧＯＰ
はそのままランダムアクセス可能な単位となっている。
このＧＯＰは、シーケンスの範囲内で独立してデコーデ
ィング可能な最小コーディング単位であり、１つのヘッ
ダ及び複数のピクチャからなる。１つのピクチャが動画
像や映画の１フレームに対応する。図７はＭＰＥＧ規格
で定義されているＧＯＰを構成する３タイプのピクチ
ャ、すなわち、Ｉ，Ｐ，Ｂピクチャの相互関係を示すも
のであり、各１つのピクチャが動画像あるいは映画の１
フレームに対応する。すなわち、Ｉピクチャ：このＩピクチャは、基本的なデータ圧縮し
か施されておらずデータ量が３タイプのピクチャの中で
最も多い、ランダムアクセス用のピクチャであり、他の
ピクチャに関係なくコーディング可能である。すなわ
ち、フレーム内（Ｉｎｔｒａｆｒａｍｅ）符号化画面
であり、すべてのマクロブロックがＩｎｔｒａ符号化さ
れる。この目的は、ＧＯＰの独立性を容易に保つためで
ある。

【００１３】Ｐピクチャ：このＰピクチャは前のＩまた
はＰピクチャの動き補正用にコーディングされる。すな
わち、フレーム間（Ｐｒｅｄｉｃｔｉｖｅ）予測符号化
画面であり、ＣＣＩＴＴＨ．２６１と同じくマクロブ
ロック毎にＩｎｔｒａ符号化とＩｎｔｅｒ符号化が選択
できる画面タイプである。

【００１４】Ｂピクチャ：このＢピクチャは３タイプの
ピクチャの中で最もデータ量の圧縮率が高いピクチャで
あり、前後のＩまたはＰピクチャの動き補正用にコーデ
ィングされる。すなわち、双方向（ｂｉｄｉｒｅｃｔｉ
ｏｎａｌ）予測符号化画面であり、ＭＰＥＧ特有の画面
タイプであり、過去のＩ、Ｐピクチャを予測に使うだけ
でなく、未来のＩ，Ｐピクチャも予測に使うことができ
る画面タイプである。

【００１５】上述したＩ，Ｐ及びＢピクチャの従属関係
を図７中に矢印で示すように、Ｉピクチャのみが独立し
て存在し、Ｐピクチャはその前に位置するＩまたはＰピ
クチャに、Ｂピクチャは前後のＩまたはＰピクチャにそ
れぞれ依存することとなる。

【００１６】いくつかのアプリケーションでは、画像信
号を逆方向に再生する要求がなされている。しかしなが
ら、上記のように前あるいは前後のピクチャに依存して
生成されるピクチャがあるため、１つのＧＯＰを構成す
るピクチャ全部を記憶可能なだけの容量を有するメモリ
を使用し、一旦順方向でＧＯＰ内のピクチャを再生して
該メモリに記憶させた後に、メモリ内のピクチャを逆方
向に読出していくようなデコーダ構成としなければ、上
記のような要求を実現することができない。したがっ
て、順方向に画像を再生する場合に比してデコーディン
グしたピクチャを記憶しておくための表示用メモリがた
くさん必要となるが、現状の回路構成で表示用メモリの
容量を考慮するとそのような余裕はなく、結果として上
記のような逆再生の実現は事実上困難であった。

【００１７】また、ＧＯＰ内で他のピクチャに依存しな
い独立したピクチャであるＩピクチャのみを使って逆再
生を行なえば、上記表示用メモリの容量の問題を回避す
ることができるが、その反面、実際に表示に用いられる
ピクチャの数が大幅に減少してしまうため、動きが粗く
滑らかさのない、表示品質の低い動画像しか得ることが
できず、実用的ではなかった。

【００１８】また、ＭＰＥＧのアルゴリズムでは、周波
数を自由に選択してコーディングすること及び他のピク
チャに依存しないＩピクチャのＧＯＰ内の位置等に関し
て特に規定しておらず、自由に設定可能となっている。
そのため、ランダムアクセス機能が重要なアプリケーシ
ョンでは、特にＩピクチャを秒に２回程度配設して使用
される。

【００１９】このように現在利用し得るＭＰＥＧの画像
デコーダでは、正転／逆転双方向のスキャン機能につい
て何らサポートしておらず、外部アプリケーションソフ
トウェアを用いてＩピクチャをスキャニングすることの
みが唯一可能であった。

【００２０】しかるに、高速の正転／逆転スキャン機能
を実現するために、画像デコーダにＩピクチャを表示の
順序で分配する外部システムを用いることが期待されて
いる。しかし、従来のＭＰＥＧシステムでは、アプリケ
ーションソフトウェアによりＭＰＥＧピクチャの正転／
逆転のスキャン機能を画像デコーダの外部システムがビ
ットストリームをデコーディングして識別し、スキャニ
ングのためのＩピクチャの位置を見付けなければならな
い。これは、外部のシステムデコーダ３に多大な負荷を
強いることとなる。

【００２１】また、一般に使用されるＭＰＥＧの画像デ
コーディング用の半導体チップでは、ビットストリーム
中のＩピクチャの位置に関する情報を記憶保持すること
がないので、該情報の記録を上位のシステムデコーダ３
が保持しなければならず、やはりシステムデコーダ３の
負担が大きかった。

【００２２】また、デジタルデコーダはコード化された
ビットストリームデータを受取り、デコードして外部メ
モリに格納し、表示する前にフレームの順番ずけを行
う。ＭＰＥＧの場合には、Ｉ、Ｐ，Ｂタイプの動画があ
るので、各動画は、外部メモリの３つのバッファに瞬時
に格納されなければならない。この格納された動画に対
して、種々の再生機能がデジタルデコーダにより実現さ
れる。このような機能としては、例えば、ノーマルプレ
イ、高速／低速プレイ、静止画、サーチ等がある。しか
し、従来ＭＰＥＧ規格あるいは他のデジタルビデオデコ
ーダでは、デコードした動画を反転する機能は有してい
ない。

【００２３】ＪＰＥＧの場合には、種々の動画操作（動
画の反転を含む）がデコードされた動画に対して成され
るが、ビデオデコーダの他にＤＳＰあるいはグラフィッ
クチップがさらに必要になる。このように、現在市販の
デジタルビデオデコーダでは、表示する前に動画を反転
する（右ー左あるいは上ー下等）動画反転機能を有しな
い。現在市販のデジタルビデオデコーダを使ってこの機
能を実現するためには、デコードした動画データを受け
取るビデオシステムに、グラフィックチップおよびフレ
ームメモリが必要となる。

【００２４】また、記録媒体から読みだした複合データ
をその種類毎のデータにデコードし、各種データ毎にさ
らに必要なデコードを行うデコーダにおいては、複合デ
ータからデコードした複数種のデータ間でタイミング同
期をとる必要がある。この同期をとる一般的な方法とし
ては、記録媒体から固定比率でデータを読みだし、各種
データをそれぞれのデコーダブロックに割り当てる。こ
のような場合、記録媒体から各種データを読みだす際の
固定比率を全体の動作タイミングと同期にもとずいて決
定する。

【００２５】

【発明が解決しようとする課題】この場合、音声データ
と映像データが記録媒体からデコードされる場合には、
デコーダ出力後のそれら各データ間で同期がとられるこ
とはなく、例えば”停止”と”再生開始”とを繰り返し
行うことで、結果的に音声と映像との出力タイミングに
ずれが生じるという不具合が発生することになる。

【００２６】すなわち、従来、システムの種々のデコー
ダに供給されるマルチデータストリーム間の同期は、図
９に示すようにシステムデコーダ２６７が記録媒体２６
３から一定のレートでデータをリードし、分離して各デ
ータストリーム（ＤＳ１及至ＤＳｎ）をそれぞれのデコ
ーダに供給している。この場合、データを記録媒体から
読みだすレートにより、各デコーダのタイミングと同期
が決定される。従って、音声データとビデオデータが共
通の記録媒体からデコードされる場合には、デコード後
にビデオデータの表示と音声出力との同期がとれていな
い場合、実際の音声出力タイミングおよびビデオ出力タ
イミングと相関性が無くなってしまう。

【００２７】この発明の目的は、記録媒体から読みだし
た複合データからデコード後の複数種のデータ間でのタ
イミング同期を確実にとることのできる同期制御装置お
よび方法を提供することである。

【００２８】この実施例では、各デコーダ、例えばビデ
オデコーダおよび音声デコーダにマスタクロック回路と
しての機能およびスレーブクロック回路としての機能を
持たせ、これらの機能を選択的に切り替えて使用できる
ように構成されている。この結果、システムデコーダ２
６９はマスタクロック信号を各種デコーダに供給する必
要が無いので、負荷が軽減され、他のアプリケーション
にサービスすることができる。また、各デコーダが例え
ばデータバッファを有している場合、データのアンダー
フローやオーバフローを防止することができる。また、
各デコーダは、残りの他のデコーダとの同期をとるマス
タタイムキーパの役割を果たすことができるので、シス
テム設計に柔軟性をもたせることができる。さらに、多
重ストリーム間の同期は、共通データストリームにおけ
るプレゼンテーションタイムスタンプにより取ることが
できる。従って、１つのデータストリームの再生を他の
データストリームの再生に合わせるのではなく、すべて
のデータストリームの再生をマスタタイムベースに調整
することによりＮ個のストリームの再生の同期をとるこ
とができる。

【００２９】

【実施例】以下、この実施例について図面を参照して説
明する。図１は、この発明の同期制御回路が適用された
第１デコーダ２７３および第２デコーダ２７５を示すブ
ロック図である。図１においてＤＳＭ（ｄｉｇｉａｌｓ
ｔｏｒａｇｅｍｅｄｉｕｍ）２６３はビデオデータと
音声データの複合データ（ＩＳＯ１１１７２規格のデジ
タルデータ）を記憶する記録媒体である。システムデコ
ーダ２６９は例えばホストシステムのＣＰＵと制御プロ
グラムにより実現され、ＤＳＭ２６３から複合データを
読みだし、ビデオデータと音声データとに分離し、それ
ぞれ第１デコーダ２７３と第２デコーダ２７５に供給す
る。すなわち、システムデコーダ２６９はビデオデータ
と時間に関する情報（ｓｙｓｔｅｍｃｌｏｃｋｒｅ
ｆｅｒｅｎｃｅ（ＳＣＲ），ｐｒｅｓｅｎｔａｔｉｏｎ
ｔｉｍｅｓｔａｍｐ（ＰＴＳ），ａｎｄｄｅｃｏ
ｄｉｎｇｔｉｍｅｓｔａｍｐ（ＤＴＳ））とを分
離し、ビデオデータをビデオバッファ２７７に、時間情
報をシステムタイムクロックカウンタ（ＳＴＣＣ）２７
９に出力する。さらに、システムデコーダ２６９は音声
データと時間情報（ＳＣＲ，ＰＴＳ，ＤＴＳ）を分離
し、音声データを音声バッファ２８１に、時間情報をＳ
ＴＣＣ２８３に出力する。ビデオバッファ２７７から出
力されるビデオデータおよび音声バッファ２８１から出
力される音声データはそれぞれビデオデコーダ２８５お
よびオーディオデコーダ２８７によりデコードされ、そ
れぞれ出力制御回路２８９および２９１に出力される。
出力制御回路２８９は、ＳＴＣＣ２７９からのＰＴＳに
もとずいてビデオデータの出力制御およびタイミング制
御を行う。同様にして、出力制御回路２９１は、ＳＴＣ
Ｃ２８３からのＰＴＳにもとずいて、音声データの出力
制御およびタイミング制御を行う。

【００３０】この実施例では、３つのモードがある。
ｉ）システムデコーダがタイムマスタになる場合、ｉ
ｉ）第１デコーダがタイムマスタになる場合、ｉｉｉ）
第２デコーダがタイムマスタになる場合である。システ
ムデコーダがタイムマスタになる場合、第１および第２
デコーダはそれぞれスレーブとして動作する。システム
デコーダ２６９はそれぞれＳＴＣＣ２７９、２８３にシ
ステムクロックおよび時間情報（ＳＣＲ，ＤＴＳ，ＰＴ
Ｓ）を供給する。各ＳＴＣＣ２７９、２８３は供給され
たＳＣＲを用いてシステムタイムクロックを補正する。

【００３１】第１デコーダ２７３がタイムマスタになる
場合、システムデコーダ２６９および第２デコーダ２７
５がスレーブとして動作する。システムデコーダ２６９
は第１デコーダ２７３からの割り込み信号に応答して第
１デコーダ２７３内のＳＴＣＣ２７９により生成される
差分データをリードする。システムデコーダ２６９は読
み取った差分データにもとずいて自己のシステムタイム
クロックを補正するとともに、前記差分データをスレー
ブである第２デコーダ２７５内のＳＴＣＣ２８３に供給
する。システムデコーダ２６９は、第１デコーダ２７３
および第２デコーダ２７５に設けられるＳＴＣＣ２７
９、２８３と同様のハードウエア構成を有するかもしく
は、システムデコーダ２６９によるソフトウエア制御に
より、第１デコーダ２７３からリードした差分データに
もとずいてシステムタイムクロックを補正する。

【００３２】第２デコーダ２７５がタイムマスタの場
合、システムデコーダ２６９および第１デコーダ２７３
はスレーブとして動作する。この場合には、システムデ
コーダ２６９はＳＴＣＣ２８３からの差分データをリー
ドする。システムデコーダ２６９はリードした差分デー
タにもとずいて自己のシステムタイムクロックを補正す
るとともに、リードした差分データをスレーブである第
１デコーダ２７３に供給する。

【００３３】以下、ＳＴＣＣ２７９、２８３における差
分データの生成について詳細に説明する。図２は図１に
示したＳＴＣＣ２７９およびその周辺回路を示す詳細ブ
ロック図である。なお、第２デコーダのＳＴＣＣ２８３
も同様の構成である。

【００３４】図２において、システムデコーダ２６９内
のクロックコントローラ２７１からのシステムクロック
が分周回路２９３へ入力され、ここで適宜分周されてＩ
ＳＯ１１１７２規格の９０ＫＨｚのクロック信号が作ら
れ、ＳＴＣＣ２７９に供給される。ＳＴＣＣ２７９は、
９０ＫＨｚのクロック信号に同期して差分レジスタ２９
５に保持される差分データの値だけアップまたはダウン
カウントを行う。ＳＴＣＣ２７９からのカウント値は比
較回路２９７に送られる他、同期制御のためのクロック
信号としてビデオバッファ２７７、ビデオデコーダ２８
５、および出力制御回路２８９に送られる。

【００３５】上記比較回路２９７にはまた、システムデ
コーダ２６９からの時間情報ＴＳとしてＳＣＲ２９９、
ＤＴＳ３０１、及びＰＴＳ３０３が適宜入力される。比
較回路２９７はこれらの時間情報とＳＴＣＣ２７９のカ
ウント値とを比較し、その差分データをセレクタ３０５
に出力する。セレクタ３０５はタイムマスタモードのと
きは、比較回路２９７からの差分データを、スレーブモ
ードのときはタイムマスタから供給された差分データを
選択して、差分レジスタ２９５にロードする。なお、こ
のセレクタ３０５へのセレクト信号はシステムデコーダ
２６９から供給される。

【００３６】ＳＣＲ２９９、ＤＴＳ３０１、ＰＴＳ３０
３は所定時間（ＭＰＥＧ１の規格では、０．７秒未満）
毎に定期的に入力される。従って、ＳＴＣＣ２７９のカ
ウント値も上記所定時間毎に補正される。ビデオバッフ
ァ２７７はＳＣＲ２９９にもとずいて、そのタイミング
制御がなされ、ビデオデコーダ２８５はＤＴＳ３０１に
もとずいて、出力制御回路２８９はＰＴＳ３０３にもと
ずいてそのタイミング制御が行われる。

【００３７】これらのタイミング制御の結果、映像デー
タと音声データとの間に時間的な「ずれ」が生じたとし
ても、これをリアルタイムで補正し、同期のとれた映像
データと音声データを出力させることができる。

【００３８】上記ＳＴＣＣ２７９はマスタクロックモー
ドまたはスレーブクロックモードとして動作する。ＳＴ
ＣＣ２７９がマスタクロックモードで動作する場合に
は、第２デコーダ２７５内のＳＴＣＣ２８３およびホス
トシステムはスレーブモードで動作する。この場合、第
１デコーダ２７３は、差分レジスタ２９５にセットされ
た差分データをシステムデコーダ２６９に知らせるため
に、システムデコーダ２６９に対して割り込み信号を出
力する。この割り込み信号に応答してシステムデコーダ
２６９は、差分レジスタ２９５内の差分データをリード
する。このリードした差分データをスレーブである第２
デコーダ２７５内のＳＴＣＣ２８３の差分レジスタにロ
ードする。

【００３９】すなわち、システムデコーダ２６９のシス
テムタイムクロックおよび第２デコーダ２７５内のＳＴ
ＣＣ２８３のシステムタイムクロックは、第１デコーダ
２７３内の差分レジスタ２９５から出力される差分デー
タにより補正される。どのデコーダのＳＴＣＣがタイム
マスタになるかはシステムデコーダが決定する。（例え
ばホストシステム側におけるセットアップメニュウプロ
グラムによりユーザが選択する）。

【００４０】図３および図４は、マスタモードおよびス
レーブモードにおける動作を示すフローチャートであ
る。なお、この例では、第１デコーダ２７３がマスタモ
ードの場合について説明するが第２デコーダ２７５がマ
スタモードの場合においても同様の制御が行われる。

【００４１】ステップ３１１において、システムデコー
ダ２６９はＳＣＲ２９９およびデータを抽出する。次
に、ステップ３１３において、各デコーダは自分がマス
タモードかスレーブモードかを判断する。自分がマスタ
モードの場合には、ステップ３１５において、最初のＳ
ＣＲ２９９かどうか判断する。最初のＳＣＲ２９９でな
ければステップ３２１に進む。ステップ３１５におい
て、最初のＳＣＲ２９９であると判断すると、ステップ
３１７においてＳＣＲ２９９の値をＳＴＣＣ２７９にセ
ットする。そしてステップ３１９においてデコードを開
始する。ステップ３２１において、ＳＴＣＣ２７９の値
がＰＴＳ３０３と等しいかどうか、すなわち差分レジス
タ２９５の値が”０”かどうかをコンパレータ２９７で
比較する。差分レジスタ２９５の値が”０”でない場合
には、ステップ３２３において、ＳＴＣＣ２７９の値と
ＰＴＳ３０３との差を差分レジスタ２９５にセットし、
差分レジスタ２９５にセットされた値にもとずいてＳＴ
ＣＣ２７９の値を補正する。そしてステップ３２５にお
いてデータを表示するとともに、ステップ３２７におい
て差分レジスタ２９５にセットされた差分データをシス
テムデコーダ２６９に出力する。

【００４２】一方、ステップ３１３においてスレーブモ
ードであると判断すると、ステップ３２９において、最
初のＳＣＲかどうか判断し、最初のＳＣＲであれば、ス
テッップ３３１において、ＳＣＲ２９９の値をＳＴＣＣ
２７９にセットし、差分レジスタ２９５に”０”をセッ
トする。そしてステップ３３３においてデコードを開始
する。ステップ３３５において、差分レジスタ２９５の
値が”０”かどうか判断する。”０”でなければ、ステ
ップ３３７において、差分レジスタ２９５の値をＳＴＣ
Ｃ２７９に加え、ＳＴＣＣ２７９の値を補正し、ステッ
プ３３５に戻る。差分レジスタ２９５の値が”０”の場
合には、ステップ３３９において、ＳＴＣＣ２７９の値
がＰＴＳ２９３と一致するかどうか比較回路２９７によ
り比較する。一致する場合にはステップ３４１におい
て、データを表示し、ステップ３３５に戻る。ステップ
３３９において、一致しない場合には、ステップ３４３
において、ＰＴＳ２９３の方がＳＴＣＣ２７９の値より
も大きいか否か判断する。大きい場合には、ステップ３
４５において、ＰＴＳ２９３とＳＴＣＣ２７９の値が一
致するまでウエイトし、ステップ３４１に進む。他方、
ＰＴＳ２９３がＳＴＣＣ２７９の値よりも小さい場合に
は、ステップ３４７において表示をスキップしステップ
３３５に戻る。

【００４３】なお、図２に示す実施例では差分レジスタ
を用いてその差分データをＳＴＣＣ２７９に加算するよ
うに構成したが、図５に示すようにＰＬＬ（ｐｈａｓｅ
ｌｏｃｋｅｄｌｏｏｐ）回路３５１を用いてＳＴＣ
Ｃ２７９を制御するように構成してもよい。

【００４４】また、上記実施例では、ビデオデコーダお
よび音声デコーダに含まれる同期制御回路はいずれも図
２に示す回路構成としたが、例えばビデオデコーダをマ
スタデコーダとして、その同期制御回路を図２に示すよ
うな回路構成とし、音声デコーダをスレーブデコーダと
してその同期制御回路は、ＳＴＣＣと差分レジスタのみ
を有する構成として、マスタデコーダからの差分データ
をスレーブデコーダの差分レジスタに供給するように構
成してもよい。

【００４５】さらに、図２に示す実施例では、割り込み
信号に応答してシステムデコーダがタイムマスタの差分
レジスタにセットされた差分データをリードし、スレー
ブの差分レジスタにセットするように構成したが、差分
データレジスタをポーリングするように構成してもよい
し、タイムマスタとスレーブを接続するデータバスを設
け、タイムマスタから直接スレーブに差分データを供給
するように構成してもよい。

【００４６】

【発明の効果】この発明の同期制御装置および方法によ
れば、ビデオデコーダおよび音声デコーダにマスタクロ
ック回路としての機能およびスレーブクロック回路とし
ての機能を持たせ、これらの機能を選択的に切り替えて
使用できるように構成されている。この結果、システム
デコーダ２６９（ホストシステムのＣＰＵ４３）はマス
タクロック信号を各種デコーダに供給する必要が無いの
で、負荷が軽減され、他のアプリケーションにサービス
することができる。また、各デコーダが例えばデータバ
ッファを有している場合、データのアンダーフローやオ
ーバフローを防止することができる。また、各デコーダ
は、残りの他のデコーダとの同期をとるマスタタイムキ
ーパの役割を果たすことができるので、システム設計に
柔軟性をもたせることできる。さらに、多重ストリーム
間の同期は、共通データストリームにおけるプレゼンテ
ーションタイムスタンンプにより取ることができる。従
って、１つのデータストリームの再生を他のデータスト
リームの再生に合わせるのではなく、すべてのデータス
トリームの再生をマスタタイムベースに調整することに
よりＮ個のストリームの再生の同期をとることができ
る。

【図面の簡単な説明】

【図１】この発明の同期制御装置をＭＰＥＧ１規格のデ
コーダシステムに適用した場合の内部構成を示すブロッ
ク図。

【図２】図１に示すシステムタイムクロックカウンタ
（ＳＴＣＣ）およびその周辺部を示す詳細回路図。

【図３】図２に示す同期制御装置がそれぞれマスタモー
ドおよびスレーブモードで動作する場合の制御を示すフ
ローチャートの一部。

【図４】図２に示す同期制御装置がそれぞれマスタモー
ドおよびスレーブモードで動作する場合の制御を示すフ
ローチャートの残りの部分。

【図５】図２に示す同期制御装置の変形例を示す回路
図。

【図６】ＭＰＥＧ規格にもとずいた、一般的なデコーデ
ィングシステムの構成を示すブロック図；

【図７】ＭＰＥＧ規格にもとずいた、ＧＯＰ内のピクチ
ャの依存関係を示す図；

【図８】ＭＰＥＧ規格にもとずいた、データパケット内
のピクチャの構成の一例を示す図；

【図９】従来行われている同期制御を示すブロック図；

【符号の説明】

１．．．デジタル記録媒体、３．．．システムデコー
ダ、５．．．クロック制御回路、７．．．音声デコー
ダ、９．．．ビデオデコーダ、２６３．．．デジタルデ
ータ記録媒体、２６７．．．システムデコーダ、２６８
−１及至２６８−ｎ．．．デコーダ、２６９．．．シス
テムデコーダ、２７１．．．クロックコントローラ、２
７３．．．第１デコーダ、２７５．．．第２デコーダ、
２７７．．．ビデオバッファ、２７９、２８３．．．シ
ステムタイムクロックカウンタ、２８５．．．ビデオデ
コーダ、２８９．．．出力制御回路、２８１．．．オー
ディオバッファ、２８７．．．オーディオデコーダ、２
９３．．．分周器、２９５．．．差分レジスタ、２９
７．．．比較器、２９９．．．システムクロックリファ
レンス（ＳＣＲ）、３０１．．．デコーディングタイム
スタンプ（ＤＴＳ）、３０３．．．プレゼンテーション
タイムスタンプ（ＰＴＳ）、３０５．．．セレクタ、３
５１．．．ＰＬＬ

Claims

【特許請求の範囲】

【請求項１】リアルタイム表示のためのシステムの種々
のデコーダの動作を同期させる装置において、前記システムおよび各デコーダは、前記システムから供給されるシステムクロックにもとず
いてシステムタイムクロックをカウントするシステムタ
イムクロックカウンタ手段と；前記システムタイムクロ
ックカウンタ手段から出力されるシステムタイムクロッ
ク信号と前記システムから供給されるシステムクロック
リファレンスと比較し、その差分データを出力する比較
手段と；前記比較手段からの差分データおよび前記シス
テムまたは他のデコーダから供給される差分データを選
択的に出力するセレクタ手段と；前記セレクタ手段から
出力される差分データを保持する手段と；前記保持手段
に保持された差分データを前記システムクロックタイム
カウンタ手段に供給する手段とを備えることを特徴とす
る同期制御装置。
【請求項２】前記各デコーダは前記システムに対して割
り込み信号を発生する手段を有し、前記システムはこの
割り込み信号に応答して割り込み信号を発生したデコー
ダ内の差分データ保持手段に保持されている差分データ
をリードし、他のデコーダに供給する手段を有すること
を特徴とする請求項１記載の同期制御装置。
【請求項３】前記システムはどのデコーダをタイムマス
タにするかを設定する手段を有し、タイムマスタに設定
されたデコーダ内の保持手段をポーリングし、保持され
ている差分データをリードし、他のデコーダに供給する
手段を有することを特徴とする請求項１記載の同期制御
装置。
【請求項４】前記システムはタイムマスタに設定された
デコーダ内のセレクタ手段には前記比較手段からの差分
データを選択するための選択信号を供給し、それ以外の
デコーダに対しては、システムからの差分データを選択
するための選択信号を供給する手段を有することを特徴
とする請求項３記載の同期制御装置。
【請求項５】リアルタイム表示のためのシステムの種々
のデコーダの動作を同期させる装置において、前記システムおよび各デコーダは、前記システムから供給されるシステムクロックにもとず
いてシステムタイムクロックをカウントするシステムタ
イムクロックカウンタ手段と；前記システムタイムクロ
ックカウンタ手段から出力されるシステムタイムクロッ
ク信号と前記システムから供給されるシステムクロック
リファレンスとを比較し、その差分データを出力する比
較手段と；前記比較手段からの差分データおよび前記シ
ステムまたは他のデコーダから供給される差分データを
選択的に出力するセレクタ手段と；前記セレクタ手段か
ら出力される差分データを保持する手段と；および前
記保持手段に保持された差分データを前記システムクロ
ックタイムカウンタ手段にフィードバックするフェーズ
ロックループ手段とを備えることを特徴とする同期制御
装置。
【請求項６】前記各デコーダは前記システムに対して割
り込み信号を発生する手段を有し、前記システムはこの
割り込み信号に応答して割り込み信号を発生したデコー
ダ内の差分データ保持手段に保持されている差分データ
をリードし、他のデコーダに供給する手段を有すること
を特徴とする請求項５記載の同期制御装置。
【請求項７】前記システムはどのデコーダをタイムマス
タにするかを設定する手段を有し、タイムマスタに設定
されたデコーダ内の保持手段をポーリングし、保持され
ている差分データをリードし、他のデコーダに供給する
手段を有することを特徴とする請求項５記載の同期制御
装置。
【請求項８】前記システムはタイムマスタに設定された
デコーダ内のセレクタ手段には前記比較手段からの差分
データを選択するための選択信号を供給し、それ以外の
デコーダに対しては、システムからの差分データを選択
するための選択信号を供給する手段を有することを特徴
とする請求項７記載の同期制御装置。
【請求項９】リアルタイム表示のためのシステムの種々
のデコーダの動作を同期させる方法において、前記シス
テムおよび各デコーダの動作は、ａ）前記システムから供給されるシステムクロックにも
とずいてシステムタイムクロック信号をカウントするス
テップと；ｂ）ステップａ）においてカウントされたシステムタイ
ムクロック信号と前記システムから供給されるシステム
クロックリファレンス信号とを比較し、その差分データ
を出力するステップと；ｃ）前記差分データおよび前記システムまたは他のデコ
ーダから供給される差分データを選択的に出力するステ
ップと；ｄ）前記選択された差分データを前記ステップａ）のカ
ウント値に加算するステップとで構成されることを特徴
とする同期制御方法。
【請求項１０】前記システムは割り込み信号を発生した
デコーダ内の差分データをリードし、他のデコーダに供
給するステップをさらに有することを特徴とする請求項
９記載の同期制御方法。
【請求項１１】前記システムはどのデコーダをタイムマ
スタにするかを設定するステップと、タイムマスタに設
定されたデコーダをポーリングして差分データをリード
し、他のデコーダに供給するステップをさらに有するこ
とを特徴とする請求項９記載の同期制御方法。
【請求項１２】前記ステップｃ）の選択ステップはタイ
ムマスタに設定されたデコーダにおいては、前記ステッ
プｂ）の比較ステップにおいて得られた差分データを選
択し、それ以外のデコーダにおいては、前記システムか
らの差分データを選択することを特徴とする請求項９記
載の同期制御方法。