JPH077764B2

JPH077764B2 - アクティブ配線素子とその素子を用いたアクティブ配線方式及びアクティブ配線素子の製造方法

Info

Publication number: JPH077764B2
Application number: JP147788A
Authority: JP
Inventors: 比呂志松本
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1988-01-06
Filing date: 1988-01-06
Publication date: 1995-01-30
Anticipated expiration: 2010-01-30
Also published as: JPH01179433A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はアクティブ配線素子とその素子を用いたアクテ
ィブ配線方式およびアクティブ配線素子の製造方法に関
し、特に複数の能動素子を接続する金属配線層間に能動
膜を配置したアクティブ配線素子と、その素子を信号線
と帰線間に接続したアクティブ配線方式、およびかかる
アクティブ配線素子の製造方法に関する。

〔従来の技術〕

一般に、半導体集積回路を構成する素子は少なくとも二
つの端子を有しており、この端子を用いて一素子から他
の素子へ信号を伝達（電圧あるいは電流の変化の形態）
している。

例えば、導電性の半導体基板そのもの、および低インピ
ーダンスの電源線を二本の信号線のうちの一方として用
いており、より具体的にいえば、半導体基板形成後の表
面上の一本のポリシリコン配線，一本の金属配線，ある
いは一層の低抵抗拡散層のみを使用して信号を伝播する
ような配線構造なり、配線方法を採用している。

第７図は従来のアクティブ配線素子の一例を説明するた
めの素子断面図である。

第７図に概略的に示すように、かかるアクティブ配線素
子は半導体基板１上に形成した能動素子2aおよび次段の
素子2b,2cと、基板１上にこれら素子を覆うように形成
した層間絶縁膜３と、この層間絶縁膜３の上から被着し
た配線金属膜４とを有し、前記能動素子2a等の接続を配
線金属膜４を用いて行っている。

次に、第８図はかかる従来のアクティブ配線素子を用い
たアクティブ配線回路の一例を説明するための配線回路
図である。

第８図に示すように、このアクティブィブ配線回路は能
動素子10および次段素子14を接続するための信号線７お
よび帰線８からなる二つの配線間の信号の漏洩を防ぐた
めに、前段，後段とも配線間はキャパシタＣとして示す
絶縁材料により分離している。また、前記二本の配線、
信号線７と半導体基板もしくは電源線からなる帰線８と
の間もかかる絶縁材料により分離されている。従って、
従来の集積回路内素子間は第８図に示すように、厳密に
取り扱えば一種の伝送線路によって結合されていると見
なすことができる。通常の半導体集積回路に用いるクロ
ック周波数では配線のインダクタンス成分は無視するこ
とができ、信号線７および帰線８からなる伝送線路では
配線層の層抵抗に起因するレジスタンス（Ｒ）成分およ
び配線間絶縁膜に起因するキャパシタンス（Ｃ）成分と
が支配的である。尚、帰線８側の半導体基板や電源線は
十分に低インピーダンスであるので、このインピーダン
スは無視することができる。

また、かかる従来のアクティブ配線素子の製造方法は一
層の配線金属膜により素子間の接続を行えばよいため、
通常のリソグラフィ技術およびエッチング技術により実
現している。

〔発明が解決しようとする問題点〕

上述した集積回路の高密度化および微細化の進展により
信号線の線幅が縮小され、また信号線の層の厚さも製造
工程における制限のために線幅とある一定の比率をなす
厚さ以上には厚くすることは困難であるので、信号線の
断面積は縮小の一途をたどっている。このため、単位長
さ当りの配線抵抗は縮小率の二乗に比例して増大してい
る。

一方、単位長さ当りの配線容量は配線の端から二次元的
な拡がり効果によって縮小率の０乗と１乗との間の乗率
に反比例して減少している。

従って、単位長さ当りの配線のCR時定数は縮小率の１乗
と２乗との間の乗率に比例して増大している。

しかるに、集積回路の全体として見た場合の高速性は最
っとも信号伝播に時間を要するクリティカルパスにおけ
る伝播遅延によって決定される。このクリティカルパス
の長さは集積回路の複雑さの増大とともにむしろ増大す
る傾向にある。従って、上述したCR自定数の増大は、集
積回路の高速性を阻害するという欠点がある。

本発明の目的は、従来のかかる回路面積を小さくしたア
クティブ配線素子、およびこの素子を用いて配線遅延の
問題を軽減し且つ高速性を実現するアクティブ配線方
式、並びに寸法精度に制約されない配線層を効率よく作
成するアクティブ配線素子の製造方法を提供することに
ある。

〔問題点を解決するための手段〕

本発明のアクティブ配線素子は、半導体基板上に形成し
た複数の能動素子と、この素子を含む前記半導体基板上
に被覆した層間絶縁膜と、前記複数の能動素子上の前記
層間絶縁膜を開口し前記層間絶縁膜の上から被着した配
線金属膜と、非線形電気特性を有する材料もしくは構造
体からなり、前記配線金属膜上に被着した配線間能動膜
と、前記配線間能動膜上に積層した電源配線層とを含
み、前記複数の能動素子を電気的に接続する前記配線金
属膜と前記電源配線とを分離して構成される。

また、本発明のアクティブ配線素子を用いたアクティブ
配線方式は、半導体基板上に形成した複数の能動素子と
この素子を含む前記半導体基板上に被覆した層間絶縁膜
と前記複数の能動素子上の前記層間絶縁膜を開口し前記
層間絶縁膜の上から被着し配線金属膜と被線形電気特性
を有する材料もしくは構造体からなり前記配線金属膜上
に被着した配線間能動膜と前記配線間能動膜上に積層し
た電源配線層とを含み、前記複数の能動素子を電気的に
接続する前記配線金属膜と前記電源配線層とを分離した
少なくとも電気的に二つの異なる部位を有するアクティ
ブ配線素子を、信号線とその帰線との間に、一方が前記
信号線に且つ他方が前記帰線になるように電気的に接続
して構成される。

更に、本発明のアクティブ配線素子の製造方法は、半導
体基板上に複数の能動素子と複数の配線層とを有するア
クティブ配線素子の製造方法において、半導体基板上に
複数の能動素子を形成する工程と、前記素子を含む前記
半導体基板上に層間絶縁膜を被覆する工程と、前記複数
の能動素子上の前記層間絶縁膜を開口し前記層間絶縁膜
の上から配線金属膜を被着する工程と、非線形電気特性
を有する材料もしくは構造体からなり、前記配線金属膜
上に多層の配線間能動膜を被着する工程と、前記配線間
能動膜上に電源配線層を積層する工程と、リソグラフィ
手法により前記電源配線上に塗布したレジスト膜上に配
線パターンを形成する工程と、少なくとも前記多層の配
線間能動膜上に前記配線パターンを一括転写する工程と
を含んで構成される。

〔作用〕

本発明のアクティブ配線素子は、半導体基板上に形成し
た複数の能動素子と、この上に被覆した層間絶縁膜と、
層間絶縁膜を開口し前記能動素子に被着した配線金属膜
と、非線形電気特性を有する材料もしくは構造体からな
る配線間能動膜と、前記配線間能動膜上に積層した電源
配線層とを含むことにより、前記複数の能動素子を電気
的に接続する前記配線金属膜と前記電源配線層とを分離
して構成される。

次に、本発明のアクティブ配線素子を用いたアクティブ
配線方式は、信号線と帰線とを非線形電気特性を有する
材料もしくは構造体（以下、非線形材料と称す）によっ
て分離するものである。この非線形材料は一般に層状を
なしており、その一方の面で信号線と接触し、また他方
の面で帰線と電気的に接触している。この信号線と帰線
がともに分布定数線路と見なせるのと同様に、かかる非
線形材料は二端子デバイスが信号線と帰線との間に分布
した多端子回路と見なすことができる。従って、この非
線形材料の一方の面と他方の面に電極をつけて二端子素
子としての特性を測った場合に、二端子素子としての非
線形特性を備えていれば、アクティブ配線素子として作
用させることができる。

次に、本発明のアクティブ配線素子の製造方法は、配線
構造を形成する際に、従来の一層もしくは多層の導電性
膜（通常は金属膜）を形成する代りに、一層もしくは多
層の導電性膜の形成に引続き一層の非線形材料の薄膜も
しくは多層にしたときに非線形特性を発揮する多層膜を
堆積し、さらにもう一層あるいは多層の導電性膜を形成
するものであり、これら一連の多層膜をあたかも従来の
配線層のように一括して形成するものである。

これにより、一連の多層膜のうち最下部の導電性膜がそ
の下層のデバイスとコンタクトホールを通して電気的に
接触し、しかも最上部の導電性膜は従来の第二層用の配
線工程により低インピーダンスの電源線に電気的に接触
させることができる。すなわち、一連の多層膜形成工程
の追加によって、配線構造を一括して簡便に形成するこ
とができる。

〔実施例〕

次に、本発明の実施例について図面を参照して説明す
る。

第１図は本発明におけるアクティブ配線素子の一実施例
を説明するための素子断面図である。

第１図に示すように、かかるアクティブ配線素子は半導
体基板１上に能動素子（MOSトランジスタ等）2a,2b,2c
を形成し、その上に層間絶縁膜3,配線金属膜４を形成す
る構造までは従来と同様であり、異なる点はこの配線金
属膜４の上に配線間能動膜５および電源配線層６を積層
する構造にある。この配線金属膜４と電源配線層６間に
形成される配線間能動膜５としては、厚さ方向に数十Å
の周期性を有するバンドギャップ変調モードの超格子多
層薄膜を用いる。このような積層構造を用いることによ
り、二つの導電材、すなわち配線金属膜４と電源配線層
６とは非線形電気特性を有する配線間能動膜５によって
厚さ方向に電気的に分離されている。かかる多層構造を
分布定数回路と見なして等価回路化することができる。

以上説明したように、本実施例のアクティブ配線素子は
膜厚方向に形成できる多層配線構造であるため、集積回
路内の面積を増加させるこなく簡単な幾何学構造でもっ
て形成することができるという効果がある。

次に、第２図は本発明におけるアクティブ配線方式の一
実施例を説明するための回路原理図である。

第２図に示すように、このブロック回路は配線の途中の
ある一点における信号の伝播を模式的に示した回路であ
る。電気信号は必らずエネルギー波（＝ポインティング
ベクトル）、換言すれば、電圧と電流の組合せによって
伝播する。通常、半導体集積回路内における信号は発振
デバイスから受信デバイスまでほぼ媒体中の電磁波の伝
播速度で伝播しているのであるが、伝送損失のために受
信デバイスまで到達するエネルギー波が微弱であるため
に、雑音との識別の必要性により、受信端でエネルギー
波を一定時間をかけて蓄積し、MOSデバイスなどの電圧
モードのデバイスでは信号電圧が、また、バイポーラデ
バイスなどの電流モードのデバイスでは信号電流が、そ
れぞれある一定の閾値を越えるか否か識別することによ
り信号の伝播の有無を判別している。従って、素子間配
線の遅延時間を減少させるには、信号の伝播速度を減少
させるのではなく、エネルギー波の強度を増やしてやる
ことが必要である。

すなわち、本発明の配線方式の原理は、信号線７と帰線
８との間に非線形回路９を１つ以上並列接続することに
より、上述のようなエネルギー波の強度増強を伝送線路
の途中において実行するものである。

上述の半導体集積回路内においては、エネルギー波の発
信源は発信デバイスだけであるが、受信端は実は受信デ
バイスだけでなく信号線の抵抗および信号線と帰線間の
容量もまたエネルギー波を吸収している。信号線の抵抗
はエネルギー波の一部を熱に変換し、また信号線と帰線
間の容量はエネルギー波の一部を静電エネルギーとして
蓄積している。さらに、前記信号線と帰線間の容量への
静電エネルギーの蓄積のため、伝送線路の途中において
も信号電圧V_INが発生し増加していく。これを非線形回
路９によって検出し、信号電流を強める方向に非線形回
路９の両端から電流Isを注入してやる。これにより、エ
ネルギー波の発信源はもはや、発信デバイスだけではな
くなり、伝送線路のうちの信号エネルギーをある一定量
以上蓄積している部分に並列接続された１つ以上あるい
は分布させた無限個の非線形回路の全体もエネルギー波
の発信源となる。しかも、その部分の大きさは時間とと
もに増加するので、受信デバイスの受信端でのエネルギ
ーの蓄積速度を雪だるま式に増大させることができる。
従って、閾値までエネルギーを蓄積する時間は蓄積速度
に反比例して減少させることができる。すなわち、信号
伝播遅延時間を短縮することができる。

要するに、本発明の配線方式においては、非線形回路９
はある一定電圧以上に端子間電位差が増大すると、電流
を外部に放出するか、または、端子間電位差をさらに増
大させてエネルギー波を増強させる回路であるから、２
端子素子として見た場合、そのデバイス化においては一
種の負性抵抗特性を有する。

次に、第３図は第２図に示す原理を用いた具体的なアク
ティブ配線回路図である。

第３図に示すように、かかる実施例は能動素子10にファ
ンアウト２つ以上のカスケードに接続された次段素子14
を有する論理回路において、その能動素子10と最初の次
段素子14との間の配線方式を示す回路図である。この回
路の信号線7,帰線８からなる配線には、イントリンシッ
クに存在する抵抗成分R,容量成分Ｃのほかに、非線形特
性を有する２端子素子11および信号線７を予め一定の電
位に設定しておくためのプリチャージ回路12を並列に接
続している。また、帰線８は十分低インピーダンスとし
ている。ただし、プリチャージ回路12は本配線方式を実
現するための付加的な一段階を明示するために導入した
ものであり、能動素子10の特性、あるいは本配線方式の
駆動方法によっては必らずしも必要ではなく、本質的で
はない。

次に、本実施例の配線方式における駆動方法について説
明する。

まず、プリチャージ回路用制御信号線13を用いてプリチ
ャージ回路12をオン状態にし、信号線７を所定電位V_DD
に予めセットしておく。このとき、能動素子10の出力イ
ンピーダンスは充分高い必要がある。

次に、プリチャージ回路用制御信号線13の論理を反転し
てプリチャージ回路12の出力インピーダンスを高レベル
にし、信号線７をフローティングにする。後述する第４
図におけるＶ＝V_DDのバイアス条件は不安定点に当り、
且つI_minは一般にはわずかに正のリーク電流であるの
で、信号線７はこのままでも少しずつ放電する。しか
し、プリチャージ回路用制御信号線13の論理を反転させ
ると同時に能動素子10を活性にすると、その出力論理信
号が低レベルのときは２端子素子11が電流注入をはじめ
るので配線容量Ｃの放電が加速される。したがって、次
段素子14の入力端における信号線７の電位が低論理レベ
ルに落ちるまでの時間が短縮される。すなわち、能動素
子10を駆動した後のある一定時間のちに次段の素子14の
入力端子でラッチされる電位を能動素子10の出力論理レ
ベルが低論理レベルにあるかあるいは高論理レベルにあ
るかによって、それぞれ低論理レベルあるいは高論理レ
ベルとなるようにすることができる。要するに、このこ
とは従来の配線方式で信号伝送する場合よりも、より短
い時間で１ビットの論理情報を次段の素子に伝達してい
ることになる。

第４図は第３図に示す回路素子の電圧−電流特性図であ
る。

第４図に示すように、この電圧−電流特性は第２図にお
ける非線形回路９あるいは第３図で説明した非線形２端
子素子11として、特性の負性抵抗デバイスを無限個分布
させたものを具体例をあげて説明する。

まず、負性抵抗デバイスとして、第４図に示す電圧−電
流特性を有するデバイスを用いるが、このような特性
は、例えば、共鳴トンネルデバイスを用いることにより
実現することができる。伝送線路の抵抗，容量，および
非線形回路９の単位長さ当りの特性量をそれぞれR,C,I
（Ｖ）とする。Ｖは非線形回路９の両端の電位差,iは単
位長さ当りの端子電流である。

次に、位置x,時刻ｔにおける信号線7,帰線８間の電位差
をＶ（x,t）とし、信号線７内を受信端から発信端方向
に向って流れる電流をＩ（x,t）とする。この支配方程
式は、なお、非線形回路９の容量は配線容量Ｃのなかに含めて
考え、且つ簡単のため、Ｃの非線形性はないと仮定す
る。また、伝送線路は半無限に長いと仮定する。

初期条件はＶ（ｘ、Ｏ−）＝V_DD＞Ｏ（一定） …（３）境界条件はＶ（Ｏ、ｔ）＝Ｏ …（４）すなわち、発信デバイスをｘ＝０に配置し、発信デバイ
スの駆動能力を無限大と仮定するとともに、オン状態か
らオフ状態への遷移を想定している。ここで、電流ｉ
（Ｖ）としては、第４図に示す特性をさらに簡略化し
て、ｉ（Ｖ）＝Ｏ（Ｏ≦Ｖ≦V₁、V₂≦Ｖ≦V_DD） …（５）ｉ（Ｖ）＝i_max（V₁＜Ｖ＜V₂） …（６）とする。i_max＝Ｏのとき、従来の配線に相当する。この
場合の電圧Ｖ（x,t）および電流Ｉ（x,t）はＤ＝1/（R
C）を拡散係数とする拡散方程式にしたがい、解は、Ｖ（X,t）＝V_DDerf（X/2（Dt）^1/2）） …（７）Ｉ（x,t）＝（V_DD/R/（Dtx）^1/2）xexp（−X²/4Dt）
…（８）となる。尚、erfは誤差関数である。

尚、第５図は第３図における配線内回路素子の電位分布
図である。

第５図に示すように、V₂をオンからオフへの遷移を捕ら
える閾値と考えると、Ｖ（x,t）＝V₂となる点x₂（ｔ）
の移動速度が速いほど配線遅延は短いということができ
る。

また、この移動速度は、であるから、配線長が長いと極端に配線遅延が増えるこ
とが分る。これが従来の配線方式の欠点であった。

i_max＞Ｏの場合、x₂（ｔ）の移動速度はであるので、非線形回路９は閾値点x₂の移動速度をだけ増速させる効果がある。この閾値点x₂ではｉ（Ｖ）
が不連続であるので、x₂（ｔ）の移動速度を連続ならし
めるために、Ｖ（x,t）の空間曲率が不連続に（負の向
きに）増加する。すなわち、Ｖ＞V²なる領域における電
位差および電流は、あたかも発信源が距離的に近い位置
で伝送線路を駆動しているかのような振舞いをする。

以上では、非線形回路９としてＮ型負性２端子素子をモ
デル化して説明したが、このデバイスに限る必要がな
い。また、系を記述する方程式は用いる非線形回路９に
依存してそれぞれ異なるものの、エネルギー波を伝送線
路の特性としてポジティブにフィードするデバイスもし
くは回路であれば、２端子あるいは多端子にかかわらず
同様の機能を発揮するものである。

要するに、上述の本発明のアクティブ配線方式は配線遅
延時間を短かくし、もって集積回路の動作の高速性を向
上させることができるという効果がある。

次に、第６図（ａ）〜（ｅ）は本発明におけるアクティ
ブ配線素子の製造方法を説明するための工程順に示した
素子断面図である。尚、本発明における素子自体の形成
方法は本質的な部分ではないので詳細な説明を省略す
る。

まず、第６図（ａ）に示すように、一連の素子形成方法
によって半導体基板１上に能動素子２および層間絶縁膜
３を形成する。つぎに、リソグラフィ工程とエッチング
工程とにより層間絶縁膜３にコンタクトホールを形成す
る。つぎに、CVD法により高融点の配線金属膜４を堆積
する。このとき、配線金属膜４の上面の最下部の高さが
層間絶縁膜３の膜上面の最上部の高さよりも十分高くな
る程度に堆積する。

次に、第６図（ｂ）に示すように、半導体基板１上に形
成した配線金属膜４に平坦化エッチバック法を適用した
上面を平坦化する。

次に、第６図（ｃ）に示すように、半導体基板１を超高
真空装置内に入れ、軽いスパッタ工程を施す。つぎに、
気相MBE法により、半導体基板１上で平坦化されている
配線金属膜４上にシリコン酸化膜15を約５Å堆積する。

次に、第６図（ｄ）に示すように、同一超高真空装置内
にて真空状態を保ったまま同じ気相MBE法によりシリコ
ン膜16を５Å程度堆積する。つぎに、前記装置内でラン
プアニール法にてシリコン膜16の表面を活性化させ表面
移動を促進させて、シリコン膜16内におけるシリコン結
晶の結晶軸配向性を改善させる。この場合、下部にある
配線金属膜４を平坦化させてあるため、この配線金属膜
４からの反射光が均一となり、比較的良質のシリコン単
結晶が得られる。つぎに、再び気相MBE法によりシリコ
ン膜16の上にシリコン酸化膜17を約５Å堆積し、以下シ
リコン膜18およびシリコン酸化膜19等のように、シリコ
ン酸化膜形成，シリコン膜形成，ランプアニールの三工
程を繰返し、シリコン酸化膜とシリコン膜からなる超格
子構造の配線間能動膜５を形成する。尚、ここでは繰返
しの周期数を増す程共鳴性が増加し、前述した第２図の
I_MAXとI_MINとの比が増加する。従って、この周期数は能
動膜５の膜容量，膜抵抗および共鳴性との兼ね合いによ
り決定されればよい。次に、超格子能動膜５の上に第一
の電源配線層６を、はじめの一部がMBE法により、引続
き残りをCVD法により形成する。

次に、第６図（ｅ）に示すように、リソグラフィ工程と
エッチング工程とにより第一の電源配線層6,配線間能動
膜5,配線金属膜４を一括してパターニングし、層間絶縁
膜20を堆積する。つぎに、再度リソグラフィ工程とエッ
チング工程とにより層間絶縁膜20にコンタクトホールを
形成し、その上から第二の電源配線層21を堆積する。更
に、この第二の電源配線層21にリソグラフィ工程とエッ
チング工程とを施してパターニングを行った後、パッシ
ベーション膜22を形成してアクティブ配線素子が得られ
る。

このように、本実施例は多層膜の一括形成とリソグラフ
ィ法およびエッチング法とを組合せることにより、かか
る配線構造を有するアクティブ配線素子を効率よく一括
形成することができる。すなわち、本実施例は配線構造
の形成にあたり多層膜形成法を用いているため、微細加
工技術や露光技術などの寸法制度によって制約されると
いうことがない。

以上、本発明のそれぞれの実施例について説明したが、
アクティブ配線素子における配線金属膜４と電源配線層
６とは膜厚方向に分離されているが、面内方向に分離し
ても同様に本発明を実施することができる。

〔発明の効果〕

以上説明したように、本発明のアクティブ配線素子は膜
厚方向に形成できる多層配線構造であるため、集積回路
内の面積を増加させることなく形成することができると
いう効果がある。

また、本発明のアクティブ配線方式は配線遅延時間を短
かくし、もって集積回路の動作の高速性を向上させるこ
とができるという効果がある。

更に、本発明のアクティブ配線素子の製造方法は配線構
造の形成にあたり多層形成法を用いているため、微細加
工技術や露光技術などの寸法制度によって制約されると
いうことがないという効果がある。

【図面の簡単な説明】

第１図は本発明におけるアクティブ配線素子の一実施例
を説明するための素子断面図、第２図は本発明における
アクティブ配線方式の一実施例を説明するための回路原
理図、第３図は第２図に示す原理を用いた具体的なアク
ティブ配線回路図、第４図は第３図に示す回路素子の電
圧−電流特性図、第５図は第３図における配線内回路素
子の電位分布図、第６図（ａ）〜（ｅ）は本発明におけ
るアクティブ配線素子の製造方法を説明するための工程
順に示した素子断面図、第７図は従来のアクティブ配線
素子の一例を説明するための素子断面図、第８図は従来
のアクティブ配線回路の一例を説明するための配線回路
図である。１…半導体基板、２…能動素子、３…層間絶縁膜、４…
配線金属膜、５…配線間能動膜、６…電源配線層、７…
信号線、８…帰線、９…非線形回路、10…能動素子、11
…非線形二端子素子（配線間能動膜等価回路）、12…プ
リチャージ回路、13…制御信号線、14…次段素子、15,1
7,19…シリコン酸化膜、16,18…シリコン膜、20…層間
絶縁膜、21…第二の電源配線層、22…パッシベーション
膜。

Claims

【特許請求の範囲】

【請求項１】半導体基板上に形成した複数の能動素子
と、この素子を含む前記半導体基板上に被覆した層間絶
縁膜と、前記複数の能動素子上の前記層間絶縁膜を開口
し前記層間絶縁膜の上から被着した配線金属膜と、非線
形電気特性を有する材料もしくは構造体からなり、前記
配線金属膜上に被着した配線間能動膜と、前記配線間能
動膜上に積層した電源配線層とを含み、前記複数の能動
素子を電気的に接続する前記配線金属膜と前記電源配線
とを分離したことを特徴とするアクティブ配線素子。
【請求項２】半導体基板上に形成した複数の能動素子と
この素子を含む前記半導体基板上に被覆した層間絶縁膜
と前記複数の能動素子上の前記層間絶縁膜を開口し前記
層間絶縁膜の上から被着し配線金属膜と非線形電気特性
を有する材料もしくは構造体からなり前記配線金属膜上
に被着した配線間能動膜と前記配線間能動膜上に積層し
た電源配線層とを含み、前記複数の能動素子を電気的に
接続する前記配線金属膜と前記電源配線層とを分離した
少なくとも電気的に二つの異なる部位を有するアクティ
ブ配線素子を、信号線とその帰線との間に、一方が前記
信号線に且つ他方が前記帰線になるように電気的に接続
したことを特徴とするアクティブ配線素子を用いたアク
ティブ配線方式。
【請求項３】半導体基板上に複数の能動素子と複数の配
線層とを有するアクティブ配線素子の製造方法におい
て、半導体基板上に複数の能動素子を形成する工程と、
前記素子を含む前記半導体基板上に層間絶縁膜を被覆す
る工程と、前記複数の能動素子上の前記層間絶縁膜を開
口し前記層間絶縁膜の上から配線金属膜を被着する工程
と、非線形電気特性を有する材料もしくは構造体からな
り、前記配線金属膜上に多層の配線間能動膜を被着する
工程、前記配線間能動膜上に電源配線層を積層する工程
と、リソグラフィ手法により前記電源配線上に塗布した
レジスト膜上に配線パターンを形成する工程と、少なく
とも前記多層の配線間能動膜上に前記配線パターンを一
括転写する工程とを含むことを特徴とするアクティブ配
線素子の製造方法。