JPH03141661A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03141661A JPH03141661A JP28049189A JP28049189A JPH03141661A JP H03141661 A JPH03141661 A JP H03141661A JP 28049189 A JP28049189 A JP 28049189A JP 28049189 A JP28049189 A JP 28049189A JP H03141661 A JPH03141661 A JP H03141661A
- Authority
- JP
- Japan
- Prior art keywords
- layer wiring
- wiring layer
- hole
- wiring
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 239000010410 layer Substances 0.000 claims description 61
- 239000011229 interlayer Substances 0.000 claims description 20
- 230000007423 decrease Effects 0.000 abstract description 6
- 230000007257 malfunction Effects 0.000 abstract description 4
- 239000000463 material Substances 0.000 description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 6
- 238000005530 etching Methods 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000009719 polyimide resin Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に、層間絶縁体層に開口
したスルーホールを介して、電気的に接続する配線構造
を有する半導体装置に関する。
したスルーホールを介して、電気的に接続する配線構造
を有する半導体装置に関する。
従来、この種の半導体装置の配線構成は、層間絶縁膜を
挟んで下層配線と上層配線があり、層間絶縁膜に開口し
たスルーホールによって、電気的に接続していた。そし
て、このスルーホールは下層配線の上面に開口し、この
露出した上面部と上層配線を接触させて、電気的接続す
る構造となっている(第7図(a)、 (b)参照)。
挟んで下層配線と上層配線があり、層間絶縁膜に開口し
たスルーホールによって、電気的に接続していた。そし
て、このスルーホールは下層配線の上面に開口し、この
露出した上面部と上層配線を接触させて、電気的接続す
る構造となっている(第7図(a)、 (b)参照)。
上述した従来の半導体装置は、集積度があがり、微細化
が進むにつれて、配線間隔及び配線巾も狭くなっていっ
た。それゆえ、スルーホールの開口面積も、しだいに小
さくなる、それと同時に下層配線と上層配線の接続面積
も小さくなった。そのためにスルーホールの電気抵抗が
高くなっていた。
が進むにつれて、配線間隔及び配線巾も狭くなっていっ
た。それゆえ、スルーホールの開口面積も、しだいに小
さくなる、それと同時に下層配線と上層配線の接続面積
も小さくなった。そのためにスルーホールの電気抵抗が
高くなっていた。
第4図はスルーホールの開口面積と電気抵抗の関係を示
したグラフである。このブラフは、スルーホール100
0ケ直列に接続して測定した電気抵抗を示す。このグラ
フの実線が従来例であり、スルーホールの開口面積が小
さくなるに従って急激に電気抵抗が増加しているのがわ
かる。この理由として、下層配線表面できる自然の酸化
膜が原因と考えられる。この酸化膜は数人〜数十人であ
り、スルーホールによって、下層配線と上層配線を接続
した後の熱処理(およそ400℃)あるいは、上層配線
を形成する時の前処理で簡単に破ることができる。その
ため下層配線と上層配線の接触面積は、スルーホールの
開口面積より、常に小さくなっている。この酸化膜を破
られる大きさが均一で、密度が一定とすると、スルーホ
ールの開口面積が小さくなるに従って、接触面積は急激
に減少することになり、スルーホールの電気抵抗は、大
幅に増加する。
したグラフである。このブラフは、スルーホール100
0ケ直列に接続して測定した電気抵抗を示す。このグラ
フの実線が従来例であり、スルーホールの開口面積が小
さくなるに従って急激に電気抵抗が増加しているのがわ
かる。この理由として、下層配線表面できる自然の酸化
膜が原因と考えられる。この酸化膜は数人〜数十人であ
り、スルーホールによって、下層配線と上層配線を接続
した後の熱処理(およそ400℃)あるいは、上層配線
を形成する時の前処理で簡単に破ることができる。その
ため下層配線と上層配線の接触面積は、スルーホールの
開口面積より、常に小さくなっている。この酸化膜を破
られる大きさが均一で、密度が一定とすると、スルーホ
ールの開口面積が小さくなるに従って、接触面積は急激
に減少することになり、スルーホールの電気抵抗は、大
幅に増加する。
そして、スルーホールの電気抵抗が増加すると、半導体
装置の特性を悪化させたり、規格はずれによる歩留り低
下させたりする。例えば、抵抗増加によっである回路の
出力のLow 1evelが高くなり、次の回路の入力
でHigh 1evelと感じるため誤動作を生じさせ
たり、配線容量と電気抵抗の積である時定数が犬さくな
るため、スイッチングスピードを遅くらせたりする。こ
のように、微細化が進みスルーホール開口面積が小さく
なっていくと、電気抵抗を増加させ半導体装置の特性及
び歩留りを低下させる欠点がある。
装置の特性を悪化させたり、規格はずれによる歩留り低
下させたりする。例えば、抵抗増加によっである回路の
出力のLow 1evelが高くなり、次の回路の入力
でHigh 1evelと感じるため誤動作を生じさせ
たり、配線容量と電気抵抗の積である時定数が犬さくな
るため、スイッチングスピードを遅くらせたりする。こ
のように、微細化が進みスルーホール開口面積が小さく
なっていくと、電気抵抗を増加させ半導体装置の特性及
び歩留りを低下させる欠点がある。
本発明の半導体装置は、層間絶縁体層に開口したスルー
ホールを介して電気的に接続する配線構造において、下
層配線の上面及び側面を接続面として、上層配線と電気
的に接続することを特徴とする。
ホールを介して電気的に接続する配線構造において、下
層配線の上面及び側面を接続面として、上層配線と電気
的に接続することを特徴とする。
次に、本発明について図面を参照して説明する。
第1図(a)は本発明の第1の実施例の平面図、第1図
(b)は第1図(a)のx−x’線断面図である。
(b)は第1図(a)のx−x’線断面図である。
図で、lは下部層間絶縁膜、2は下層配線、3はストッ
パー絶縁膜、4は上部層間絶縁膜、5はスルーホール、
6は上層配線である。
パー絶縁膜、4は上部層間絶縁膜、5はスルーホール、
6は上層配線である。
この実施例は、スルーホールの部分を下層配線の巾より
大きくとって、下層配線の側面も、表面と同じように接
続面として利用するものである。
大きくとって、下層配線の側面も、表面と同じように接
続面として利用するものである。
このようにすると、上層配線との接触面積が増えること
になり、下層配線表面にできた自然酸化膜が熱処理等に
よって破れて、上層配線と接触する密度、大きさを一定
とした場合、開口面積が小さくなったとしても側面の接
触面によって接触面積がそれほど小さくならず、そのた
め、電気抵抗は高くなりにくい。第4図は、スルーホー
ルの開口面積と電気抵抗の関係を示したものである。こ
の図で本発明のスルーホール開口面積となっているのは
、下層配線の表面面積を表わしている。この図かられか
るように、従来例ではスルーホール開口面積の縮小と同
時にスルーホール抵抗が急激に増加しているのに対して
本発明ではそれほど増加していない。
になり、下層配線表面にできた自然酸化膜が熱処理等に
よって破れて、上層配線と接触する密度、大きさを一定
とした場合、開口面積が小さくなったとしても側面の接
触面によって接触面積がそれほど小さくならず、そのた
め、電気抵抗は高くなりにくい。第4図は、スルーホー
ルの開口面積と電気抵抗の関係を示したものである。こ
の図で本発明のスルーホール開口面積となっているのは
、下層配線の表面面積を表わしている。この図かられか
るように、従来例ではスルーホール開口面積の縮小と同
時にスルーホール抵抗が急激に増加しているのに対して
本発明ではそれほど増加していない。
次に、本発明の一例を第2図(a)乃至(k)に示す。
第2図(a)は、半導体基板内に所望の拡散層を形成し
た後、下部層間絶縁膜1を形成し、下層配線になる部分
に、簡単に剥離できる材料(例えばホトレジスト)を堆
積した後パターニングする。
た後、下部層間絶縁膜1を形成し、下層配線になる部分
に、簡単に剥離できる材料(例えばホトレジスト)を堆
積した後パターニングする。
第2図(b)は、前記剥離材料をマスクにして、下部層
間絶縁膜lをエツチングする。この場合、下部層間絶縁
膜には窒化膜、酸化膜、ポリイミl”TE 03 等の
膜を用い、エツチングにはりアクテフ・イオンエッチ等
を用いる。第2図(C)は、スパッタリング法を用いて
配線材料を堆積する。配線材料は、銅、銅を含むアルミ
ニウム、Siを含むアルミニウム、アルミニウム等が用
いられる。
間絶縁膜lをエツチングする。この場合、下部層間絶縁
膜には窒化膜、酸化膜、ポリイミl”TE 03 等の
膜を用い、エツチングにはりアクテフ・イオンエッチ等
を用いる。第2図(C)は、スパッタリング法を用いて
配線材料を堆積する。配線材料は、銅、銅を含むアルミ
ニウム、Siを含むアルミニウム、アルミニウム等が用
いられる。
第2図(d)は、剥離材料と、剥離材料上に堆積された
配線材料をリフトオフ法によって除去し、下層配線2を
形成するものである。第2図(e)は、ストッパ絶縁膜
3を堆積する。この材料は下部層間絶縁膜1にポリイミ
ド系樹脂を用いたとすればCVD又は、プラズマ酸化膜
か窒化膜を用いる。
配線材料をリフトオフ法によって除去し、下層配線2を
形成するものである。第2図(e)は、ストッパ絶縁膜
3を堆積する。この材料は下部層間絶縁膜1にポリイミ
ド系樹脂を用いたとすればCVD又は、プラズマ酸化膜
か窒化膜を用いる。
第2図(f)は、上部層間絶縁膜4を堆積する。この材
料は例えば、窒化膜、酸化膜、ポリイミド。
料は例えば、窒化膜、酸化膜、ポリイミド。
TE01等を用いる。第2図(g)は、ホトレジストを
12を塗布して開口した図であり、第2図(h)は、そ
れをマスクにして上部層間絶縁膜4にスルーホールの開
口窓を形成する。例えば、上部層間絶縁膜4と下部層間
絶縁膜1にポリイミド系の樹脂を用い、ストッパ絶縁膜
にはプラズマ窒化膜を用いる。上部層間絶縁膜4をドラ
イエッチを行なうが、下層配線のない部分はストッパ絶
縁膜としてプラズマ窒化膜を用いているため、エツチン
グしすぎによる深い溝ができることはない。第2図(1
)は、上部層間絶縁膜をマスクとしてストッパ絶縁膜を
除去1−1薄いHF系の液により下層配線上の自然酸化
膜を除去するのと同時に角を丸くした図である。第2図
(Dは、その上に上層配線層を堆積した後、パターニン
グし上層配線6を形成する。ここで、ストッパ絶縁膜を
用いた理由は、下部、上部絶縁膜にスイッチングスピー
ド向上のため比誘電率の低いポリイミド系樹脂(例えは
比誘電率は、ポリイミド3.5、S 1023.8.5
i3N47)を使ったためである。例えば、第2図(k
)のように、下部絶縁膜にプラズマ窒化膜、上部絶縁膜
にプラズマ酸化膜を用いて、下部絶縁膜をストッパ絶縁
膜と兼用することもできる。このようにすると下層配線
の側面の分だけ、上層配線との接触面積が増えスルーホ
ール抵抗がそれほど増加しない。例えば、第1図と第6
図のスルーホールの接触面積を比較すると、従来の第6
図は下層配線の巾よりスルーホールの巾を狭くとらなけ
ればならない。下層配線巾を3μmとした場合、スルー
ホールの巾は、1.5μmである。そして、下層配線の
長さ方向の長さを2μmとすると、」二層配線との接触
面積は15μmX2μm=3μr+(である。それに対
して本発明の例では、下層配線の側面が露出している濶
さを0.5μmとすると上層配線との接触面積は、(3
μm(上面)+05μm×2(側面))×2μm=8μ
Mとなり、大幅に増加する。
12を塗布して開口した図であり、第2図(h)は、そ
れをマスクにして上部層間絶縁膜4にスルーホールの開
口窓を形成する。例えば、上部層間絶縁膜4と下部層間
絶縁膜1にポリイミド系の樹脂を用い、ストッパ絶縁膜
にはプラズマ窒化膜を用いる。上部層間絶縁膜4をドラ
イエッチを行なうが、下層配線のない部分はストッパ絶
縁膜としてプラズマ窒化膜を用いているため、エツチン
グしすぎによる深い溝ができることはない。第2図(1
)は、上部層間絶縁膜をマスクとしてストッパ絶縁膜を
除去1−1薄いHF系の液により下層配線上の自然酸化
膜を除去するのと同時に角を丸くした図である。第2図
(Dは、その上に上層配線層を堆積した後、パターニン
グし上層配線6を形成する。ここで、ストッパ絶縁膜を
用いた理由は、下部、上部絶縁膜にスイッチングスピー
ド向上のため比誘電率の低いポリイミド系樹脂(例えは
比誘電率は、ポリイミド3.5、S 1023.8.5
i3N47)を使ったためである。例えば、第2図(k
)のように、下部絶縁膜にプラズマ窒化膜、上部絶縁膜
にプラズマ酸化膜を用いて、下部絶縁膜をストッパ絶縁
膜と兼用することもできる。このようにすると下層配線
の側面の分だけ、上層配線との接触面積が増えスルーホ
ール抵抗がそれほど増加しない。例えば、第1図と第6
図のスルーホールの接触面積を比較すると、従来の第6
図は下層配線の巾よりスルーホールの巾を狭くとらなけ
ればならない。下層配線巾を3μmとした場合、スルー
ホールの巾は、1.5μmである。そして、下層配線の
長さ方向の長さを2μmとすると、」二層配線との接触
面積は15μmX2μm=3μr+(である。それに対
して本発明の例では、下層配線の側面が露出している濶
さを0.5μmとすると上層配線との接触面積は、(3
μm(上面)+05μm×2(側面))×2μm=8μ
Mとなり、大幅に増加する。
第3図(a)乃至(1)は、本発明の製造方法の他の例
を示す工程順断面図である。この例では、下層配線の1
1がさらに狭くなり、下層配線上でスルーホールの開口
ができない場合を示した。第3図(a)〜(d)までは
第2図(a)〜(d)と同じ方法である。第3図(e)
で、上層絶縁膜4を堆積する。
を示す工程順断面図である。この例では、下層配線の1
1がさらに狭くなり、下層配線上でスルーホールの開口
ができない場合を示した。第3図(a)〜(d)までは
第2図(a)〜(d)と同じ方法である。第3図(e)
で、上層絶縁膜4を堆積する。
この材料は第2図と同じである。第3図(「)は、ホト
レジストを塗布して開口した図であり、そのスルーホー
ルは下層配線の上面より外側に一部出ている。第3図(
g)は、ホトレジスト12をマスクにして、上部絶縁膜
と下部絶縁膜をエツチング除去して、下層配線の上面及
び側面を露出させる。
レジストを塗布して開口した図であり、そのスルーホー
ルは下層配線の上面より外側に一部出ている。第3図(
g)は、ホトレジスト12をマスクにして、上部絶縁膜
と下部絶縁膜をエツチング除去して、下層配線の上面及
び側面を露出させる。
次に、第3図(h)に示すように、上層配線材を堆積す
る。この場合、例えば、アルミニウムをスパッタリング
法で堆積すると、スルーホールの開口部で第3図(h)
のようなステップカバレッジの悪い形状になる。第3図
(i)は、これにエキシマレーザ光を照射して、アルミ
ニウム膜を一時的に溶融して、平坦化する。アルミニウ
ムはArFエキシマレーザ光(193nm)に対し、高
い吸収係数(〜1.3 X 10 ’cm−’)を示す
。このため、アルミニウム内に入射した光の約70%は
、表面よりわずか10nmの浅い層内で吸収され、溶融
し、粘性流動によって平坦化される( Sem1con
ductorWorld 198811月83ページ)
。この後、この膜をパターニングして上層配線6を形成
する。このようにすると、下層配線の膜厚の分だけ側面
の面積が増え下層配線の巾がさらに狭くなったとしても
上層配線と接触する面積が増えスルーホールの抵抗がそ
れほど増加しない。例えば、下層配線の11が1.5μ
mで膜厚が2μmとし、スルーホールの配線方向の長さ
を1.5μmとすると、上層配線との接触面積は従来の
下層配線の表面にスルーホールを形成する構造では下層
配線の巾方向のスルーホールの長さを1.0μmとした
とき、1.OXl、5μm1=1.5μMとなる。それ
に対して、本発明の例では(1,0(上面)+1.5(
側面))Xl、5μ背3.75μmlとなり、大幅に増
加する。第5図(a)乃至(e)はそれぞれ本発明の第
2.第3.第4、第5の実施例の平面図である。第5図
(a)は、下層配線の終端に適用した場合である。第5
図(b)は、下層配線の折れる角に適用した場合である
。第5図(c)は、上層配線が下層配線と平行する場合
に適用したものである。第5図(d)は、下層配線を凹
状にへこませて、下層配線の側壁面積を増やした場合で
ある。第6図(al (b)は、本発明の第6.第7の
突指例の平面図である。下層配線を縦方向にくぼませる
ことにより、段差8を設は側壁面積を増やした場合であ
る。特に第6図(b)は、下層配線の内側に小さいくぼ
みをたくさん設けることにより側壁面積を増やした場合
である。このくぼみは、ホトレジストによるバターニン
グがドライエッチ又はウェットエッチで形成できる。こ
のようにすることによりスルーホール抵抗は、著しく減
少する。第6図(c)は第6図(b)のz−z’線断面
図である。
る。この場合、例えば、アルミニウムをスパッタリング
法で堆積すると、スルーホールの開口部で第3図(h)
のようなステップカバレッジの悪い形状になる。第3図
(i)は、これにエキシマレーザ光を照射して、アルミ
ニウム膜を一時的に溶融して、平坦化する。アルミニウ
ムはArFエキシマレーザ光(193nm)に対し、高
い吸収係数(〜1.3 X 10 ’cm−’)を示す
。このため、アルミニウム内に入射した光の約70%は
、表面よりわずか10nmの浅い層内で吸収され、溶融
し、粘性流動によって平坦化される( Sem1con
ductorWorld 198811月83ページ)
。この後、この膜をパターニングして上層配線6を形成
する。このようにすると、下層配線の膜厚の分だけ側面
の面積が増え下層配線の巾がさらに狭くなったとしても
上層配線と接触する面積が増えスルーホールの抵抗がそ
れほど増加しない。例えば、下層配線の11が1.5μ
mで膜厚が2μmとし、スルーホールの配線方向の長さ
を1.5μmとすると、上層配線との接触面積は従来の
下層配線の表面にスルーホールを形成する構造では下層
配線の巾方向のスルーホールの長さを1.0μmとした
とき、1.OXl、5μm1=1.5μMとなる。それ
に対して、本発明の例では(1,0(上面)+1.5(
側面))Xl、5μ背3.75μmlとなり、大幅に増
加する。第5図(a)乃至(e)はそれぞれ本発明の第
2.第3.第4、第5の実施例の平面図である。第5図
(a)は、下層配線の終端に適用した場合である。第5
図(b)は、下層配線の折れる角に適用した場合である
。第5図(c)は、上層配線が下層配線と平行する場合
に適用したものである。第5図(d)は、下層配線を凹
状にへこませて、下層配線の側壁面積を増やした場合で
ある。第6図(al (b)は、本発明の第6.第7の
突指例の平面図である。下層配線を縦方向にくぼませる
ことにより、段差8を設は側壁面積を増やした場合であ
る。特に第6図(b)は、下層配線の内側に小さいくぼ
みをたくさん設けることにより側壁面積を増やした場合
である。このくぼみは、ホトレジストによるバターニン
グがドライエッチ又はウェットエッチで形成できる。こ
のようにすることによりスルーホール抵抗は、著しく減
少する。第6図(c)は第6図(b)のz−z’線断面
図である。
以上説明したように本発明は、微細化が進み配線巾が狭
くなったとしても、下層配線の上面と側面を上層配線と
の接触面とするため、下層配線と上層配線との接触面積
が減少せず、スルーホール抵抗が増加しにくい構造とな
る。そのため、半導体装置のスイッチングスピードの遅
れや、誤動作が生じることなく、また、規格はずれによ
る歩留りの低下もなく半導体装置の微細化を進めること
ができるため、その効果は大きい。
くなったとしても、下層配線の上面と側面を上層配線と
の接触面とするため、下層配線と上層配線との接触面積
が減少せず、スルーホール抵抗が増加しにくい構造とな
る。そのため、半導体装置のスイッチングスピードの遅
れや、誤動作が生じることなく、また、規格はずれによ
る歩留りの低下もなく半導体装置の微細化を進めること
ができるため、その効果は大きい。
第1図(a)、 (b)は、それぞれ本発明の半導体装
置の第1の実施例の平面図および断面図、第2図(a)
乃至(k)は本発明の製造方法の一例を示す断面図、第
3図は本発明の製造方法の他の例を示す断面図、第4図
はスルーホールのUFJ口面槓とスルーホール抵抗の相
関図、第5図(a)乃至(d)はそれぞれ本発明の第2
.第3.第4.第5の実施例の平面図、第6図(a)、
(b)はそれぞれ本発明の半導体装置の第6.第7の実
施例の平面図、第6図(c)は第6図(b)のz−z’
線断面図、第7図(a)、 (b)は従来の半導体装置
の平面図および断面図である。 1・・・・・・下部層間絶縁膜、2・・・・・・下層配
線、3・・・・ストッパー絶縁膜、4・・・・・・上部
層間絶縁膜、5・・・・・・スルーホール、6・・・・
・・上層配線、7・・・・・・層間絶縁膜、8・・・・
・・段差、11・・・・・・剥離材料、12・・・・・
ホトレジスト。
置の第1の実施例の平面図および断面図、第2図(a)
乃至(k)は本発明の製造方法の一例を示す断面図、第
3図は本発明の製造方法の他の例を示す断面図、第4図
はスルーホールのUFJ口面槓とスルーホール抵抗の相
関図、第5図(a)乃至(d)はそれぞれ本発明の第2
.第3.第4.第5の実施例の平面図、第6図(a)、
(b)はそれぞれ本発明の半導体装置の第6.第7の実
施例の平面図、第6図(c)は第6図(b)のz−z’
線断面図、第7図(a)、 (b)は従来の半導体装置
の平面図および断面図である。 1・・・・・・下部層間絶縁膜、2・・・・・・下層配
線、3・・・・ストッパー絶縁膜、4・・・・・・上部
層間絶縁膜、5・・・・・・スルーホール、6・・・・
・・上層配線、7・・・・・・層間絶縁膜、8・・・・
・・段差、11・・・・・・剥離材料、12・・・・・
ホトレジスト。
Claims (1)
- 層間絶縁体層に開口したスルーホールを介して、電気
的に接続する配線構造において、下層配線の上面及び側
面を接続面として、上層配線と電気的に接続することを
特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28049189A JP2926790B2 (ja) | 1989-10-26 | 1989-10-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28049189A JP2926790B2 (ja) | 1989-10-26 | 1989-10-26 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03141661A true JPH03141661A (ja) | 1991-06-17 |
| JP2926790B2 JP2926790B2 (ja) | 1999-07-28 |
Family
ID=17625823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28049189A Expired - Lifetime JP2926790B2 (ja) | 1989-10-26 | 1989-10-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2926790B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6316836B1 (en) | 1998-05-27 | 2001-11-13 | Nec Corporation | Semiconductor device interconnection structure |
| JP2007149827A (ja) * | 2005-11-25 | 2007-06-14 | Fujitsu Ltd | 電子部品製造方法および電子部品 |
| JP2010166068A (ja) * | 2005-02-03 | 2010-07-29 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JPWO2019012854A1 (ja) * | 2017-07-13 | 2019-11-14 | 富士電機株式会社 | 半導体装置 |
-
1989
- 1989-10-26 JP JP28049189A patent/JP2926790B2/ja not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6316836B1 (en) | 1998-05-27 | 2001-11-13 | Nec Corporation | Semiconductor device interconnection structure |
| JP2010166068A (ja) * | 2005-02-03 | 2010-07-29 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2013084969A (ja) * | 2005-02-03 | 2013-05-09 | Semiconductor Energy Lab Co Ltd | 半導体装置、モジュール、及び電子機器 |
| JP2007149827A (ja) * | 2005-11-25 | 2007-06-14 | Fujitsu Ltd | 電子部品製造方法および電子部品 |
| JPWO2019012854A1 (ja) * | 2017-07-13 | 2019-11-14 | 富士電機株式会社 | 半導体装置 |
| US11594502B2 (en) | 2017-07-13 | 2023-02-28 | Fuji Electric Co., Ltd. | Semiconductor device having conductive film |
| US12068268B2 (en) | 2017-07-13 | 2024-08-20 | Fuji Electric Co., Ltd. | Semiconductor device having a wire bonding pad structure connected through vias to lower wiring |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2926790B2 (ja) | 1999-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS55163860A (en) | Manufacture of semiconductor device | |
| JPH03141661A (ja) | 半導体装置 | |
| KR960001595B1 (ko) | 전도층 연결을 위한 단차 영역에서의 제조방법 | |
| KR940022801A (ko) | 반도체소자의 콘택 형성방법 | |
| KR930020590A (ko) | 알루미늄을 주성분으로 하는 금속박막의 에칭방법 및 박막트랜지스터의 제조방법 | |
| JPS614244A (ja) | 半導体装置の製造方法 | |
| JP2617955B2 (ja) | 半導体装置の製造方法 | |
| JPS5543847A (en) | Forming method of multilayer interconnection | |
| KR970018553A (ko) | 반도체 메모리 장치의 커패시터 제조방법 | |
| KR950025870A (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH01136124A (ja) | 液晶表示パネル用電極基板の製造方法 | |
| JPS63275142A (ja) | 半導体装置の製造方法 | |
| JPH02285659A (ja) | 半導体装置 | |
| KR910000277B1 (ko) | 반도체 장치의 제조방법 | |
| JPS6484735A (en) | Manufacture of semiconductor device | |
| JPS63107141A (ja) | 半導体装置の製造方法 | |
| JPS61114559A (ja) | 半導体装置 | |
| KR970013044A (ko) | 반도체소자의 비아콘택 형성방법 | |
| JPS63302539A (ja) | 半導体装置の製造方法 | |
| JPH06125012A (ja) | 半導体装置の配線構造 | |
| JPS6336547A (ja) | 半導体装置の製造方法 | |
| JPS56130951A (en) | Manufacture of semiconductor device | |
| JPH01120037A (ja) | 半導体記憶装置 | |
| KR970003839A (ko) | 반도체장치의 다층 배선구조 및 그 형성방법 | |
| JPH0298960A (ja) | 半導体装置の製造方法 |