JPH0778529B2 - 強磁性体磁気抵抗素子 - Google Patents

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、ブリッジ接続された薄膜磁気抵抗部の差動検
出動作により磁界を検出する強磁性体磁気抵抗素子に関
する。

（従来の技術） 従来より、磁気センサとして絶縁基板上に強磁性体を成
膜して成る磁気抵抗素子が供されている。つまり、磁気
抵抗素子は、これに流れる電流方向及び鎖交磁界との相
互関係に応じてその抵抗値を変化する特性（磁気異方性
効果）を有するから、磁気抵抗素子から出力される電圧
信号の変化度合を測定することにより、磁気抵抗素子に
印加されている磁界方向を検出することができる。この
種の磁気抵抗素子の一例を第５図乃至第７図に示す。即
ち、第５図に示すように絶縁基板１上に強磁性体を例え
ばスパッタ装置或は真空蒸着装置により成膜した後にフ
ォトリソグラフィを行なうことにより、長辺部２及び短
辺部３を連結して成る蛇行形状の第１の薄膜磁気抵抗部
４及び第２の薄膜磁気抵抗部５を形成すると共に、それ
らを直列接続することにより形成されている。また、第
１の薄膜磁気抵抗部４の一端に電源入力端子６が形成さ
れ、第２の薄膜磁気抵抗部５の一端に電源入力端子７が
形成され、各薄膜磁気抵抗部4,5の共通接続点に出力端
子８が形成されている。この場合、各薄膜磁気抵抗部4,
5のパターン形状は、それらの各抵抗値が等しく且つそ
れらの各長辺部２の指向方向が互いに直交するように決
定されている。そして、絶縁基板１は混成集積回路基板
９（第７図参照）上の所定位置に配置されていると共
に、その絶縁基板１上の各薄膜磁気抵抗部4,5は混成集
積回路基板９に形成された各回路と接続されている。つ
まり、第６図に示すように電源入力端子６は正電源ライ
ン10と接続され、電源入力端子７はアースライン11と接
続され、出力端子８は比較器12の反転入力端子（−）と
接続されている。一方、混成集積回路基板９上には第７
図に示すように例えば酸化ルテニウムを印刷して成る第
１の厚膜抵抗部13及び第２の厚膜抵抗部14が直列接続さ
れて形成されている。そして、第１の厚膜抵抗部13の一
端は正電源ライン10と接続され、第２の厚膜抵抗部14の
一端はアースライン11と接続され、各厚膜抵抗部13,14
の共通接続点は比較器12の非反転入力端子（＋）と接続
されている。以上の構成により、出力端子８からは電源
電圧V₀の1/2の電圧信号Va（＝V₀/2）が出力されている
と共に、各厚膜抵抗部13,14の共通接続点からは基準電
圧V₀/2が出力されている。

そして、第７図に示すように混成集積回路基板９を円筒
磁石15の外周面近傍に配置すると、その配置状態で第1,
第２の薄膜磁気抵抗部4,5に円筒磁石15からの磁界が鎖
交する。このとき、各薄膜磁気抵抗部4,5の各長辺部２
の指向方向が直交している関係から、鎖交磁界の方向に
応じて例えば第１の薄膜磁気抵抗部４の抵抗値が高くな
ったときは、第２の薄膜磁気抵抗部５の抵抗値が低くな
り、これに伴って出力端子８からの電圧信号Vaは鎖交磁
界の方向に応じてV₀/2から変動する。そして、比較器12
において電圧信号Vaと基準電圧V₀/2とが比較され、以て
この比較器12から鎖交磁界の方向を示すパルス信号が出
力されるから、そのパルス信号に基づいて鎖交磁界の方
向を検出することができる。しかして、比較器12からの
パルス信号が鎖交磁界の方向を正確に示すためには、第
1,第２の厚膜抵抗部13,14の抵抗値を一致させて基準電
圧をV₀/2に正確に設定しなければならない。ところが、
酸化ルテニウムを印刷しただけでは各厚膜抵抗部13,14
を所望の抵抗値に設定することは困難であるから、例え
ば第２の厚膜抵抗部14の抵抗値を第１の厚膜抵抗部13の
抵抗値よりも予め低く設定した上で、第２の厚膜抵抗部
14をトリミングすることにより（トリミング位置を第７
図に14aで示す）、各厚膜抵抗部13,14の抵抗値を一致さ
せるようにしている。このため、製造行程が複雑となる
ばかりでなく、厚膜抵抗はトリミング精度を高めるため
に、厚膜抵抗部13,14の必要面積が大きくなって混成集
積回路基板９の小形化を図ることが難しい。また、トリ
ミングを施して各厚膜抵抗部13,14を同一抵抗値にする
ことにより基準電圧を正確にV₀/2に設定した場合であっ
ても、各厚膜抵抗13,14の温度係数が異なることは通常
であるから、温度変化に伴って各厚膜抵抗部13,14の抵
抗値が変化して基準電圧がV₀/2から変動してしまう。

そこで、厚膜抵抗を利用しない構成の磁気抵抗素子が考
えられている。つまり、第８図に示すように長辺部16及
び短辺部17を連結して成る蛇行形状の第１薄膜磁気抵抗
部18,第２の薄膜磁気抵抗部19,第３の薄膜磁気抵抗部20
及び第４の薄膜磁気抵抗部21を絶縁基板22上に成膜する
ことにより形成されている。この場合、第１及び第２の
薄膜磁気抵抗部18及び19は所定ピッチ（円筒磁石15の隣
接N,S間の着磁ピッチがλの場合は（λ/2＋ｎλ（ｎは
自然数））となるように並列配置されていると共に、第
３及び第４の薄膜磁気抵抗部20及び21も同所定ピッチで
形成されている。また、第１及び第４の薄膜磁気抵抗部
18及び21は縦列配置されていると共に、第２及び第３の
薄膜磁気抵抗部19及び20も縦列配置されている。そし
て、これら各薄膜磁気抵抗部18乃至21は第９図に示すよ
うにブリッジ接続されている。つまり、第1,第２の薄膜
磁気抵抗部18,19は直列接続され、第3,第４の薄膜磁気
抵抗部20,21は直列接続されると共に、第1,第２の薄膜
磁気抵抗部18,19から成る直列回路と第3,第４の薄膜磁
気抵抗部20,21から成る直列回路とは並列接続されてい
る。そして、第1,第３の薄膜磁気抵抗部18,20の共通接
続点は正電源ライン23と接続され、第2,第４の薄膜磁気
抵抗部19,21の共通接続点はアースライン24と接続され
ている。また、第1,第２の薄膜磁気抵抗部18,19の共通
接続点は比較器25の反転入力端子（−）と接続され、第
3,第４の薄膜磁気抵抗部20,21の共通接続点は比較器25
の非反転入力端子（＋）と接続されている。以上の構成
により、第1,第２の薄膜磁気抵抗部18,19の共通接続点
からは電圧信号Va（＝V₀/2）が出力されると共に、第3,
第４の薄膜磁気抵抗部20,21の共通接続点からは電圧信
号Vb（＝V₀/2）が出力される。

そして、上記構成の混成集積回路基板を円筒磁石15の外
周面近傍に位置させると、上記配置寸法関係により第1,
第４の薄膜磁気抵抗部18,21に同一方向の磁界が印加さ
れると共に、第2,第３の薄膜磁気抵抗部19,20には薄膜
磁気抵抗部18,21に印加された磁界方向と略直交する方
向の磁界が印加される。そして、円筒磁石15が回転する
と、第1,第４の薄膜磁気抵抗部18,21に印加されている
磁界方向と第2,第３の薄膜磁気抵抗部19,20に印加され
ている磁界方向は、互いに略直交した関係を保ちながら
回転するようになる。このとき、鎖交磁界の方向に応じ
て例えば第1,第４の薄膜磁気抵抗部18,21の抵抗値が高
くなったときは、第2,第３の薄膜磁気抵抗部19,20の抵
抗値は低くなるから、比較器25において各電圧信号Va,V
bの電圧差に基づいて差動検出動作が行なわれる。とこ
ろが、この磁気抵抗素子では、円筒磁石15の着磁ピッチ
がλのときはその円筒磁石15からの磁界方向を効率良く
検出することができるものの、着磁ピッチがλでない円
筒磁石からの磁界を検出しようとすると差動検出動作が
行なわれず、出力が抵抗するという欠点がある。

しかして、上述の如く第１乃至第４の薄膜磁気抵抗部を
ブリッジ接続して成る磁気抵抗素子の欠点を解決する構
成として、第10図及び第11図に示す磁気抵抗素子を本発
明者は考えた。つまり、第10図に示す磁気抵抗素子は、
蛇行形状を成す第１の薄膜磁気抵抗部26の長辺部26aの
指向方向と蛇行状を成す第２の薄膜磁気抵抗部27の長辺
部27aの指向方向とを互いに直交させて形成すると共
に、同様に蛇行状を成す第3,第４の薄膜磁気抵抗部28,2
9の各長辺部28a,29aの各指向方向を互いに直交させて形
成されている。また、直列接続された第1,第２の薄膜磁
気抵抗部26,27と直列接続された第3,第４の薄膜磁気抵
抗部28,29は並列配置されている。そして、各薄膜磁気
抵抗部26乃至29は第９図に示すようにブリッジ接続され
ている。以上の構成により、各薄膜磁気抵抗部26乃至29
に円筒磁石15からの磁界が鎖交すると、例えば第1,第４
の薄膜磁気抵抗部26,29の長辺部26a,29aに沿った方向に
磁界が印加されたときは、第2,第３の薄膜磁気抵抗部2
7,28にはこれらの長辺部27a,28aに直交する方向に磁界
が印加されるから、第８図に示す磁気抵抗素子と同様に
差動検出動作が行なうことができると共に、円筒磁石15
の着磁ピッチの変更に対して対応することができる。

また、第11図に示す磁気抵抗素子は、第10図に示す磁気
抵抗素子を一部変形した例であり、この磁気抵抗素子
は、第1,第２の薄膜磁気抵抗部26,27から成る直列回路
と第3,第４の薄膜磁気抵抗部28,29から成る直列回路と
は直線上に配置されているだけで、その他の構成は第10
図に示す磁気抵抗素子と同一である。従って、この磁気
抵抗素子においても、第１乃至第４の薄膜磁気抵抗部26
乃至29により効率良く差動検出を行なうことができる。

（発明が解決しようとする課題） しかしながら、第10図に示す磁気抵抗素子の場合、第１
乃至第４の薄膜磁気抵抗部26乃至29が矩形状に配置され
ている関係から、第3,第４の薄膜磁気抵抗部28,29が円
筒磁石15の着磁面から離れ過ぎてしまう。このため、第
3,第４の薄膜磁気抵抗部28,29に印加される磁界強度が
検出に最適な200ガウス以下となって検出特性が悪化し
てしまう。また、磁界強度を維持するために各薄膜磁気
抵抗部26乃至28の奥行き寸法を1/2に縮小した場合は、
各薄膜磁気抵抗部26乃至29の抵抗値が半減してしまう。

また、第11図に示す磁気抵抗素子の場合、第１乃至第４
の薄膜磁気抵抗部26乃至29は直線上に配置されているこ
とにより鎖交磁界の強度を最適に保つことができるもの
の、例えば第1,第４の薄膜磁気抵抗部26,28が離れて形
成されているためにそれらの磁気抵抗特性が一致しない
という問題がある。その原因の第１として、スパッタ装
置或は真空蒸着装置により絶縁基板に成膜された強磁性
体薄膜はその形成部位によって成膜厚さが不均一となる
ことがあり、このような場合、同一検出動作特性を示す
はずの例えば第1,第４の各薄膜磁気抵抗部26,29の検出
動作特性が一致しなくなって全体の検出特性が悪化して
しまうのである。その原因の第２として同一検出動作特
性を示すはずの例えば第1,第４の各薄膜磁気抵抗部26,2
9の距離が離れているため、各薄膜磁気抵抗部26,29に同
一方向磁場が印加出来なくなり、印加される磁場に方向
差を生じる。このため、本来なら鎖交磁界の方向変化に
伴って第12図に実線で示すように変化する電圧信号Va
（第1,第２の薄膜磁気抵抗部26,27の共通接続点からの
電圧信号）に対応して、一点鎖線で示すように変化すべ
き電圧信号Vb（第3,第４の薄膜磁気抵抗部28,29からの
電圧信号）が破線で示すように正規の検出波形から変動
してしまうので、第13図に実線で示すように変化すべき
差動電圧信号（電圧信号Vaと電圧信号Vbとの電圧差）が
破線で示すように変動してしまい、これにより、差動電
圧信号に基づく磁界検出を正確に行なえなくなる。

本発明は上記事情に鑑みてなされたもので、その目的
は、基板上に形成した薄膜磁気抵抗部をブリッジ接続し
て成るものにおいて、差動検出動作を確実に行なうこと
ができる強磁性体磁気抵抗素子を提供するにある。

［発明の構成］ （課題を解決するための手段） 本発明の強磁性体磁気抵抗素子は，基板上に強磁性体を
成膜して成る蛇行形状の第１乃至第４の薄膜磁気抵抗部
を、第１及び第２の薄膜磁気抵抗部を直列接続すると共
に第３及び第４の薄膜磁気抵抗部を直列接続し且つ上記
第１及び第２の薄膜磁気抵抗部の直列回路と上記第３及
び第４の薄膜磁気抵抗部の直列回路とを並列接続するこ
とによりブリッジ回路を構成すると共に、前記第１及び
第３の薄膜磁気抵抗部の共通接続点と前記第２及び第４
の薄膜磁気抵抗部の共通接続点との間に電圧を印加した
状態で、前記第１及び第２の薄膜磁気抵抗部の共通接続
点と第３及び第４の薄膜磁気抵抗部の共通接続点との間
から差動電圧信号を得るものにおいて、前記ブリッジ回
路における相対向する前記第１及び第４の薄膜磁気抵抗
部の薄膜パターンを夫々蛇行形状とし各蛇行パターンが
互いに入り込むように配置すると共に、前記ブリッジ回
路における相対向する前記第２及び第３の薄膜磁気抵抗
部の薄膜パターンを夫々蛇行形状とし各蛇行パターンが
互いに入り込むように配置したものである。

（作用） 第１乃至第４の薄膜磁気抵抗部に同一方向の磁界が印加
されると、ブリッジ回路を構成する第1,第２の薄膜磁気
抵抗部の共通接続点と第3,第４の薄膜磁気抵抗部の共通
接続点との間から差動電圧信号が出力される。

このとき、ブリッジ回路における相対向する第１及び第
４の薄膜磁気抵抗部の薄膜パターンは夫々蛇行形状であ
り各蛇行パターンが入り込むように配置されていると共
に、ブリッジ回路における第２及び第３の薄膜磁気抵抗
部の薄膜パターンは夫々蛇行形状であり各蛇行パターン
が入り込むように配置されているので、第１及び第４の
薄膜磁気抵抗部は同一検出動作特性を示すと共に、第２
及び第３の薄膜磁気抵抗部は同一検出動作特性を示す。
また、第１及び第４の薄膜磁気抵抗部は基板上の同一部
位に形成されているから、基板上の形成位置が異なるこ
とによる不具合を生じない。従って、ブリッジ接続され
た各薄膜磁気抵抗部から出力される差動電圧信号に基づ
いて鎖交磁界を正確に検出することができる。

（実施例） 以下、本発明の一実施例を第１図乃至第４図を参照して
説明する。

まず、第１図において、絶縁基板31上には蛇行形状の第
１の薄膜磁気抵抗部32,第２の薄膜磁気抵抗部33,第３の
薄膜磁気抵抗部34及び第４の薄膜磁気抵抗部35が夫々同
一抵抗値で形成されている。これら各薄膜磁気抵抗部32
乃至35は、絶縁基板31上に強磁性体を例えばスパッタ装
置或は真空蒸着装置を用いて成膜した後にフォトリソグ
ラフィを行なうことにより形成されるもので、例えば第
１の薄膜磁気抵抗部32は複数の長辺部32a及び複数の短
辺部32bを交互に連結状態で形成することにより成る。
この場合、第１の薄膜磁気抵抗部32の長辺部32aの指向
方向と第２の薄膜磁気抵抗部33の長辺部33aの指向方向
とは互いに直交するように形成されていると共に、第３
の薄膜磁気抵抗部34の長辺部34aと第４の薄膜磁気抵抗
部35の長辺部35aの指向方向とは略直交するように形成
されている。そして、第１及び第２の薄膜磁気抵抗部32
及び33は直列接続され、第３及び第４の薄膜磁気抵抗部
34及び35は直列接続されてブリッジ回路を構成してい
る。

しかして、第４及び第３の薄膜磁気抵抗部35及び34は、
上記第１及び第２の薄膜磁気抵抗部32及び33と略同一の
蛇行パターンに夫々形成されており、その蛇行パターン
は各薄膜磁気抵抗部32及び33の蛇行パターンと互いに入
り込むように配置されている。つまり、第４の薄膜磁気
抵抗部35は、これの長辺部35a及び短辺部35bがブリッジ
回路における相対向する第１の薄膜磁気抵抗部32の長辺
部32a及び短辺部32bと夫々近接した並列パターンとなる
ように配置されている。同様に、第３の薄膜磁気抵抗部
34の長辺部34a及び短辺部34bは、ブリッジ回路における
相対向する第２の薄膜磁気抵抗部33の長辺部33a及び短
辺部33bと夫々近接した並列パターンとなるように配置
されている。そして、第１の薄膜磁気抵抗部32の一端に
電源入力端子36が形成され、第２の薄膜磁気抵抗部33の
一端に電源入力端子37が形成され、各薄膜磁気抵抗部3
2,33の共通接続点に出力端子38が形成されている。ま
た、第３の薄膜磁気抵抗部34の一端に電源入力端子39が
形成され、第４の薄膜磁気抵抗部35の一端に電源入力端
子40が形成され、各薄膜磁気抵抗部34,35の共通接続点
に出力端子41が形成されている。

そして、絶縁基板31は第３図に示すように混成集積回路
基板42上に配設されており、その配設状態で絶縁基板31
上の各端子は混成集積回路基板42上の各回路と接続され
ている。

次に第２図に基づいて電気的接続関係を説明する。

絶縁基板31上の各電源入力端子36,39は混成集積回路基
板42に形成された正電源ライン43と接続され、各電源入
力端子37,40はアースライン44と接続されている。以上
の構成により、各出力端子38,41からは電源電圧V₀の1/2
の電圧信号Va（＝V₀/2）が出力されている。また、混成
集積回路基板42には比較器45が実装されており、絶縁基
板31上の出力端子38は比較器45の反転入力端子（−）と
接続され、出力端子41は比較器45の非反転入力端子
（＋）と接続されている。そして、比較器45の出力端子
は分周回路46と接続されている。この分周回路46は入力
パルスを1/2に分周して出力するもので、その分周動作
により、出力端子41の波形の波長が同じであれば、比較
器45からの出力のデューティ比によらず分周回路46の出
力のデューティ比は50％となる。

次に上記構成の作用について説明する。

第３図に示すように混成集積回路基板42を円筒磁石47の
外周面（着磁面）に対向配置する。すると、第４図に示
すように円筒磁石47の外周面からはＮ極からＳ極に向か
う磁力線が放出されているから、その磁力線中に混成集
積回路基板42が位置することにより第１乃至第４の薄膜
磁気抵抗部32乃至35に磁界が鎖交する。

ここで、各第１乃至第４の薄膜磁気抵抗部32乃至35にあ
っては、鎖交磁界の方向がそれらの長辺部に沿った方向
となったときはその抵抗値が最大値となり、鎖交磁界の
方向が長辺部と直交する方向となったときはその抵抗値
が最小値となる性質（磁気異方性効果）を有するから、
円筒磁石47の回転に伴って各薄膜磁気抵抗部32乃至35に
印加されている鎖交磁界の方向が回転すると、その方向
に応じて各薄膜磁気抵抗部の抵抗値が変化する。この場
合、第１の薄膜磁気抵抗部32の長辺部32aの指向方向は
第２の薄膜磁気抵抗部33の長辺部33aの指向方向と直交
しているから、鎖交磁界の方向に応じて例えば第１の薄
膜磁気抵抗部32の抵抗値が高くなったときは、第２の薄
膜磁気抵抗部33の抵抗値は低くなり、これにより出力端
子38からの電圧信号VaはV₀/2から低くなる。

しかして、第４の薄膜磁気抵抗部35は、第１の薄膜磁気
抵抗部32と略同一パターン形状であると共に絶縁基板31
上の略同一部位に形成されているから、第１の薄膜磁気
抵抗部32の抵抗値が鎖交磁界の影響を受けて上述の如く
高くなったときは、第４の薄膜磁気抵抗部の抵抗値も同
様に高くなる。さらに、第３の薄膜磁気抵抗部34は、第
２の薄膜磁気抵抗部33と同一パターンであると共に絶縁
基板31上の同一部位に形成されているから、第２の薄膜
磁気抵抗部33の抵抗値が鎖交磁界の影響を受けて低くな
ったときは、第３の薄膜磁気抵抗部34の抵抗値も低くな
り、これにより出力端子41からの電圧信号VbはV₀/2から
高くなる。要するに、鎖交磁界の影響を受けて電圧信号
VaがV₀/2から変動したときは、その変動分だけ電圧信号
Vbが電圧信号Vaの変化方向と反対極性方向に変動すると
いう差動検出がブリッジ接続された第１乃至第４の薄膜
磁気抵抗部32乃至35において行なわれるのである。そし
て、電圧信号Vaが電圧信号Vbを上回っているとき、つま
り比較器45に対する差動電圧信号が負極性となるときは
比較器45からロウレベル信号が出力され、電圧信号Vaが
電圧信号Vbを上回っているとき、つまり差動電圧信号が
正極性のなるときは比較器45からハイレベル信号が出力
されるから、円筒磁石47の回転に伴って比較器45からは
第２図に示すようなパルス信号が出力される。そして、
出力端子41の信号波形の波長は円筒磁石47の着磁ピッチ
により決まる。円筒磁石47の着磁ピッチは容易に略等し
くできるから比較器45の入力端子41の波長も略等しくな
る。

従って、分周回路46の出力のデューティ比は、比較器45
からの出力のデューティ比によらず、略50％となる。

要するに、上記構成のものによれば、ブリッジ回路を構
成するように接続された第１乃至第４の薄膜磁気抵抗部
32乃至35において、ブリッジ回路における相対向する第
１の薄膜磁気抵抗部32と第４の薄膜磁気抵抗部35とを絶
縁基板31上の略同一部位に形成すると共に、ブリッジ回
路における相対向する第２の薄膜磁気抵抗部33と第３の
薄膜磁気抵抗部34とを絶縁基板31上の略同一部位に形成
して、第１及び第４の薄膜磁気抵抗部32及び35、第２及
び第３の薄膜磁気抵抗部33及び34の夫々に同一強度で且
つ同一方向の磁界を印加するようにしたので、第１乃至
第４の薄膜磁気抵抗部32乃至35において差動検出動作を
確実に行なうことができる。

さらに、第1,第４の薄膜磁気抵抗部32,35及び第2,第３
の薄膜磁気抵抗部33,34は、絶縁基板31上において互い
に近接した位置に形成されているから、絶縁基板上にお
ける形成部位が異なることにより生じる検出動作特性の
不一致を生じることはない。

［発明の効果］ 以上の説明から明らかなように、本発明の磁気抵抗素子
は、直列接続された第１及び第２の薄膜磁気抵抗部と直
列接続された第３及び第４の薄膜磁気抵抗部とを並列接
続することによりブリッジ回路を構成したものにおい
て、ブリッジ回路における相対向する第１及び第４の薄
膜磁気抵抗部の薄膜パターンを蛇行パターンとし各蛇行
パターンが互いに入り込むように配置すると共に、ブリ
ッジ回路における相対向する第２及び第３の薄膜磁気抵
抗部の薄膜パターンを蛇行パターンとし各蛇行パターン
が互いに入り込むように配置したので、基板上に形成し
た薄膜磁気抵抗部をブリッジ接続して成るものにおい
て、差動検出動作を確実に行なうことができるという優
れた効果を奏する。

【図面の簡単な説明】

第１図乃至第４図は本発明の一実施例を示すもので、第
１図は絶縁基板の平面図、第２図は電気配線図、第３図
は検出状態で示す斜視図、第４図は検出状態で示す平面
図である。また、第５図乃至第13図は従来例を示してお
り、第５図，第８図，第10図及び第11図は第１図相当
図、第６図及び第９図は第２図相当図、第７図は第３図
相当図、第12図は電圧信号を示す信号波形図、第13図は
差動電圧信号を示す信号波形図である。 図中、31は絶縁基板（基板）、32は第１の薄膜磁気抵抗
部、33は第２の薄膜磁気抵抗部、34は第３の薄膜磁気抵
抗部、35は第４の薄膜磁気抵抗部、42は混成集積回路基
板、45は比較器、46は分周回路、47は円筒磁石である。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 木下 賢一 愛知県丹羽郡大口町大字豊田字野田１番地 株式会社東海理化電機製作所内 (56)参考文献 特開 昭58−101483（ＪＰ，Ａ) 特開 昭59−126202（ＪＰ，Ａ) 実開 昭56−102414（ＪＰ，Ｕ) 米国特許3405355（ＵＳ，Ａ)

Claims (1)

【特許請求の範囲】
1. 【請求項１】基板上に強磁性体を成膜して成る蛇行形状
   の第１乃至第４の薄膜磁気抵抗部を、第１及び第２の薄
   膜磁気抵抗部を直列接続すると共に第３及び第４の薄膜
   磁気抵抗部を直列接続し且つ上記第１及び第２の薄膜磁
   気抵抗部の直列回路と上記第３及び第４の薄膜磁気抵抗
   部の直列回路とを並列接続することによりブリッジ回路
   を構成したものであって、前記第１及び第３の薄膜磁気
   抵抗部の共通接続点と前記第２及び第４の薄膜磁気抵抗
   部の共通接続点との間に電圧を印加した状態で、前記第
   １及び第２の薄膜磁気抵抗部の共通接続点と第３及び第
   ４の薄膜磁気抵抗部の共通接続点との間から差動電圧信
   号を得る強磁性体磁気抵抗素子において、前記ブリッジ
   回路における相対向する前記第１及び第４の薄膜磁気抵
   抗部の薄膜パターンを夫々蛇行形状とし各蛇行パターン
   が互いに入り込むように配置すると共に、前記ブリッジ
   回路における相対向する前記第２及び第３の薄膜磁気抵
   抗部の薄膜パターンを夫々蛇行形状とし各蛇行パターン
   が互いに入り込むように配置したことを特徴とする強磁
   性体磁気抵抗素子。