JPH0778756B2 - 故障シミュレーション方法 - Google Patents
故障シミュレーション方法Info
- Publication number
- JPH0778756B2 JPH0778756B2 JP63268595A JP26859588A JPH0778756B2 JP H0778756 B2 JPH0778756 B2 JP H0778756B2 JP 63268595 A JP63268595 A JP 63268595A JP 26859588 A JP26859588 A JP 26859588A JP H0778756 B2 JPH0778756 B2 JP H0778756B2
- Authority
- JP
- Japan
- Prior art keywords
- fault
- failure
- logic circuit
- circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は論理回路の故障のシミュレーション方法に関
し、特に入力検査系列による故障検出率を簡単に求める
方法に関する。
し、特に入力検査系列による故障検出率を簡単に求める
方法に関する。
従来、この主の入力検査系列による故障検出率を求める
方法としては論理回路モデルの中のすべての素子に故障
を定義し、故障シミュレータを使用して故障シミュレー
ションを行うか、論理回路モデルの中の素子を一定の割
合で無作為に故障を定義し、故障シミュレーションを行
ない、統計的処理をもって故障検出率を求めるがごとき
方法がとられていた。
方法としては論理回路モデルの中のすべての素子に故障
を定義し、故障シミュレータを使用して故障シミュレー
ションを行うか、論理回路モデルの中の素子を一定の割
合で無作為に故障を定義し、故障シミュレーションを行
ない、統計的処理をもって故障検出率を求めるがごとき
方法がとられていた。
更に詳しく説明すると、故障シミュレータとは、LSI内
部の論理回路または素子に予め機能的故障を割り付けて
おいて、これら論理回路に対して、一般にいう論理シミ
ュレーションを実行し、先に割り付けられた故障の影響
が出力端子において検出できるか否かを調べるものであ
る。例えば、第３図（ａ）の回路を第３図（ｂ）のテス
トパターンでシミュレーションする場合を説明する。
部の論理回路または素子に予め機能的故障を割り付けて
おいて、これら論理回路に対して、一般にいう論理シミ
ュレーションを実行し、先に割り付けられた故障の影響
が出力端子において検出できるか否かを調べるものであ
る。例えば、第３図（ａ）の回路を第３図（ｂ）のテス
トパターンでシミュレーションする場合を説明する。
・各ゲートが故障なく正常に動く場合は、出力ｇには第
３図（ｃ）に示す波形がでる。
３図（ｃ）に示す波形がでる。
・ゲートＨが故障しゲートの出力が入力によらず常に
“L"である場合は第３図（ｄ）に示す波形がでる。この
場合、出力ｇが故障のない場合（第３図（ｃ）のｇ）と
結果がは異なるため、この回路には故障が有ることが検
出される。
“L"である場合は第３図（ｄ）に示す波形がでる。この
場合、出力ｇが故障のない場合（第３図（ｃ）のｇ）と
結果がは異なるため、この回路には故障が有ることが検
出される。
・ゲートＩが故障して出力が常に“L"の時は、出力ｇは
第３図（ｅ）に示されるように故障がない場合と全く同
じ結果になる。つまり、このテストパターンはゲートＩ
の故障を検出できなかったことになる。
第３図（ｅ）に示されるように故障がない場合と全く同
じ結果になる。つまり、このテストパターンはゲートＩ
の故障を検出できなかったことになる。
故障シミュレータとは、このような故障を次々に定義し
てシミュレーションし、定義した故障が出力端子におい
て検出できるか否かを調べるプログラムである。
てシミュレーションし、定義した故障が出力端子におい
て検出できるか否かを調べるプログラムである。
ここで、故障定義とは例えば論理回路の出力が入力にか
かわらず常に“L"（またはその逆）に固定することで、
入力検査系列とは上述したテストパターンのことであ
る。そして、故障検出率とは論理回路に定義した故障の
内、故障シミュレーションを行った結果、何個の故障を
検出したかを比率で示したものである。
かわらず常に“L"（またはその逆）に固定することで、
入力検査系列とは上述したテストパターンのことであ
る。そして、故障検出率とは論理回路に定義した故障の
内、故障シミュレーションを行った結果、何個の故障を
検出したかを比率で示したものである。
上述した従来の方法では、論理回路モデルの中のすべて
の素子に故障を定義し、故障シミュレーションを行なう
場合、計算機に大きな負荷がかかるため、大規模な論理
回路では故障シミュレーションできないことが多くま
た、故障シミュレーションが可能な場合でも、実行に要
する時間が長大化する欠点を有する。また論理回路モデ
ルの中の素子を一定の割合で無作為に故障を定義し、故
障シミュレーションを行う場合、上記欠点は少ないが、
統計的処理を行なうため、必ずしも正しい故障検出率で
ないことが多く、また故障未検出の素子を特定すること
が困難であるという欠点を有する。
の素子に故障を定義し、故障シミュレーションを行なう
場合、計算機に大きな負荷がかかるため、大規模な論理
回路では故障シミュレーションできないことが多くま
た、故障シミュレーションが可能な場合でも、実行に要
する時間が長大化する欠点を有する。また論理回路モデ
ルの中の素子を一定の割合で無作為に故障を定義し、故
障シミュレーションを行う場合、上記欠点は少ないが、
統計的処理を行なうため、必ずしも正しい故障検出率で
ないことが多く、また故障未検出の素子を特定すること
が困難であるという欠点を有する。
これは、組み合わせ回路は１つの入力信号の変化に対し
て必ず出力が定まるが、順序回路は１つの入力信号の変
化に対して出力が定まるとは限らず、前に加えられた入
力信号によっても出力値が変わるために、組み合わせ回
路よりもシミュレーションしにくい為である。
て必ず出力が定まるが、順序回路は１つの入力信号の変
化に対して出力が定まるとは限らず、前に加えられた入
力信号によっても出力値が変わるために、組み合わせ回
路よりもシミュレーションしにくい為である。
本発明の目的は簡単なソフトウェアで故障シミュレータ
を高速化し、かつ故障未検出部分もわかりやすい故障シ
ミュレーション方法を得ることにある。
を高速化し、かつ故障未検出部分もわかりやすい故障シ
ミュレーション方法を得ることにある。
本発明による論理回路の入力検査系列による故障検出率
を求める新しい方法は、論理回路と等価の論理回路モデ
ルを計算機上に構築するとともに、論理回路モデル中に
故障を定義し、論理回路モデルに入力検査系列を印加す
ることによって、入力検査系列による故障の検出率を求
めることができる故障シミュレータにおいて、該論理回
路モデルの中から順序回路素子のみに故障を定義してお
り、これによって故障シミュレーションを高速にするこ
とができる。
を求める新しい方法は、論理回路と等価の論理回路モデ
ルを計算機上に構築するとともに、論理回路モデル中に
故障を定義し、論理回路モデルに入力検査系列を印加す
ることによって、入力検査系列による故障の検出率を求
めることができる故障シミュレータにおいて、該論理回
路モデルの中から順序回路素子のみに故障を定義してお
り、これによって故障シミュレーションを高速にするこ
とができる。
次に、本発明について図面を参照してより詳細に説明す
る。
る。
第１図は本発明の一実施例を示すブロック図である。11
は順序回路素子抽出部、12は故障定義部、13は故障シミ
ュレータをそれぞれ示す。かかるブロック図において、
論理回路と等価な論理回路モデルの中から順序回路素子
抽出部11によって順序回路素子の名前を抽出し、故障定
義部12によって抽出された順序回路素子のみに故障を定
義し、故障シミュレータ13によって故障シミュレーショ
ンを行なう。このような動作により、故障シミュレータ
13は、論理回路モデルの中の順序回路素子のみの故障検
出，故障未検出のリストを出力することになる。一方、
第２図に一般的な論理回路の一例を示す。21,22,23,24,
25は入力端子、26,27は出力端子、28,29,30,31,32は組
合せ回路、33,34,35はフリップフロップ素子をそれぞれ
示す。かかる論理回路を第１図に示す方法によって故障
シミュレーションすると、フリップフロップ素子33,34,
35は順序回路素子であるため、入力検査系列による故障
の検出，未検出はフリップフロップ素子33,34,35に対し
てのみ出力される、 一般的に組合せ回路は組合せ回路の入力部が故障検出さ
れれば組合せ回路全体も故障検出されることが多く、し
たがって第２図におけるフリップフロップ素子33,34,35
がすべて故障検出されれば、第２図に示す論理回路全体
が故障検出されたとほぼ等価であり、またフリップフロ
ップ35は故障検出され、フリップフロップ34が故障検出
されなかった場合は組合せ回路30も故障検出されにくい
ことがわかる。
は順序回路素子抽出部、12は故障定義部、13は故障シミ
ュレータをそれぞれ示す。かかるブロック図において、
論理回路と等価な論理回路モデルの中から順序回路素子
抽出部11によって順序回路素子の名前を抽出し、故障定
義部12によって抽出された順序回路素子のみに故障を定
義し、故障シミュレータ13によって故障シミュレーショ
ンを行なう。このような動作により、故障シミュレータ
13は、論理回路モデルの中の順序回路素子のみの故障検
出，故障未検出のリストを出力することになる。一方、
第２図に一般的な論理回路の一例を示す。21,22,23,24,
25は入力端子、26,27は出力端子、28,29,30,31,32は組
合せ回路、33,34,35はフリップフロップ素子をそれぞれ
示す。かかる論理回路を第１図に示す方法によって故障
シミュレーションすると、フリップフロップ素子33,34,
35は順序回路素子であるため、入力検査系列による故障
の検出，未検出はフリップフロップ素子33,34,35に対し
てのみ出力される、 一般的に組合せ回路は組合せ回路の入力部が故障検出さ
れれば組合せ回路全体も故障検出されることが多く、し
たがって第２図におけるフリップフロップ素子33,34,35
がすべて故障検出されれば、第２図に示す論理回路全体
が故障検出されたとほぼ等価であり、またフリップフロ
ップ35は故障検出され、フリップフロップ34が故障検出
されなかった場合は組合せ回路30も故障検出されにくい
ことがわかる。
以上説明したように、本発明は、論理回路モデル中の順
序回路素子のみに故障定義し故障シミュレーションする
だけで論理回路全体の故障検出率がわかるだけでなく、
故障の未検出部も容易にわかり、かつ故障の定義数が少
ないため計算機の負荷が軽く、高速に処理できるという
効果がある。
序回路素子のみに故障定義し故障シミュレーションする
だけで論理回路全体の故障検出率がわかるだけでなく、
故障の未検出部も容易にわかり、かつ故障の定義数が少
ないため計算機の負荷が軽く、高速に処理できるという
効果がある。
第１図は本発明の一実施例を示すブロック図で、第２図
は一般的な論理回路の一例を示すブロック図である。 第３図は故障シミュレーションの原理を説明する図であ
る。 11……順序回路抽出部、12……故障定義部、13……故障
シミュレータ、21,22,23,24,25……入力端子、26,27…
…出力端子、28,29,30,31,32……組合せ回路、33,34,35
……フリップフロップ回路。
は一般的な論理回路の一例を示すブロック図である。 第３図は故障シミュレーションの原理を説明する図であ
る。 11……順序回路抽出部、12……故障定義部、13……故障
シミュレータ、21,22,23,24,25……入力端子、26,27…
…出力端子、28,29,30,31,32……組合せ回路、33,34,35
……フリップフロップ回路。
Claims (1)
- 【請求項１】論理回路と等価な論理回路モデルを計算機
上に構築するとともに、論理回路モデル中に故障を定義
し、論理回路モデルに入力検査系列を印加することによ
って故障の検出率を求めることができる故障シミュレー
タにおいて、該論理回路モデルの中から順序回路素子の
みに故障を定義し、故障を定義した前記順序回路素子に
対する入力検査系列による故障検出結果に基づき、前記
順序回路素子以外の組み合わせ回路を含めた前記論理回
路全体の故障率を求めることを特徴とする故障シミュレ
ーション方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63268595A JPH0778756B2 (ja) | 1988-10-24 | 1988-10-24 | 故障シミュレーション方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63268595A JPH0778756B2 (ja) | 1988-10-24 | 1988-10-24 | 故障シミュレーション方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02114338A JPH02114338A (ja) | 1990-04-26 |
| JPH0778756B2 true JPH0778756B2 (ja) | 1995-08-23 |
Family
ID=17460715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63268595A Expired - Lifetime JPH0778756B2 (ja) | 1988-10-24 | 1988-10-24 | 故障シミュレーション方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0778756B2 (ja) |
-
1988
- 1988-10-24 JP JP63268595A patent/JPH0778756B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02114338A (ja) | 1990-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Jephson et al. | A three-value computer design verification system | |
| US10539614B2 (en) | Circuit design verification in a hardware accelerated simulation environment using breakpoints | |
| JPH11149491A (ja) | 故障検出率評価方法 | |
| KR100506769B1 (ko) | 고속 테스트 패턴 평가 장치 | |
| US6131181A (en) | Method and system for identifying tested path delay faults | |
| US20190205491A1 (en) | Method and apparatus of emulation techniques for enhanced fpga validation | |
| US6944837B2 (en) | System and method for evaluating an integrated circuit design | |
| US5341314A (en) | Method for generating a test to detect differences between integrated circuits | |
| Ebrahimi et al. | Testing for intermittent resistive faults in CMOS integrated systems | |
| JP3184023B2 (ja) | テストパターンの故障検出率算出方法および装置 | |
| JPH02114338A (ja) | 故障シミュレーション方法 | |
| Chakraborty et al. | Robust testing for stuck-at faults | |
| JPH08180095A (ja) | 遅延故障シミュレーション方法、及び遅延故障解析装置 | |
| JPS61241672A (ja) | Ｉｃ試験装置 | |
| JPS6375576A (ja) | 集積回路の故障検出装置 | |
| JP3135357B2 (ja) | 遅延シミュレーション装置 | |
| JP2990813B2 (ja) | 故障シミュレーション方法 | |
| JP2972558B2 (ja) | 論理回路の故障シミュレーション方法 | |
| JP2979798B2 (ja) | テストパタン保証方法 | |
| JPH01235872A (ja) | 集積回路の故障シミュレーション方法 | |
| JPS63231279A (ja) | 論理回路の故障箇所推定方法 | |
| Correia et al. | SIFU!-a didactic stuck-at fault simulator | |
| JPH04266168A (ja) | 論理検証方式 | |
| JPH05172904A (ja) | テストパターン自動生成方法および故障率推定方法 | |
| JPH0773216A (ja) | 論理シミュレーション方法 |