JPH0778904A - プリント配線板の製造方法 - Google Patents
プリント配線板の製造方法Info
- Publication number
- JPH0778904A JPH0778904A JP17282893A JP17282893A JPH0778904A JP H0778904 A JPH0778904 A JP H0778904A JP 17282893 A JP17282893 A JP 17282893A JP 17282893 A JP17282893 A JP 17282893A JP H0778904 A JPH0778904 A JP H0778904A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- ceramic substrate
- hole
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000000919 ceramic Substances 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 17
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 25
- 229910052802 copper Inorganic materials 0.000 abstract description 25
- 239000010949 copper Substances 0.000 abstract description 25
- 238000007747 plating Methods 0.000 abstract description 11
- 238000005530 etching Methods 0.000 abstract description 6
- 230000007547 defect Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】 スルホール内に形成した導電路を外部端子と
する、セラミック基板を用いたプリント配線板におい
て、隣接するスルホールに形成された上記導電路どうし
が、ショート不良を起こすことのない、プリント配線板
の製造方法を提供する。 【構成】 所望のプリント配線板より面積の広いセラミ
ック基板、このセラミック基板表面に導電回路を形成
し、この導電回路と導通し外部端子となる導電路が形成
された複数のスルホールを有し、このスルホールに沿っ
て、セラミック基板の表面に分割溝を設け、この分割溝
によって所望の大きさのプリント配線板に分割するプリ
ント配線板の製造方法において、上記導電回路を形成し
た後に、隣接するスルホール間の分割溝に、穴を設け
る。又は、上記分割溝と上記導電路を形成したスルホー
ル周囲の導電回路との間に０．１〜０．５ｍｍの間隙を
設ける。
する、セラミック基板を用いたプリント配線板におい
て、隣接するスルホールに形成された上記導電路どうし
が、ショート不良を起こすことのない、プリント配線板
の製造方法を提供する。 【構成】 所望のプリント配線板より面積の広いセラミ
ック基板、このセラミック基板表面に導電回路を形成
し、この導電回路と導通し外部端子となる導電路が形成
された複数のスルホールを有し、このスルホールに沿っ
て、セラミック基板の表面に分割溝を設け、この分割溝
によって所望の大きさのプリント配線板に分割するプリ
ント配線板の製造方法において、上記導電回路を形成し
た後に、隣接するスルホール間の分割溝に、穴を設け
る。又は、上記分割溝と上記導電路を形成したスルホー
ル周囲の導電回路との間に０．１〜０．５ｍｍの間隙を
設ける。
Description
【０００１】
【産業上の利用分野】本発明はセラミック基板を用い、
リードレスチップキャリアとして利用されるプリント配
線板の製造方法に関するものである。
リードレスチップキャリアとして利用されるプリント配
線板の製造方法に関するものである。
【０００２】
【従来の技術】従来から、セラミック基板を用いたプリ
ント配線板に半導体チップを搭載し、このプリント配線
板の端面に外部端子を設けたリードレスチップキャリア
が知られている。このリードレスチップキャリアとして
利用されるプリント配線板の一例を図４に示す。上記プ
リント配線板は、セラミック基板（４）、このセラミッ
ク基板（４）の表面に形成された導電回路（２）、この
導電回路（２）の外部端子として、上記セラミック基板
（４）の端面にスルホール（５）を軸方向に分割して形
成された導電路（１）を備える。
ント配線板に半導体チップを搭載し、このプリント配線
板の端面に外部端子を設けたリードレスチップキャリア
が知られている。このリードレスチップキャリアとして
利用されるプリント配線板の一例を図４に示す。上記プ
リント配線板は、セラミック基板（４）、このセラミッ
ク基板（４）の表面に形成された導電回路（２）、この
導電回路（２）の外部端子として、上記セラミック基板
（４）の端面にスルホール（５）を軸方向に分割して形
成された導電路（１）を備える。
【０００３】このプリント配線板の端面に上記外部端子
を形成する方法の一例を挙げる。図５（ａ）は平面図で
あり、（ｂ）はＡ−Ａ線の断面図であり、（ｃ）はＢ−
Ｂ線の断面図である。図５に示す如く、該プリント配線
板より面積の広いセラミック基板（４）を用い、このセ
ラミック基板（４）のプリント配線板の端部に当たる個
所にＶ字型の分割溝（６）とスルホール（５）を設け、
このセラミック基板（４）の表面に無電解銅メッキで銅
皮膜を形成し、エッチングにより導電回路（２）を形成
すると共に、このスルホール（５）にも上記導電回路
（２）と導通する導電路（１）を銅メッキで形成する。
その後、上記分割溝（６）によって所望の大きさのプリ
ント配線板に分割すると、スルホール（５）が軸方向に
分割されて上記導電路（１）が外部端子となる。しか
し、従来の方法において、銅メッキを施しエッチングす
る際に、上記分割溝（６）の底（７）に銅皮膜が完全に
除去されず残留しやすく、この分割溝（６）の底（７）
に残留した銅皮膜によって、隣接するスルホール（５）
に形成した導電路（１）どうしがショートする恐れがあ
る。
を形成する方法の一例を挙げる。図５（ａ）は平面図で
あり、（ｂ）はＡ−Ａ線の断面図であり、（ｃ）はＢ−
Ｂ線の断面図である。図５に示す如く、該プリント配線
板より面積の広いセラミック基板（４）を用い、このセ
ラミック基板（４）のプリント配線板の端部に当たる個
所にＶ字型の分割溝（６）とスルホール（５）を設け、
このセラミック基板（４）の表面に無電解銅メッキで銅
皮膜を形成し、エッチングにより導電回路（２）を形成
すると共に、このスルホール（５）にも上記導電回路
（２）と導通する導電路（１）を銅メッキで形成する。
その後、上記分割溝（６）によって所望の大きさのプリ
ント配線板に分割すると、スルホール（５）が軸方向に
分割されて上記導電路（１）が外部端子となる。しか
し、従来の方法において、銅メッキを施しエッチングす
る際に、上記分割溝（６）の底（７）に銅皮膜が完全に
除去されず残留しやすく、この分割溝（６）の底（７）
に残留した銅皮膜によって、隣接するスルホール（５）
に形成した導電路（１）どうしがショートする恐れがあ
る。
【０００４】
【発明が解決しようとする課題】本発明は、上記の事実
に鑑みてなされたもので、その目的とするところは、ス
ルホール内に形成した導電路を外部端子とする、セラミ
ック基板を用いたプリント配線板において、隣接するス
ルホールに形成された上記導電路どうしが、ショート不
良を起こすことのない、プリント配線板の製造方法を提
供することにある。
に鑑みてなされたもので、その目的とするところは、ス
ルホール内に形成した導電路を外部端子とする、セラミ
ック基板を用いたプリント配線板において、隣接するス
ルホールに形成された上記導電路どうしが、ショート不
良を起こすことのない、プリント配線板の製造方法を提
供することにある。
【０００５】
【課題を解決するための手段】本発明の請求項１に係る
プリント配線板の製造方法は、所望のプリント配線板よ
り面積の広いセラミック基板、このセラミック基板表面
に導電回路を形成し、この導電回路と導通し外部端子と
なる導電路が形成された複数のスルホールを有し、この
スルホールに沿って、セラミック基板の表面に分割溝を
設け、この分割溝によって所望の大きさのプリント配線
板に分割するプリント配線板の製造方法において、上記
導電回路を形成した後に、隣接するスルホール間の分割
溝に、穴を設けることを特徴とする。
プリント配線板の製造方法は、所望のプリント配線板よ
り面積の広いセラミック基板、このセラミック基板表面
に導電回路を形成し、この導電回路と導通し外部端子と
なる導電路が形成された複数のスルホールを有し、この
スルホールに沿って、セラミック基板の表面に分割溝を
設け、この分割溝によって所望の大きさのプリント配線
板に分割するプリント配線板の製造方法において、上記
導電回路を形成した後に、隣接するスルホール間の分割
溝に、穴を設けることを特徴とする。
【０００６】本発明の請求項２に係るプリント配線板の
製造方法は、所望のプリント配線板より面積の広いセラ
ミック基板、このセラミック基板表面に導電回路を形成
し、この導電回路と導通し外部端子となる導電路が形成
された複数のスルホールを有し、このスルホールに沿っ
て、セラミック基板の表面に分割溝を設け、この分割溝
によって所望の大きさのプリント配線板に分割するプリ
ント配線板の製造方法において、上記分割溝と上記導電
路を形成したスルホール周囲の導電回路との間に０．１
〜０．５ｍｍの間隙を設けることを特徴とする。
製造方法は、所望のプリント配線板より面積の広いセラ
ミック基板、このセラミック基板表面に導電回路を形成
し、この導電回路と導通し外部端子となる導電路が形成
された複数のスルホールを有し、このスルホールに沿っ
て、セラミック基板の表面に分割溝を設け、この分割溝
によって所望の大きさのプリント配線板に分割するプリ
ント配線板の製造方法において、上記分割溝と上記導電
路を形成したスルホール周囲の導電回路との間に０．１
〜０．５ｍｍの間隙を設けることを特徴とする。
【０００７】
【作用】本発明の請求項１に係るプリント配線板の製造
方法は、導電回路を形成した後に、隣接するスルホール
間の分割溝に穴を設けると、この穴により分割溝の底に
銅皮膜が残留していても、銅皮膜を遮断するので、スル
ホールに形成された上記導電路どうしが、ショート不良
を起こすことがない。
方法は、導電回路を形成した後に、隣接するスルホール
間の分割溝に穴を設けると、この穴により分割溝の底に
銅皮膜が残留していても、銅皮膜を遮断するので、スル
ホールに形成された上記導電路どうしが、ショート不良
を起こすことがない。
【０００８】本発明の請求項２に係るプリント配線板の
製造方法は、分割溝と導電路を形成したスルホール周囲
の導電回路との間に０．１〜０．５ｍｍの間隙を設ける
と、分割溝の底に銅皮膜が残留していても、残留銅皮膜
とスルホール周囲の導電回路を遮断するので、ショート
不良が起きない。
製造方法は、分割溝と導電路を形成したスルホール周囲
の導電回路との間に０．１〜０．５ｍｍの間隙を設ける
と、分割溝の底に銅皮膜が残留していても、残留銅皮膜
とスルホール周囲の導電回路を遮断するので、ショート
不良が起きない。
【０００９】
【実施例】以下、本発明を詳細に説明する。
【００１０】本発明の請求項１に係るプリント配線板の
製造方法を図１、及び図２に基づいて説明する。
製造方法を図１、及び図２に基づいて説明する。
【００１１】図１は本発明の一実施例に係るプリント配
線板の製造方法を用いたセラミック基板の要部を示した
平面図であり、図２（ａ）は図１のＡ−Ａ線の断面図で
あり、（ｂ）はＢ−Ｂ線の断面図であり、（ｃ）はＣ−
Ｃ線の断面図である。
線板の製造方法を用いたセラミック基板の要部を示した
平面図であり、図２（ａ）は図１のＡ−Ａ線の断面図で
あり、（ｂ）はＢ−Ｂ線の断面図であり、（ｃ）はＣ−
Ｃ線の断面図である。
【００１２】本発明で得られるプリント配線板は所望の
プリント配線板より面積の広いセラミック基板（４）が
用いられる。上記セラミック基板（４）の材質として
は、例えば、アルミナ等の酸化物系のセラミックが挙げ
られる。
プリント配線板より面積の広いセラミック基板（４）が
用いられる。上記セラミック基板（４）の材質として
は、例えば、アルミナ等の酸化物系のセラミックが挙げ
られる。
【００１３】上記セラミック基板（４）の所望のプリン
ト配線板の端部に当たる個所に、Ｖ字型の分割溝（６）
と複数のスルホール（５）を設ける。上記分割溝（６）
はセラミック基板（４）の片面又は両面に設けられる。
上記分割溝（６）の幅や深さは、セラミック基板（４）
の種類や厚さにより適宜決められる。上記スルホール
（５）はドリル等により明けられる。
ト配線板の端部に当たる個所に、Ｖ字型の分割溝（６）
と複数のスルホール（５）を設ける。上記分割溝（６）
はセラミック基板（４）の片面又は両面に設けられる。
上記分割溝（６）の幅や深さは、セラミック基板（４）
の種類や厚さにより適宜決められる。上記スルホール
（５）はドリル等により明けられる。
【００１４】上記セラミック基板（４）は表面に無電解
銅メッキにより銅皮膜を形成し、エッチングにより導電
回路（２）を形成すると共に、上記スルホール（５）に
も上記導電回路（２）と導通する導電路（１）を無電解
銅メッキで形成する。この無電解銅メッキによる銅皮
膜、及びスルホール導電路（１）の形成方法は、特に限
定されず公知の無電解銅メッキ法を用いればよい。上記
エッチングによる導電回路（２）の形成は、例えばフォ
トリングラフィ技術等を利用して形成される。
銅メッキにより銅皮膜を形成し、エッチングにより導電
回路（２）を形成すると共に、上記スルホール（５）に
も上記導電回路（２）と導通する導電路（１）を無電解
銅メッキで形成する。この無電解銅メッキによる銅皮
膜、及びスルホール導電路（１）の形成方法は、特に限
定されず公知の無電解銅メッキ法を用いればよい。上記
エッチングによる導電回路（２）の形成は、例えばフォ
トリングラフィ技術等を利用して形成される。
【００１５】本発明においては、上記導電回路（２）を
形成した後に、隣接するスルホール（５）間の分割溝
（６）に穴（８）を設ける。この穴（８）の形状は、例
えば円形、楕円、角形等限定されず、上記穴（８）は図
２（ｂ）に示す如くセラミック基板（４）を貫通してい
ても、未貫通でも（図示せず）どちらでもよい。上記穴
（８）の大きさも限定されないが、例えば、直径０．２
〜０．８ｍｍ程度の円形が挙げられる。上記穴（８）は
ドリル等で明けられる。上記導電回路（２）形成の際
に、銅皮膜が完全に除去されず分割溝（６）の底（７）
に残留していても、この穴（８）により残留した銅皮膜
を遮断するので、スルホール（５）に形成された上記導
電路（１）どうしが、ショート不良を起こすことがな
い。
形成した後に、隣接するスルホール（５）間の分割溝
（６）に穴（８）を設ける。この穴（８）の形状は、例
えば円形、楕円、角形等限定されず、上記穴（８）は図
２（ｂ）に示す如くセラミック基板（４）を貫通してい
ても、未貫通でも（図示せず）どちらでもよい。上記穴
（８）の大きさも限定されないが、例えば、直径０．２
〜０．８ｍｍ程度の円形が挙げられる。上記穴（８）は
ドリル等で明けられる。上記導電回路（２）形成の際
に、銅皮膜が完全に除去されず分割溝（６）の底（７）
に残留していても、この穴（８）により残留した銅皮膜
を遮断するので、スルホール（５）に形成された上記導
電路（１）どうしが、ショート不良を起こすことがな
い。
【００１６】その後、上記分割溝（６）に沿って所望の
大きさのプリント配線板に分割すると、スルホール
（５）が軸方向に分割されて上記導電路（１）が外部端
子となったプリント配線板が得られる。
大きさのプリント配線板に分割すると、スルホール
（５）が軸方向に分割されて上記導電路（１）が外部端
子となったプリント配線板が得られる。
【００１７】本発明の請求項２に係るプリント配線板の
製造方法を図３に基づいて説明する。図３は本発明の一
実施例に係るプリント配線板の製造方法を用いたセラミ
ック基板の要部を示した平面図である。
製造方法を図３に基づいて説明する。図３は本発明の一
実施例に係るプリント配線板の製造方法を用いたセラミ
ック基板の要部を示した平面図である。
【００１８】本発明で得られるプリント配線板は、上述
と同様に所望のプリント配線板より面積の広いセラミッ
ク基板（４）が用いられ、上記セラミック基板（４）の
所望のプリント配線板の端部に当たる個所に、Ｖ字型の
分割溝（６）と複数のスルホール（５）が設けられる。
と同様に所望のプリント配線板より面積の広いセラミッ
ク基板（４）が用いられ、上記セラミック基板（４）の
所望のプリント配線板の端部に当たる個所に、Ｖ字型の
分割溝（６）と複数のスルホール（５）が設けられる。
【００１９】本発明においては、上記分割溝（６）と上
記スルホール（５）の周囲に形成された導電回路（２
ａ）との間が０．１〜０．５ｍｍの間隙（９）を有して
いる。この間隙（９）が０．５ｍｍを越えると、所望の
大きさに分割することが困難となる。
記スルホール（５）の周囲に形成された導電回路（２
ａ）との間が０．１〜０．５ｍｍの間隙（９）を有して
いる。この間隙（９）が０．５ｍｍを越えると、所望の
大きさに分割することが困難となる。
【００２０】さらに、上記セラミック基板（４）は表面
に無電解銅メッキにより銅皮膜を形成し、エッチングに
より導電回路（２）を形成すると共に、上記スルホール
（５）にも上記導電回路（２）と導通する導電路（１）
を無電解銅メッキで形成する。上記導電回路（２）形成
の際に、銅皮膜が完全に除去されず分割溝（６）の底
（７）に残留していても、分割溝（６）と導電路（１）
を形成したスルホール（５）周囲の導電回路（２ａ）と
の間に０．１〜０．５ｍｍの間隙（９）を設けているの
で、残留銅皮膜と導電回路（２ａ）を遮断するので、シ
ョート不良が起こらない。
に無電解銅メッキにより銅皮膜を形成し、エッチングに
より導電回路（２）を形成すると共に、上記スルホール
（５）にも上記導電回路（２）と導通する導電路（１）
を無電解銅メッキで形成する。上記導電回路（２）形成
の際に、銅皮膜が完全に除去されず分割溝（６）の底
（７）に残留していても、分割溝（６）と導電路（１）
を形成したスルホール（５）周囲の導電回路（２ａ）と
の間に０．１〜０．５ｍｍの間隙（９）を設けているの
で、残留銅皮膜と導電回路（２ａ）を遮断するので、シ
ョート不良が起こらない。
【００２１】その後、上記分割溝（６）に沿って所望の
大きさのプリント配線板に分割すると、スルホール
（５）が軸方向に分割されて上記導電路（１）が外部端
子となったプリント配線板が得られる。
大きさのプリント配線板に分割すると、スルホール
（５）が軸方向に分割されて上記導電路（１）が外部端
子となったプリント配線板が得られる。
【００２２】上述の如くして得られたプリント配線板
は、半導体チップを搭載し、この半導体チップと導電回
路を接続したリードレスチップキャリアとして利用され
る。
は、半導体チップを搭載し、この半導体チップと導電回
路を接続したリードレスチップキャリアとして利用され
る。
【００２３】
【発明の効果】本発明の製造方法によって、隣接するス
ルホールに形成された上記導電路どうしが、ショート不
良を起こすことのない、セラミック基板を用いたプリン
ト配線板が得られる。このプリント配線板はリードレス
チップキャリアとして有用である。
ルホールに形成された上記導電路どうしが、ショート不
良を起こすことのない、セラミック基板を用いたプリン
ト配線板が得られる。このプリント配線板はリードレス
チップキャリアとして有用である。
【図１】本発明の一実施例に係るプリント配線板の製造
方法を用いたセラミック基板の要部の平面図である。
方法を用いたセラミック基板の要部の平面図である。
【図２】（ａ）は図１のＡ−Ａ線の断面図であり、
（ｂ）は図１のＢ−Ｂ線の断面図であり、（ｃ）は図１
のＣ−Ｃ線の断面図である。
（ｂ）は図１のＢ−Ｂ線の断面図であり、（ｃ）は図１
のＣ−Ｃ線の断面図である。
【図３】本発明の一実施例に係るプリント配線板の製造
方法を用いたセラミック基板の要部の平面図である。
方法を用いたセラミック基板の要部の平面図である。
【図４】従来のプリント配線板の要部の斜視図である。
【図５】（ａ）は従来のプリント配線板の製造方法を用
いたセラミック基板の要部の平面図であり、（ｂ）はＡ
−Ａ線の断面図であり、（ｃ）はＢ−Ｂ線の断面図であ
る。
いたセラミック基板の要部の平面図であり、（ｂ）はＡ
−Ａ線の断面図であり、（ｃ）はＢ−Ｂ線の断面図であ
る。
１ 導電路 ２ 導電回路 ２ａ 導電回路 ４ セラミック基板 ５ スルホール ６ 分割溝 ７ 底 ８ 穴 ９ 間隙
Claims (2)
- 【請求項１】 所望のプリント配線板より面積の広いセ
ラミック基板、このセラミック基板表面に導電回路を形
成し、この導電回路と導通し外部端子となる導電路が形
成された複数のスルホールを有し、このスルホールに沿
って、セラミック基板の表面に分割溝を設け、この分割
溝によって所望の大きさのプリント配線板に分割するプ
リント配線板の製造方法において、上記導電回路を形成
した後に、隣接するスルホール間の分割溝に、穴を設け
ることを特徴とするプリント配線板の製造方法。 - 【請求項２】 所望のプリント配線板より面積の広いセ
ラミック基板、このセラミック基板表面に導電回路を形
成し、この導電回路と導通し外部端子となる導電路が形
成された複数のスルホールを有し、このスルホールに沿
って、セラミック基板の表面に分割溝を設け、この分割
溝によって所望の大きさのプリント配線板に分割するプ
リント配線板の製造方法において、上記分割溝と上記導
電路を形成したスルホール周囲の導電回路との間に０．
１〜０．５ｍｍの間隙を設けることを特徴とするプリン
ト配線板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17282893A JPH0778904A (ja) | 1993-07-13 | 1993-07-13 | プリント配線板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17282893A JPH0778904A (ja) | 1993-07-13 | 1993-07-13 | プリント配線板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0778904A true JPH0778904A (ja) | 1995-03-20 |
Family
ID=15949115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17282893A Pending JPH0778904A (ja) | 1993-07-13 | 1993-07-13 | プリント配線板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0778904A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09283654A (ja) * | 1996-04-17 | 1997-10-31 | Nec Corp | ガラスセラミック基板とその製造方法 |
-
1993
- 1993-07-13 JP JP17282893A patent/JPH0778904A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09283654A (ja) * | 1996-04-17 | 1997-10-31 | Nec Corp | ガラスセラミック基板とその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4856184A (en) | Method of fabricating a circuit board | |
| US3568312A (en) | Method of making printed circuit boards | |
| JPS5842639B2 (ja) | セラミツク配線基板の製造法 | |
| JP3475757B2 (ja) | 面実装型光電変換装置作製用基板 | |
| JPH0778904A (ja) | プリント配線板の製造方法 | |
| JP3008146B2 (ja) | 半導体素子収納用セラミックパッケージとその製造方法 | |
| JPH0537271A (ja) | チツプ部品の電極形成方法 | |
| JPH07122831A (ja) | 回路基板及びその製造方法 | |
| KR101173316B1 (ko) | 인쇄 회로기판의 제조방법 및 인쇄 회로기판의 제조 방법에의해 제조된 인쇄 회로기판 | |
| JPH0697634A (ja) | フリップチップ用のプリント配線板 | |
| KR100476409B1 (ko) | 인쇄회로기판의 도금방법 | |
| JPH01290283A (ja) | 混成集積回路用厚膜印刷基板 | |
| JP3531152B2 (ja) | プリント配線基板 | |
| JP2755255B2 (ja) | 半導体搭載用基板 | |
| JP2000077799A (ja) | プリント配線基板 | |
| JPH06283835A (ja) | 回路基板およびその製造方法 | |
| JP2536911Y2 (ja) | 半導体基板の部品装着構造 | |
| JPH1041596A (ja) | 電気回路装置基板 | |
| JP2739123B2 (ja) | 電子部品搭載用基板の製造方法 | |
| JPH04356996A (ja) | Ｆｐｃの端子加工方法 | |
| JPH0548232A (ja) | 組合せプリント配線板 | |
| JP2001244590A (ja) | モジュール基板 | |
| JPH0787221B2 (ja) | 半導体搭載用基板 | |
| JPH03116890A (ja) | 印刷配線基板 | |
| JPH1041601A (ja) | プリント配線板とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010925 |