JPH0787221B2 - 半導体搭載用基板 - Google Patents
半導体搭載用基板Info
- Publication number
- JPH0787221B2 JPH0787221B2 JP62046171A JP4617187A JPH0787221B2 JP H0787221 B2 JPH0787221 B2 JP H0787221B2 JP 62046171 A JP62046171 A JP 62046171A JP 4617187 A JP4617187 A JP 4617187A JP H0787221 B2 JPH0787221 B2 JP H0787221B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor mounting
- substrate
- peripheral edge
- conductor
- outer peripheral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Manufacturing Of Printed Wiring (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、高密度実装が要求される半導体搭載用基板と
して、ピングリッドアレイ及びハイブリッドIC基板等の
パッケージ用基板に関するものである。
して、ピングリッドアレイ及びハイブリッドIC基板等の
パッケージ用基板に関するものである。
（従来の技術） この種の半導体搭載用基板においては、その半導体搭載
部に半導体素子を載置して固定するとともに、この半導
体素子と基板上に形成した導体回路とをボンディングワ
イヤ等を使用して電気的に接続して、半導体装置として
利用されるものである。
部に半導体素子を載置して固定するとともに、この半導
体素子と基板上に形成した導体回路とをボンディングワ
イヤ等を使用して電気的に接続して、半導体装置として
利用されるものである。
ところで、この種の半導体搭載用基板上の導体回路の形
成は、まず第３図に示すように、一枚の大きな基板材料
の上に半導体搭載用基板のための複数の導体回路及び半
導体搭載部を形成しておき、各導体回路と接続され、半
導体搭載用基板となる部分の外に通じる多数のメッキリ
ードを形成しておく。そして、このように形成したメッ
キリードを通じて各導体回路のめっきを同時に行ない、
最終外形加工において、基板をその外形周縁上にて切断
して形成されるのである。このような製造工程にあって
は、基板の切断と同時にメッキリードも切断されるた
め、半導体素子搭載面側の外形周縁部上にメッキリード
の周端部が当該基板の外周に露出した状態で残るのであ
る。
成は、まず第３図に示すように、一枚の大きな基板材料
の上に半導体搭載用基板のための複数の導体回路及び半
導体搭載部を形成しておき、各導体回路と接続され、半
導体搭載用基板となる部分の外に通じる多数のメッキリ
ードを形成しておく。そして、このように形成したメッ
キリードを通じて各導体回路のめっきを同時に行ない、
最終外形加工において、基板をその外形周縁上にて切断
して形成されるのである。このような製造工程にあって
は、基板の切断と同時にメッキリードも切断されるた
め、半導体素子搭載面側の外形周縁部上にメッキリード
の周端部が当該基板の外周に露出した状態で残るのであ
る。
しかるに、近年、半導体素子と称される電子部品は、そ
の集積度が非常に密になってきており、そのためこれを
実装するための半導体搭載用基板も高密度化しなければ
ならなくなってきている。すなわち、このような半導体
搭載用基板に形成される上記のようなメッキリード（1
3）は、第２図の従来図に示すように、スルーホールの
ランド（14）間に複数本形成されるのである。従って、
上記のような外形加工を行なった半導体搭載用基板で
は、半導体素子搭載側の外形周端部上にメッキリード終
端部が当該基板の外形周縁部分に密接かつ露出した状態
で残るのである。
の集積度が非常に密になってきており、そのためこれを
実装するための半導体搭載用基板も高密度化しなければ
ならなくなってきている。すなわち、このような半導体
搭載用基板に形成される上記のようなメッキリード（1
3）は、第２図の従来図に示すように、スルーホールの
ランド（14）間に複数本形成されるのである。従って、
上記のような外形加工を行なった半導体搭載用基板で
は、半導体素子搭載側の外形周端部上にメッキリード終
端部が当該基板の外形周縁部分に密接かつ露出した状態
で残るのである。
ところで、このような半導体搭載用基板にあっては、リ
ードピンの固定あるいはマザーボードへの実装を行うた
め、後工程において溶融半田に浸漬されるが、この場合
半田が導体回路の一部であるメッキリードの表面だけで
なく、メッキリード間の空間部分にも付着することがあ
る。すなわち、メッキリード間の間隔が狭い場合に、両
メッキリードの表面の半田が互いに付着し合って、両者
間に橋を架けたような状態となるのである。このような
状態になると、両メッキリード間に電気的短絡を発生し
て、半導体搭載用基板としては不良品となるのである。
さらにまた、この問題は、スルーホールのランド間に位
置する導体回路の線間が狭すぎる場合にも生じるもので
ある。
ードピンの固定あるいはマザーボードへの実装を行うた
め、後工程において溶融半田に浸漬されるが、この場合
半田が導体回路の一部であるメッキリードの表面だけで
なく、メッキリード間の空間部分にも付着することがあ
る。すなわち、メッキリード間の間隔が狭い場合に、両
メッキリードの表面の半田が互いに付着し合って、両者
間に橋を架けたような状態となるのである。このような
状態になると、両メッキリード間に電気的短絡を発生し
て、半導体搭載用基板としては不良品となるのである。
さらにまた、この問題は、スルーホールのランド間に位
置する導体回路の線間が狭すぎる場合にも生じるもので
ある。
また、上記のように、メッキリードが互いに密接してい
ると、基板の多形加工時においてメッキリードに浮きが
生じた時に、メッキリード間で電気的短絡を発生した
り、放電破壊を起こし易く、半導体装置としての機能を
停止させる場合がある。
ると、基板の多形加工時においてメッキリードに浮きが
生じた時に、メッキリード間で電気的短絡を発生した
り、放電破壊を起こし易く、半導体装置としての機能を
停止させる場合がある。
上記いずれの問題も、要するに各メッキリード間の間隔
が当該基板の外形周縁部分において狭すぎたり、スルー
ホールのランド間における導体回路の間隔が狭すぎるこ
とから生じたものである。
が当該基板の外形周縁部分において狭すぎたり、スルー
ホールのランド間における導体回路の間隔が狭すぎるこ
とから生じたものである。
（発明が解決しようとする問題点） 本発明は、以上のような実状に鑑みなされたもので、そ
の解決しようとする問題点は、導体回路を形成した基板
の外形周縁上のメッキリード周端部とスルーホールのラ
ンド間の導体回路が密接状態にあることである。
の解決しようとする問題点は、導体回路を形成した基板
の外形周縁上のメッキリード周端部とスルーホールのラ
ンド間の導体回路が密接状態にあることである。
そして、本発明の目的とするところは、半導体搭載用基
板の外形周縁上における導体回路の一部であるメッキリ
ードの線間を拡大させてメッキリードの線間を積極的に
広げると共に、スルーホールのランド間における導体回
路の線間を積極的に広げ、半導体装置としての機能を劣
化させる電気的短絡等を防ぐことの可能な半導体搭載用
基板を提供することにある。
板の外形周縁上における導体回路の一部であるメッキリ
ードの線間を拡大させてメッキリードの線間を積極的に
広げると共に、スルーホールのランド間における導体回
路の線間を積極的に広げ、半導体装置としての機能を劣
化させる電気的短絡等を防ぐことの可能な半導体搭載用
基板を提供することにある。
（問題点を解決するための手段） 以上の問題点を解決するための本発明が採った手段は、
実施例に対応する第１図を参照して説明すると、 「半導体搭載用基板（10）上の半導体搭載部（12）から
スルーホールのランド（14）（14）間を経由して当該基
板（10）の外形周縁（11）上に向かつ互いに近接した導
体回路（13）の内、外形周縁（11）近傍に位置する導体
回路（13）（13）の線間及びスルーホールのランド（1
4）（14）間に位置する導体回路（13）（13）の線間
を、それまでの両者（13）（13）の間隔よりも広げて形
成したことを特徴とする半導体搭載用基板（10）」であ
る。
実施例に対応する第１図を参照して説明すると、 「半導体搭載用基板（10）上の半導体搭載部（12）から
スルーホールのランド（14）（14）間を経由して当該基
板（10）の外形周縁（11）上に向かつ互いに近接した導
体回路（13）の内、外形周縁（11）近傍に位置する導体
回路（13）（13）の線間及びスルーホールのランド（1
4）（14）間に位置する導体回路（13）（13）の線間
を、それまでの両者（13）（13）の間隔よりも広げて形
成したことを特徴とする半導体搭載用基板（10）」であ
る。
すなわち、本発明に係る半導体搭載用基板（10）にあっ
ては、互いに近接した導体回路（13）（13）の外形周縁
（11）近傍に位置する部分（これが上記説明中のメッキ
リードである）の線間及びスルーホールのランド（14）
（14）間に位置する部分の線間を、それまでの両者（1
3）（13）の間隔よりも広げることによって、本発明の
目的を達成するものである。
ては、互いに近接した導体回路（13）（13）の外形周縁
（11）近傍に位置する部分（これが上記説明中のメッキ
リードである）の線間及びスルーホールのランド（14）
（14）間に位置する部分の線間を、それまでの両者（1
3）（13）の間隔よりも広げることによって、本発明の
目的を達成するものである。
（発明の作用） 以上のように構成した本発明に係る半導体搭載用基板
（10）にあっては、次のような作用がある。すなわち、
半導体搭載用基板（10）の外形周縁（11）上におけるメ
ッキリード（13）、換言すれば導体回路（13）の外形周
縁（11）近傍に位置する部分の線間が大きく形成されて
いるから、当該メッキリード（13）の線間を大きくとる
ことが可能となり、さらに、スルーホールのランド（1
4）（14）間における導体回路（13）（13）の線間も大
きく形成されている。従って、この半導体搭載用基板
（10）は、その外形加工時、または当該半導体搭載用基
板（10）の溶融半田への浸漬時に、メッキリード（1
3）、すなわち導体回路（13）の外形周縁（11）近傍に
位置する部分やスルーホールのランド（14）と導体回路
（13）との電気的短絡の発生が抑えられている。また、
メッキリード間や導体回路間あるいはランド間の線間が
広いため、線間やランドとの電気的絶縁性が向上してい
るものである。
（10）にあっては、次のような作用がある。すなわち、
半導体搭載用基板（10）の外形周縁（11）上におけるメ
ッキリード（13）、換言すれば導体回路（13）の外形周
縁（11）近傍に位置する部分の線間が大きく形成されて
いるから、当該メッキリード（13）の線間を大きくとる
ことが可能となり、さらに、スルーホールのランド（1
4）（14）間における導体回路（13）（13）の線間も大
きく形成されている。従って、この半導体搭載用基板
（10）は、その外形加工時、または当該半導体搭載用基
板（10）の溶融半田への浸漬時に、メッキリード（1
3）、すなわち導体回路（13）の外形周縁（11）近傍に
位置する部分やスルーホールのランド（14）と導体回路
（13）との電気的短絡の発生が抑えられている。また、
メッキリード間や導体回路間あるいはランド間の線間が
広いため、線間やランドとの電気的絶縁性が向上してい
るものである。
次に、本発明を実施例によって説明する。
（実施例） 第３図に示したごとく、ガラス−エポキシ基板上に複数
の半導体搭載部（12）と導体回路（13）を形成する。こ
の導体回路（13）の形成は、第１図に示したように、半
導体搭載部（12）から複数のスルーホールのランド（1
4）（14）間を経由して当該基板（10）の外形周縁（1
1）上に向かう互いに近接した導体回路（13）（13）の
内、前記外形周縁（11）近傍に位置する導体回路（13）
（13）の線間及びスルーホールのランド（14）（14）間
に位置する導体回路（13）（13）の線間を、それまでの
両者（13）（13）の間隔よりも広げて行なった。
の半導体搭載部（12）と導体回路（13）を形成する。こ
の導体回路（13）の形成は、第１図に示したように、半
導体搭載部（12）から複数のスルーホールのランド（1
4）（14）間を経由して当該基板（10）の外形周縁（1
1）上に向かう互いに近接した導体回路（13）（13）の
内、前記外形周縁（11）近傍に位置する導体回路（13）
（13）の線間及びスルーホールのランド（14）（14）間
に位置する導体回路（13）（13）の線間を、それまでの
両者（13）（13）の間隔よりも広げて行なった。
以上のように半導体搭載部（12）と導体回路（13）を形
成したガラス−エポキシ基板を切断線（ｌ）にて切断す
ることにより、単片としての半導体搭載用基板（10）を
形成する。このとき、この単片としての導体回路（13）
にあっては、基板（10）の外形周縁（11）上において、
互いに近接した導体回路（13）（13）の外形周縁（11）
近傍に位置する部分（これが上記説明中のメッキリード
である）の線間を、それまでの両者（13）（13）の間隔
よりも広げることによって、また、スルーホールのラン
ド（14）（14）間における導体回路（13）（13）の線間
も広げることにより、リード間の電気的短絡が当該部分
への溶融半田の余剰の付着を防止すべくなされている。
成したガラス−エポキシ基板を切断線（ｌ）にて切断す
ることにより、単片としての半導体搭載用基板（10）を
形成する。このとき、この単片としての導体回路（13）
にあっては、基板（10）の外形周縁（11）上において、
互いに近接した導体回路（13）（13）の外形周縁（11）
近傍に位置する部分（これが上記説明中のメッキリード
である）の線間を、それまでの両者（13）（13）の間隔
よりも広げることによって、また、スルーホールのラン
ド（14）（14）間における導体回路（13）（13）の線間
も広げることにより、リード間の電気的短絡が当該部分
への溶融半田の余剰の付着を防止すべくなされている。
なお、第１図に示した実施例にあっては、図示左側の一
対のランド（14）間における導体回路（13）は二本であ
り、図示右側の一対のランド（14）間における導体回路
（13）は三本であるものとして形成した。
対のランド（14）間における導体回路（13）は二本であ
り、図示右側の一対のランド（14）間における導体回路
（13）は三本であるものとして形成した。
本例は、以上のように形成した単片としての基板（10）
の各ランド（14）に、外部入力端子として導体ピン（1
5）をもうけ、第４図に示したようなプラスチック製の
ピングリッドアレイ用基板（10）を形成したものであ
り、第５図はプラスチック製のピングリッドアレイ用基
板（10）の外形周縁部の部分拡大図である。この場合、
基板（10）の外形周縁（11）における導体回路（13）
は、線間を最大限にとってあるため、外形加工時あるい
は溶融半田に浸漬した時に、電気的短絡を起こすことは
なく、また導体回路（13）間の電気的絶縁性が向上した
ものとなった。
の各ランド（14）に、外部入力端子として導体ピン（1
5）をもうけ、第４図に示したようなプラスチック製の
ピングリッドアレイ用基板（10）を形成したものであ
り、第５図はプラスチック製のピングリッドアレイ用基
板（10）の外形周縁部の部分拡大図である。この場合、
基板（10）の外形周縁（11）における導体回路（13）
は、線間を最大限にとってあるため、外形加工時あるい
は溶融半田に浸漬した時に、電気的短絡を起こすことは
なく、また導体回路（13）間の電気的絶縁性が向上した
ものとなった。
（発明の効果） 以上詳述した通り、本発明によれば、上記実施例にて例
示した如く、「半導体搭載用基板（10）上の半導体搭載
部（12）からスルーホールのランド（14）（14）間を経
由して当該基板（10）の外形周縁（11）上に向かう互い
に近接した導体回路（13）の内、外形周縁（11）近傍に
位置する導体回路（13）（13）の線間及びスルーホール
のランド（14）（14）間に位置する導体回路（13）（1
3）の線間を、それまでの両者（13）（13）の間隔より
も広げて形成したこと」 にその構成上の特徴があり、これにより、この半導体搭
載用基板（10）の外形周縁（11）上にある導体回路（1
3）の線間及びスルーホールのランド（14）間にある導
体回路（13）の線間を積極的に拡大させたことによっ
て、当該基板（10）の外形加工時あるいは溶融半田浸せ
き時に、外形周縁（11）近傍に位置する導体回路（13）
（13）同士やスルーホールのランド（14）と導体回路
（13）との電気的短絡の発生が抑えられており、また、
メッキリード間や導体回路（13）間あるいはランド（1
4）間の線間が広いため、導体回路（13）やランド（1
4）との電気的絶縁性が向上している。これにより、半
導体素子を搭載した半導体装置としての機能を劣化させ
る電気的短絡等を防ぐことの可能な半導体搭載用基板
（10）が提供できのである。
示した如く、「半導体搭載用基板（10）上の半導体搭載
部（12）からスルーホールのランド（14）（14）間を経
由して当該基板（10）の外形周縁（11）上に向かう互い
に近接した導体回路（13）の内、外形周縁（11）近傍に
位置する導体回路（13）（13）の線間及びスルーホール
のランド（14）（14）間に位置する導体回路（13）（1
3）の線間を、それまでの両者（13）（13）の間隔より
も広げて形成したこと」 にその構成上の特徴があり、これにより、この半導体搭
載用基板（10）の外形周縁（11）上にある導体回路（1
3）の線間及びスルーホールのランド（14）間にある導
体回路（13）の線間を積極的に拡大させたことによっ
て、当該基板（10）の外形加工時あるいは溶融半田浸せ
き時に、外形周縁（11）近傍に位置する導体回路（13）
（13）同士やスルーホールのランド（14）と導体回路
（13）との電気的短絡の発生が抑えられており、また、
メッキリード間や導体回路（13）間あるいはランド（1
4）間の線間が広いため、導体回路（13）やランド（1
4）との電気的絶縁性が向上している。これにより、半
導体素子を搭載した半導体装置としての機能を劣化させ
る電気的短絡等を防ぐことの可能な半導体搭載用基板
（10）が提供できのである。
第１図は本発明に係る半導体搭載用基板の部分拡大平面
図、第２図は従来の半導体搭載用基板の部分拡大平面
図、第３図は本発明に係る半導体搭載用基板を単片とし
て切断する前の状態を示す部分平面図、第４図はプラス
チック製のピングリッドアレイ用基板の斜視図、第５図
は第４図の部分拡大図である。 符号の説明 10……半導体搭載用基板、11……外形周縁、12……半導
体搭載部、13……導体回路（メッキリード）、14……ラ
ンド。
図、第２図は従来の半導体搭載用基板の部分拡大平面
図、第３図は本発明に係る半導体搭載用基板を単片とし
て切断する前の状態を示す部分平面図、第４図はプラス
チック製のピングリッドアレイ用基板の斜視図、第５図
は第４図の部分拡大図である。 符号の説明 10……半導体搭載用基板、11……外形周縁、12……半導
体搭載部、13……導体回路（メッキリード）、14……ラ
ンド。
Claims (1)
- 【請求項１】半導体搭載部及び導体回路並びに複数のス
ルーホールが形成された半導体搭載用基板において、 この半導体搭載用基板上の前記半導体搭載部から前記ス
ルーホールのランド間を経由して当該基板の外形周縁上
に向かう互いに近接した導体回路の内、前記外形周縁近
傍に位置する導体回路の線間及びスルーホールのランド
間に位置する導体回路の線間を、それまでの両者の間隔
よりも広げて形成したことを特徴とする半導体搭載基
板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62046171A JPH0787221B2 (ja) | 1987-02-27 | 1987-02-27 | 半導体搭載用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62046171A JPH0787221B2 (ja) | 1987-02-27 | 1987-02-27 | 半導体搭載用基板 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8233607A Division JP2755255B2 (ja) | 1996-08-14 | 1996-08-14 | 半導体搭載用基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63213364A JPS63213364A (ja) | 1988-09-06 |
| JPH0787221B2 true JPH0787221B2 (ja) | 1995-09-20 |
Family
ID=12739577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62046171A Expired - Lifetime JPH0787221B2 (ja) | 1987-02-27 | 1987-02-27 | 半導体搭載用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0787221B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2682685B2 (ja) * | 1988-12-23 | 1997-11-26 | 株式会社日立製作所 | 半導体装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4437141A (en) * | 1981-09-14 | 1984-03-13 | Texas Instruments Incorporated | High terminal count integrated circuit device package |
| JPS58190045A (ja) * | 1982-04-30 | 1983-11-05 | Fujitsu Ltd | 半導体装置用パツケ−ジ |
| US4561006A (en) * | 1982-07-06 | 1985-12-24 | Sperry Corporation | Integrated circuit package with integral heating circuit |
| JPS5987143U (ja) * | 1982-12-03 | 1984-06-13 | 日本電気株式会社 | Ｉｃチツプ用パツケ−ジ |
| JPS59109150U (ja) * | 1983-01-12 | 1984-07-23 | 日本電気株式会社 | Ｉｃチツプ用パツケ−ジ |
| JPS6235654A (ja) * | 1985-08-09 | 1987-02-16 | Asaka Denshi Kk | プリント基板用素子部品およびその製造方法 |
| JPS6240754A (ja) * | 1985-08-16 | 1987-02-21 | Daiichi Seiko Kk | ピングリッドアレイ |
| JPH0787221A (ja) * | 1993-09-14 | 1995-03-31 | Sony Corp | 電話装置、情報処理装置及び情報通信端末 |
-
1987
- 1987-02-27 JP JP62046171A patent/JPH0787221B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63213364A (ja) | 1988-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7563645B2 (en) | Electronic package having a folded package substrate | |
| JP3038553B2 (ja) | 半導体パッケ―ジ用基板及び半導体パッケ―ジ並びにそれらの製造方法 | |
| US5177863A (en) | Method of forming integrated leadouts for a chip carrier | |
| JPH08321671A (ja) | バンプ電極の構造およびその製造方法 | |
| KR100967565B1 (ko) | 반도체 부품 | |
| JPH01261849A (ja) | 半導体装置の製造方法 | |
| CN100499960C (zh) | 带有接头端子的印刷基板、电子仪器及其制造方法 | |
| JPH0219635B2 (ja) | ||
| JPH0787221B2 (ja) | 半導体搭載用基板 | |
| JP2755255B2 (ja) | 半導体搭載用基板 | |
| JP3008146B2 (ja) | 半導体素子収納用セラミックパッケージとその製造方法 | |
| JPH1070211A (ja) | テープキャリア及びその製造方法 | |
| JPH05102621A (ja) | 導電パターン | |
| JP2002334953A (ja) | 配線基板の加工方法 | |
| JP2007329327A (ja) | 半導体装置及びその製造方法 | |
| US20040046243A1 (en) | Methods of split cavity wall plating for an integrated circuit package | |
| JP2739123B2 (ja) | 電子部品搭載用基板の製造方法 | |
| JPH07122831A (ja) | 回路基板及びその製造方法 | |
| JP2018088442A (ja) | プリント配線板およびその製造方法 | |
| JPH05102619A (ja) | 電子部品搭載用基板 | |
| JPS6038291Y2 (ja) | チツプ搭載用のプリント配線板 | |
| JPS60201692A (ja) | 配線回路装置 | |
| KR100226782B1 (ko) | 반도체 패키지의 구조 | |
| JPH0427131A (ja) | 電子部品搭載用基板 | |
| JPH04243187A (ja) | プリント基板 |