JPH0779011A - 半導体受光素子 - Google Patents
半導体受光素子Info
- Publication number
- JPH0779011A JPH0779011A JP5224398A JP22439893A JPH0779011A JP H0779011 A JPH0779011 A JP H0779011A JP 5224398 A JP5224398 A JP 5224398A JP 22439893 A JP22439893 A JP 22439893A JP H0779011 A JPH0779011 A JP H0779011A
- Authority
- JP
- Japan
- Prior art keywords
- light receiving
- region
- insulating film
- semiconductor layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
- H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
- H10W72/07553—Controlling the environment, e.g. atmosphere composition or temperature changes in shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/934—Cross-sectional shape, i.e. in side view
Landscapes
- Wire Bonding (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【目的】 高速応答可能な半導体受光素子を提供する。
【構成】 絶縁膜１０５上のボンディングパッド１０６
ａを、ドット状に形成された複数の支持領域７と、受光
領域１０４及び金ワイヤ１０７を接続するための接続領
域６とで構成する。 【効果】 ワイヤボンディングによって金ボール１０８
は支持領域７に固着されるとともに、金ワイヤ１０７は
接続領域６で受光領域１０４と電気的に接続される。そ
して、ボンディングパッド１０６ａが絶縁膜１０５に密
着してｎ−ＩｎＰ層１０３と向かい合っている面積を小
さくして寄生容量を小さくする。寄生容量が小さくなる
ことによって半導体受光素子の高速応答が可能になる。
ａを、ドット状に形成された複数の支持領域７と、受光
領域１０４及び金ワイヤ１０７を接続するための接続領
域６とで構成する。 【効果】 ワイヤボンディングによって金ボール１０８
は支持領域７に固着されるとともに、金ワイヤ１０７は
接続領域６で受光領域１０４と電気的に接続される。そ
して、ボンディングパッド１０６ａが絶縁膜１０５に密
着してｎ−ＩｎＰ層１０３と向かい合っている面積を小
さくして寄生容量を小さくする。寄生容量が小さくなる
ことによって半導体受光素子の高速応答が可能になる。
Description
【０００１】
【産業上の利用分野】この発明は、高速応答が可能な半
導体受光素子に関するものである。
導体受光素子に関するものである。
【０００２】
【従来の技術】半導体受光素子、例えば、フォトダイオ
ード〔Photodiode（以下ＰＤと記す。）〕を高速応答で
きるようにするためには、電極の寄生容量を減らすこと
が一般に行われる。ＰＤの場合に、電極の容量で最も大
きく作用するのは、ＰＤチップを電気的に結線するため
にワイヤをボンディングする為のボンディングパッド部
分である。ボンディング用のワイヤは通常直径２５μｍ
程度の金線であり、この金線を熱圧着するために圧着後
の金の塑性変形を考慮すると７５μｍφ程度の面積を有
するボンディングパッドが必要となる。この面積は、光
を受ける受光部分の面積よりも通常は大きく、ＰＤの高
速応答性を阻害することになる。
ード〔Photodiode（以下ＰＤと記す。）〕を高速応答で
きるようにするためには、電極の寄生容量を減らすこと
が一般に行われる。ＰＤの場合に、電極の容量で最も大
きく作用するのは、ＰＤチップを電気的に結線するため
にワイヤをボンディングする為のボンディングパッド部
分である。ボンディング用のワイヤは通常直径２５μｍ
程度の金線であり、この金線を熱圧着するために圧着後
の金の塑性変形を考慮すると７５μｍφ程度の面積を有
するボンディングパッドが必要となる。この面積は、光
を受ける受光部分の面積よりも通常は大きく、ＰＤの高
速応答性を阻害することになる。
【０００３】従来のフォトダイオードについて図９を用
いて説明する。図９は従来のＰＤの構造を模式的に示し
た図である。図９（ａ）は、従来のフォトダイオードの
構成の一部を示す平面図であり、図９（ｂ）は図９
（ａ）に示したフォトダイオードのＸ−Ｘ断面図であ
る。なお、図９（ｂ）には、図９（ａ）では省いたボン
ディングされた金ワイヤも合わせて記載している。図に
おいて、１０１はｎ−ＩｎＰ基板、１０２はｎ−ＩｎＧ
ａＡｓ（光吸収）層、１０３はｎ−ＩｎＰ層、１０５は
ＳｉＮからなる絶縁膜、１０４はＺｎを拡散した受光領
域、２０６は金メッキによるボンディングパッド、１０
７は先端に金ボール１０８を有する金ワイヤである。
いて説明する。図９は従来のＰＤの構造を模式的に示し
た図である。図９（ａ）は、従来のフォトダイオードの
構成の一部を示す平面図であり、図９（ｂ）は図９
（ａ）に示したフォトダイオードのＸ−Ｘ断面図であ
る。なお、図９（ｂ）には、図９（ａ）では省いたボン
ディングされた金ワイヤも合わせて記載している。図に
おいて、１０１はｎ−ＩｎＰ基板、１０２はｎ−ＩｎＧ
ａＡｓ（光吸収）層、１０３はｎ−ＩｎＰ層、１０５は
ＳｉＮからなる絶縁膜、１０４はＺｎを拡散した受光領
域、２０６は金メッキによるボンディングパッド、１０
７は先端に金ボール１０８を有する金ワイヤである。
【０００４】この構造は、通常、次のようにして形成さ
れる。まず、準備されたｎ−ＩｎＰ基板１０１上に、気
相成長法などにより順次ｎ−ＩｎＧａＡｓ層１０２、ｎ
−ＩｎＰ層１０３を成長する。次に選択拡散あるいは、
選択イオン注入によりＺｎを拡散してｐ型受光領域１０
４を形成する。受光領域を除きＳｉＮなどの絶縁膜を半
導体ウェハ全体に成長した後、受光領域部分に対応する
絶縁膜を選択的に除去する。ｐ型受光領域１０４に接
し、ｎ型半導体領域には接しないように、すなわち絶縁
膜１０５上にボンディングパッド２０６を蒸着あるいは
メッキ等によって形成する。
れる。まず、準備されたｎ−ＩｎＰ基板１０１上に、気
相成長法などにより順次ｎ−ＩｎＧａＡｓ層１０２、ｎ
−ＩｎＰ層１０３を成長する。次に選択拡散あるいは、
選択イオン注入によりＺｎを拡散してｐ型受光領域１０
４を形成する。受光領域を除きＳｉＮなどの絶縁膜を半
導体ウェハ全体に成長した後、受光領域部分に対応する
絶縁膜を選択的に除去する。ｐ型受光領域１０４に接
し、ｎ型半導体領域には接しないように、すなわち絶縁
膜１０５上にボンディングパッド２０６を蒸着あるいは
メッキ等によって形成する。
【０００５】この構造では、次に述べるような理由から
高周波信号に対しては充分応答できないという問題があ
った。即ち、ボンディングパッドは絶縁膜上に形成され
ているため、直流的にはｐ型受光領域１０４に電気的に
接触しているだけであるが、交流的にはこのボンディン
グパッド２０６は絶縁膜１０５を介してｎ型半導体層の
ｎ−ＩｎＰ層１０３に対向しており寄生容量を有してい
る。
高周波信号に対しては充分応答できないという問題があ
った。即ち、ボンディングパッドは絶縁膜上に形成され
ているため、直流的にはｐ型受光領域１０４に電気的に
接触しているだけであるが、交流的にはこのボンディン
グパッド２０６は絶縁膜１０５を介してｎ型半導体層の
ｎ−ＩｎＰ層１０３に対向しており寄生容量を有してい
る。
【０００６】従って、周波数の高い信号に対しては、寄
生容量が、リーク経路を形成し、高周波応答特性を劣化
させることになる。できるだけ高周波特性を良くするた
めに、ボンディングパッド２０６の面積を小さくするこ
とが行われるが、接続用の金ワイヤの太さを考慮する
と、面積を小さくすることにも制限があった。
生容量が、リーク経路を形成し、高周波応答特性を劣化
させることになる。できるだけ高周波特性を良くするた
めに、ボンディングパッド２０６の面積を小さくするこ
とが行われるが、接続用の金ワイヤの太さを考慮する
と、面積を小さくすることにも制限があった。
【０００７】
【発明が解決しようとする課題】従来のフォトダイオー
ドは以上のように構成されているので、金ワイヤ１０７
を用いて受光領域１０４との電気的接続を行うためにボ
ンディングパッド２０６を有しており、ボンディングパ
ッド２０６によって形成される寄生容量のため高速応答
性に制限がある等の問題点があった。
ドは以上のように構成されているので、金ワイヤ１０７
を用いて受光領域１０４との電気的接続を行うためにボ
ンディングパッド２０６を有しており、ボンディングパ
ッド２０６によって形成される寄生容量のため高速応答
性に制限がある等の問題点があった。
【０００８】この発明は上記のような問題点を解消する
ためになされたもので、寄生容量を実効的に小さくする
ことにより高速応答が可能なフォトダイオードを得るこ
とを目的とする。
ためになされたもので、寄生容量を実効的に小さくする
ことにより高速応答が可能なフォトダイオードを得るこ
とを目的とする。
【０００９】
【課題を解決するための手段】第１の発明に係る半導体
受光素子は、第１導電型の半導体層と、前記半導体層上
に形成された受光領域と、前記受光領域の周囲の前記半
導体層上に形成された絶縁膜と、前記絶縁膜上に形成さ
れ、前記受光領域の一部に接続した接続領域及び該接続
領域と分離して離散的に設けられた複数の支持領域から
なる、ワイヤボンディングのための電極とを備えて構成
されている。
受光素子は、第１導電型の半導体層と、前記半導体層上
に形成された受光領域と、前記受光領域の周囲の前記半
導体層上に形成された絶縁膜と、前記絶縁膜上に形成さ
れ、前記受光領域の一部に接続した接続領域及び該接続
領域と分離して離散的に設けられた複数の支持領域から
なる、ワイヤボンディングのための電極とを備えて構成
されている。
【００１０】第２の発明に係る半導体受光素子は、第１
の発明の半導体受光素子において、前記電極の直下の周
囲の部分において前記半導体層の表面が彫り込まれてい
ることを特徴とする。
の発明の半導体受光素子において、前記電極の直下の周
囲の部分において前記半導体層の表面が彫り込まれてい
ることを特徴とする。
【００１１】第３の発明に係る半導体受光素子は、第２
の発明の半導体受光素子において、前記電極の前記支持
領域の直下の前記第１導電型の半導体層の表面に、第２
導電型の半導体領域を設けたことを特徴とする。
の発明の半導体受光素子において、前記電極の前記支持
領域の直下の前記第１導電型の半導体層の表面に、第２
導電型の半導体領域を設けたことを特徴とする。
【００１２】第４の発明に係る半導体受光素子は、第１
導電型の半導体層と、前記半導体層上に形成された受光
領域と、前記受光領域の周囲の前記半導体層上に形成さ
れた絶縁膜と、前記絶縁膜上に形成され、前記受光領域
の一部に接続した、ワイヤボンディングのための電極と
を備え、前記半導体層の表面の一部を彫り込んだことに
より、前記絶縁膜と前記電極の間の一部に空隙を設けた
ことを特徴とする。
導電型の半導体層と、前記半導体層上に形成された受光
領域と、前記受光領域の周囲の前記半導体層上に形成さ
れた絶縁膜と、前記絶縁膜上に形成され、前記受光領域
の一部に接続した、ワイヤボンディングのための電極と
を備え、前記半導体層の表面の一部を彫り込んだことに
より、前記絶縁膜と前記電極の間の一部に空隙を設けた
ことを特徴とする。
【００１３】第５の発明に係る半導体受光素子は、第４
の発明の半導体受光素子において、前記絶縁膜と前記電
極とが接触している部分の直下の前記第１導電型の半導
体層の表面に、第２導電型の半導体領域を設けたことを
特徴とする。
の発明の半導体受光素子において、前記絶縁膜と前記電
極とが接触している部分の直下の前記第１導電型の半導
体層の表面に、第２導電型の半導体領域を設けたことを
特徴とする。
【００１４】第６の発明に係る半導体受光素子は、第１
導電型の半導体層と、前記半導体層上に形成された受光
領域と、前記受光領域の周囲の前記半導体層上に形成さ
れた絶縁膜と、前記絶縁膜上に形成され、前記受光領域
の一部に接続した、ワイヤボンディングのための電極
と、前記電極の下の前記第１導電型の半導体層の表面に
形成された第２導電型の半導体領域とを備えて構成され
る。
導電型の半導体層と、前記半導体層上に形成された受光
領域と、前記受光領域の周囲の前記半導体層上に形成さ
れた絶縁膜と、前記絶縁膜上に形成され、前記受光領域
の一部に接続した、ワイヤボンディングのための電極
と、前記電極の下の前記第１導電型の半導体層の表面に
形成された第２導電型の半導体領域とを備えて構成され
る。
【００１５】第７の発明に係る半導体受光素子は、所定
導電型の半導体層と、前記半導体層上に形成された受光
領域と、前記受光領域の周囲の前記半導体層上に形成さ
れた絶縁膜と、前記絶縁膜上に形成された突出状の絶縁
体と、前記絶縁体上面に形成されたワイヤボンディング
のための電極と、 前記絶縁膜上及び前記絶縁体に形成
された、前記電極と前記受光領域とを接続するための前
記電極に比べて占有面積の小さな配線とを備えて構成さ
れている。
導電型の半導体層と、前記半導体層上に形成された受光
領域と、前記受光領域の周囲の前記半導体層上に形成さ
れた絶縁膜と、前記絶縁膜上に形成された突出状の絶縁
体と、前記絶縁体上面に形成されたワイヤボンディング
のための電極と、 前記絶縁膜上及び前記絶縁体に形成
された、前記電極と前記受光領域とを接続するための前
記電極に比べて占有面積の小さな配線とを備えて構成さ
れている。
【００１６】
【作用】第１の発明における電極は、ボンディングの際
に複数の支持領域によりワイヤとの熱圧着が容易に行
え、接続領域によってワイヤと受光領域との電気的接続
を行うことができる。そして、支持領域を離散的に設け
ることによって、例えば支持領域を金属の小さなドット
の集合体のように設けることによって絶縁膜上の電極の
占有面積を少なくするとともにワイヤと絶縁膜との間に
空隙を形成して寄生容量を小さくすることができる。
に複数の支持領域によりワイヤとの熱圧着が容易に行
え、接続領域によってワイヤと受光領域との電気的接続
を行うことができる。そして、支持領域を離散的に設け
ることによって、例えば支持領域を金属の小さなドット
の集合体のように設けることによって絶縁膜上の電極の
占有面積を少なくするとともにワイヤと絶縁膜との間に
空隙を形成して寄生容量を小さくすることができる。
【００１７】第２の発明における半導体層は、支持領域
周囲の半導体層の表面が彫り込まれており、その半導体
層表面に密着して絶縁膜が形成され、絶縁膜と電極に接
続されたワイヤとの間にできる空隙の高さを十分にとっ
て寄生容量を小さくすることができる。
周囲の半導体層の表面が彫り込まれており、その半導体
層表面に密着して絶縁膜が形成され、絶縁膜と電極に接
続されたワイヤとの間にできる空隙の高さを十分にとっ
て寄生容量を小さくすることができる。
【００１８】第３の発明におけるｐｎ接合は容量を有し
ており、ｐｎ接合による容量が支持領域と絶縁膜と半導
体層とでできる寄生容量に直列につながるため、信号に
影響を及ぼす容量成分を全体として減少させることがで
きる。
ており、ｐｎ接合による容量が支持領域と絶縁膜と半導
体層とでできる寄生容量に直列につながるため、信号に
影響を及ぼす容量成分を全体として減少させることがで
きる。
【００１９】第４の発明における電極は、一部空隙を介
して絶縁膜と対向することとなる。電極がその空隙を介
して絶縁膜と対向する部分は、電極と絶縁膜とが密着し
ている部分に比べて容量が小さく、このような空隙を設
けることで寄生容量を減少することができる。
して絶縁膜と対向することとなる。電極がその空隙を介
して絶縁膜と対向する部分は、電極と絶縁膜とが密着し
ている部分に比べて容量が小さく、このような空隙を設
けることで寄生容量を減少することができる。
【００２０】第５の発明における絶縁膜とｐｎ接合とで
囲まれた領域は、絶縁膜と電極とが接触している部分の
直下に設けられ、絶縁膜と電極と半導体層とによって発
生する寄生容量にｐｎ接合による容量を直列につなげる
ことができ、全体として信号に影響を及ぼす容量成分を
さらに減少させることができる。
囲まれた領域は、絶縁膜と電極とが接触している部分の
直下に設けられ、絶縁膜と電極と半導体層とによって発
生する寄生容量にｐｎ接合による容量を直列につなげる
ことができ、全体として信号に影響を及ぼす容量成分を
さらに減少させることができる。
【００２１】第６の発明におけるｐｎ接合で囲まれた領
域は、絶縁膜と電極と半導体層とによって発生する寄生
容量にｐｎ接合による容量を直列につなげて、全体とし
て信号に影響を及ぼす容量成分を減少させることができ
る。
域は、絶縁膜と電極と半導体層とによって発生する寄生
容量にｐｎ接合による容量を直列につなげて、全体とし
て信号に影響を及ぼす容量成分を減少させることができ
る。
【００２２】第７の発明における配線は、電極に比べて
占有面積が小さいので発生する寄生容量を小さく抑える
ことができる。
占有面積が小さいので発生する寄生容量を小さく抑える
ことができる。
【００２３】
【実施例】以下この発明の第１実施例について図１を用
いて説明する。図１はこの発明の第１実施例によるフォ
トダイオードの構成を示す図である。図１（ａ）はフォ
トダイオードの電極部分を拡大した平面図であり、図１
（ｂ）は図１（ａ）のＩ−Ｉ断面図である。なお、図１
（ｂ）には、図１（ａ）では省いたボンディングされた
金ワイヤも合わせて記載している。図１において、６は
その一部が受光領域１０４上に形成されて受光領域１０
４に電気的に接続され、その他の部分が絶縁膜１０５上
に形成され金ワイヤ１０７の先端の金ボール１０８と接
続される金属（Ａｕ）からなる接続領域、７はそれぞれ
絶縁膜１０５上に離散的に形成され金ボール１０８を支
持するための金属（Ａｕ）からなる支持領域であり、ボ
ンディングパッド１０６ａは接続領域６と複数の支持領
域７とからなっている。図１において、図９と同一符号
で示したものは図９に示したものに相当する部分であ
る。
いて説明する。図１はこの発明の第１実施例によるフォ
トダイオードの構成を示す図である。図１（ａ）はフォ
トダイオードの電極部分を拡大した平面図であり、図１
（ｂ）は図１（ａ）のＩ−Ｉ断面図である。なお、図１
（ｂ）には、図１（ａ）では省いたボンディングされた
金ワイヤも合わせて記載している。図１において、６は
その一部が受光領域１０４上に形成されて受光領域１０
４に電気的に接続され、その他の部分が絶縁膜１０５上
に形成され金ワイヤ１０７の先端の金ボール１０８と接
続される金属（Ａｕ）からなる接続領域、７はそれぞれ
絶縁膜１０５上に離散的に形成され金ボール１０８を支
持するための金属（Ａｕ）からなる支持領域であり、ボ
ンディングパッド１０６ａは接続領域６と複数の支持領
域７とからなっている。図１において、図９と同一符号
で示したものは図９に示したものに相当する部分であ
る。
【００２４】図から分かるように、受光領域１０４とボ
ンディングワイヤ１０７との接続は、ボンディングパッ
ド１０６ａの接続領域６を介して行われる。金ボール１
０８と固着してボンディングワイヤ１０７を固定してい
るのは主に支持領域７である。しかし、支持領域７が離
散的に形成されているため、支持領域７のない部分で
は、金ボール１０８が空隙８を介して絶縁膜１０５と対
向している。このように、支持領域７のない部分では、
支持領域７部分に比べて、金ボール１０８が絶縁膜１０
５及びｎ−ＩｎＰ層１０３とともに形成する寄生容量が
極めて小さくなる。従って、図９に示したボンディング
パッド２０６が絶縁膜１０５と接する面積に対して、接
続領域６と支持領域７とからなるボンディングパッド１
０６ａが絶縁膜１０５と接する面積が減少した分だけ、
ボンディングパッド１０６ａを有するフォトダイオード
は寄生容量を減少させることができる。そして、高速応
答が可能になり、例えば、遮断周波数２０ＧＨｚ以上を
可能とした。
ンディングワイヤ１０７との接続は、ボンディングパッ
ド１０６ａの接続領域６を介して行われる。金ボール１
０８と固着してボンディングワイヤ１０７を固定してい
るのは主に支持領域７である。しかし、支持領域７が離
散的に形成されているため、支持領域７のない部分で
は、金ボール１０８が空隙８を介して絶縁膜１０５と対
向している。このように、支持領域７のない部分では、
支持領域７部分に比べて、金ボール１０８が絶縁膜１０
５及びｎ−ＩｎＰ層１０３とともに形成する寄生容量が
極めて小さくなる。従って、図９に示したボンディング
パッド２０６が絶縁膜１０５と接する面積に対して、接
続領域６と支持領域７とからなるボンディングパッド１
０６ａが絶縁膜１０５と接する面積が減少した分だけ、
ボンディングパッド１０６ａを有するフォトダイオード
は寄生容量を減少させることができる。そして、高速応
答が可能になり、例えば、遮断周波数２０ＧＨｚ以上を
可能とした。
【００２５】ボンディングパッド１０６ａを形成するた
めには、従来のＰＤのボンディングパッドと同様に大き
な面積を有する金属円板（通常５０−６０μｍφ）を形
成した後、写真製版等により選択的にエッチングを行い
複数のドット（支持領域７）とＴ字型の接続領域６から
なるボンディングパッド１０６ａに仕上げる。ドット
（支持領域７）の形状は円形とは限らず矩形等自由に選
ぶことができる。又ドットの寸法は、直径数μｍから１
０μｍ程度に設定することが望ましい。又ドットの高さ
は、金ボール１０８をドット（支持領域７）に熱圧着し
たとき金ボール１０８が塑性変形した「底」の部分が絶
縁膜に接しない程度の厚みであればよい。通常数μｍ程
度に選ぶことが望ましい。図には支持領域７が円形状に
配置されているが、これに限られることはなく放射状、
直線状等任意の形状に配置しても差し支えない。またド
ット（支持領域７）の数も図に示すように多数個の必要
はなく、ワイヤボンディングできる程度の数があればよ
い。ドットの数を減らすことで容易にボンディングパッ
ドによる容量を半減あるいはそれ以下に減らすことが可
能である。
めには、従来のＰＤのボンディングパッドと同様に大き
な面積を有する金属円板（通常５０−６０μｍφ）を形
成した後、写真製版等により選択的にエッチングを行い
複数のドット（支持領域７）とＴ字型の接続領域６から
なるボンディングパッド１０６ａに仕上げる。ドット
（支持領域７）の形状は円形とは限らず矩形等自由に選
ぶことができる。又ドットの寸法は、直径数μｍから１
０μｍ程度に設定することが望ましい。又ドットの高さ
は、金ボール１０８をドット（支持領域７）に熱圧着し
たとき金ボール１０８が塑性変形した「底」の部分が絶
縁膜に接しない程度の厚みであればよい。通常数μｍ程
度に選ぶことが望ましい。図には支持領域７が円形状に
配置されているが、これに限られることはなく放射状、
直線状等任意の形状に配置しても差し支えない。またド
ット（支持領域７）の数も図に示すように多数個の必要
はなく、ワイヤボンディングできる程度の数があればよ
い。ドットの数を減らすことで容易にボンディングパッ
ドによる容量を半減あるいはそれ以下に減らすことが可
能である。
【００２６】また、選択エッチングによりドット（支持
領域７）を形成したが、選択メッキによりドットを形成
しても良く、また、ドットの材料も金に限られることは
なく、銀、アルミニウムなどであっても良い。
領域７）を形成したが、選択メッキによりドットを形成
しても良く、また、ドットの材料も金に限られることは
なく、銀、アルミニウムなどであっても良い。
【００２７】次に、この発明の第２実施例について図２
を用いて説明する。図２は、この発明の第２実施例によ
るフォトダイオードの構成を示す図である。図２（ａ）
はフォトダイオードの電極部分を拡大した平面図であ
り、図２（ｂ）は図２（ａ）のII−II断面図である。な
お、図２（ｂ）には、図２（ａ）では省いたボンディン
グされた金ワイヤも記載している。図２において、９は
ボンディングパッド１０６ａとｎ−ＩｎＰ層１０３をエ
ッチングすることによって生じた空隙であり、その他図
１と同一符号のものは図１で示したものに相当する部分
である。第１実施例に示したフォトダイオードでは、ボ
ンディングパッド１０６ａを形成している金属（Ａｕ）
を成形して複数の支持領域７を形成したが、ボンディン
グパッド１０６ａの厚みが充分でない場合（言い替える
と空隙８の高さが充分でない場合）がある。このとき
は、半導体層であるｎ−ＩｎＰ層１０３のうちボンディ
ングパッド１０６ａが形成されない部分をエッチング
し、図１に示した空隙８よりもさらに深い空隙９を形成
する。
を用いて説明する。図２は、この発明の第２実施例によ
るフォトダイオードの構成を示す図である。図２（ａ）
はフォトダイオードの電極部分を拡大した平面図であ
り、図２（ｂ）は図２（ａ）のII−II断面図である。な
お、図２（ｂ）には、図２（ａ）では省いたボンディン
グされた金ワイヤも記載している。図２において、９は
ボンディングパッド１０６ａとｎ−ＩｎＰ層１０３をエ
ッチングすることによって生じた空隙であり、その他図
１と同一符号のものは図１で示したものに相当する部分
である。第１実施例に示したフォトダイオードでは、ボ
ンディングパッド１０６ａを形成している金属（Ａｕ）
を成形して複数の支持領域７を形成したが、ボンディン
グパッド１０６ａの厚みが充分でない場合（言い替える
と空隙８の高さが充分でない場合）がある。このとき
は、半導体層であるｎ−ＩｎＰ層１０３のうちボンディ
ングパッド１０６ａが形成されない部分をエッチング
し、図１に示した空隙８よりもさらに深い空隙９を形成
する。
【００２８】空隙９の作製方法としては、受光領域１０
４を形成するためのＺｎを選択的に拡散した後、ｎ−Ｉ
ｎＰ層１０３を選択的にエッチングし、全面に絶縁膜１
０５を形成する。その後、金メッキ層を選択的に行うか
あるいは、全面に金メッキを施したのち選択的に金を除
去する。ｎ−ＩｎＰのエッチングには、塩酸などを用い
てもよく、またドライエッチング技術を適用しても構わ
ない。またエッチングの深さは、ｎ−ＩｎＰ層の厚みに
相当（１〜３μｍ）しても良いし、ｎ−ＩｎＰを貫通
し、ｎ−ＩｎＧａＡｓ層に達しても、あるいはｎ−Ｉｎ
Ｐ層中でエッチングを止めてｎ−ＩｎＰ層の途中までの
深さにしてもよい。
４を形成するためのＺｎを選択的に拡散した後、ｎ−Ｉ
ｎＰ層１０３を選択的にエッチングし、全面に絶縁膜１
０５を形成する。その後、金メッキ層を選択的に行うか
あるいは、全面に金メッキを施したのち選択的に金を除
去する。ｎ−ＩｎＰのエッチングには、塩酸などを用い
てもよく、またドライエッチング技術を適用しても構わ
ない。またエッチングの深さは、ｎ−ＩｎＰ層の厚みに
相当（１〜３μｍ）しても良いし、ｎ−ＩｎＰを貫通
し、ｎ−ＩｎＧａＡｓ層に達しても、あるいはｎ−Ｉｎ
Ｐ層中でエッチングを止めてｎ−ＩｎＰ層の途中までの
深さにしてもよい。
【００２９】次に、この発明の第３実施例について図３
を用いて説明する。図３は、この発明の第３実施例によ
るフォトダイオードの構成を示す図である。図３（ａ）
はフォトダイオードの電極部分を拡大した平面図であ
り、図３（ｂ）は図３（ａ）のIII −III 断面図であ
る。なお、図３（ｂ）には、図３（ａ）では省いたボン
ディングされた金ワイヤも記載されている。上記第１実
施例では、ボンディングパッド１０６ａを接続領域６と
複数の支持領域７とで構成し、金ボール１０８を支持す
るための支持領域７全体の面積を削減することによって
寄生容量を減少させた。さらに、この第３実施例では、
図１に示したドット状に形成されたボンディングパッド
１０６ａの下にｐｎ接合を形成して寄生容量をさらに減
少させている。
を用いて説明する。図３は、この発明の第３実施例によ
るフォトダイオードの構成を示す図である。図３（ａ）
はフォトダイオードの電極部分を拡大した平面図であ
り、図３（ｂ）は図３（ａ）のIII −III 断面図であ
る。なお、図３（ｂ）には、図３（ａ）では省いたボン
ディングされた金ワイヤも記載されている。上記第１実
施例では、ボンディングパッド１０６ａを接続領域６と
複数の支持領域７とで構成し、金ボール１０８を支持す
るための支持領域７全体の面積を削減することによって
寄生容量を減少させた。さらに、この第３実施例では、
図１に示したドット状に形成されたボンディングパッド
１０６ａの下にｐｎ接合を形成して寄生容量をさらに減
少させている。
【００３０】図３において、１１は支持領域７直下のｎ
−ＩｎＰ層１０３及びＩｎＧａＡｓ層１０２にＺｎを拡
散したＺｎ拡散領域、１２はＺｎを拡散することによっ
てｐ型半導体領域となったＺｎ拡散領域１１とｎ型半導
体領域であるｎ−ＩｎＰ層１０３及びｎ−ＩｎＧａＡｓ
層１０２との境界面にできるｐｎ接合であり、その他図
１と同一符号で示したものは図１に示したものに相当す
る部分である。
−ＩｎＰ層１０３及びＩｎＧａＡｓ層１０２にＺｎを拡
散したＺｎ拡散領域、１２はＺｎを拡散することによっ
てｐ型半導体領域となったＺｎ拡散領域１１とｎ型半導
体領域であるｎ−ＩｎＰ層１０３及びｎ−ＩｎＧａＡｓ
層１０２との境界面にできるｐｎ接合であり、その他図
１と同一符号で示したものは図１に示したものに相当す
る部分である。
【００３１】ｐ型半導体とｎ型半導体との境界面のｐｎ
接合は容量をもっている。電位差は図に対して上下方向
に発生する。従って、寄生容量として働くのは、図の上
下方向に直列に接続される、支持領域７、絶縁膜及び半
導体層１０３で形成されるキャパシタの容量とｐｎ接合
の容量とからなる合成容量である。容量は直列につなげ
ばつなぐ程合計の容量は小さくなる性質があるため、ド
ット（支持領域７）の下にｐｎ接合を形成することによ
って第３の実施例ではさらに寄生容量が低減され、より
高周波の信号に対応できることとなる。
接合は容量をもっている。電位差は図に対して上下方向
に発生する。従って、寄生容量として働くのは、図の上
下方向に直列に接続される、支持領域７、絶縁膜及び半
導体層１０３で形成されるキャパシタの容量とｐｎ接合
の容量とからなる合成容量である。容量は直列につなげ
ばつなぐ程合計の容量は小さくなる性質があるため、ド
ット（支持領域７）の下にｐｎ接合を形成することによ
って第３の実施例ではさらに寄生容量が低減され、より
高周波の信号に対応できることとなる。
【００３２】ｐｎ接合の形成は、Ｚｎを拡散して受光領
域１０４を形成するとき、拡散マスクを変更し受光領域
のみならず、支持領域７を形成すべき部分のｎ−ＩｎＰ
層１０３及びＩｎＧａＡｓ層１０２にも拡散が行えるよ
うにしておけば、特別工程を設けることもなく、支持領
域７の下にｐｎ接合を形成することができる。
域１０４を形成するとき、拡散マスクを変更し受光領域
のみならず、支持領域７を形成すべき部分のｎ−ＩｎＰ
層１０３及びＩｎＧａＡｓ層１０２にも拡散が行えるよ
うにしておけば、特別工程を設けることもなく、支持領
域７の下にｐｎ接合を形成することができる。
【００３３】次に、この発明の第４実施例について図４
を用いて説明する。図４は、この発明の第４実施例によ
るフォトダイオードの構成を示す図である。図４（ａ）
はフォトダイオードの電極部分を拡大した平面図であ
り、図４（ｂ）は図４（ａ）のIV−IV断面図である。な
お、図４（ｂ）には、図４（ａ）では省いたボンディン
グされた金ワイヤも記載されている。第３実施例に示し
たフォトダイオードでは、ボンディングパッド１０６ａ
を形成している金属（Ａｕ）を成形して複数の支持領域
７を形成するとともに、支持領域７の下にｐｎ接合を形
成したが、ボンディングパッド１０６ａの厚みが充分で
ない場合（言い替えると空隙８の高さが充分でない場
合）がある。このときは、第２実施例のフォトダイオー
ドと同様に、半導体層であるｎ−ＩｎＰ層１０３のうち
ボンディングパッド１０６ａが形成されない部分をエッ
チングし、図３に示した空隙８よりもさらに深い空隙１
３を形成することができる。空隙１３を深くすることで
金ボール１０８と絶縁膜１０５との間で十分距離を保
て、寄生容量を小さくすることができる。
を用いて説明する。図４は、この発明の第４実施例によ
るフォトダイオードの構成を示す図である。図４（ａ）
はフォトダイオードの電極部分を拡大した平面図であ
り、図４（ｂ）は図４（ａ）のIV−IV断面図である。な
お、図４（ｂ）には、図４（ａ）では省いたボンディン
グされた金ワイヤも記載されている。第３実施例に示し
たフォトダイオードでは、ボンディングパッド１０６ａ
を形成している金属（Ａｕ）を成形して複数の支持領域
７を形成するとともに、支持領域７の下にｐｎ接合を形
成したが、ボンディングパッド１０６ａの厚みが充分で
ない場合（言い替えると空隙８の高さが充分でない場
合）がある。このときは、第２実施例のフォトダイオー
ドと同様に、半導体層であるｎ−ＩｎＰ層１０３のうち
ボンディングパッド１０６ａが形成されない部分をエッ
チングし、図３に示した空隙８よりもさらに深い空隙１
３を形成することができる。空隙１３を深くすることで
金ボール１０８と絶縁膜１０５との間で十分距離を保
て、寄生容量を小さくすることができる。
【００３４】次に、この発明の第５実施例について図５
を用いて説明する。図５はこの発明の第５実施例による
フォトダイオードの構成を示す図である。図５（ａ）は
フォトダイオードの電極部分を拡大した平面図であり、
図５（ｂ）は図５（ａ）のＶ−Ｖ断面図である。なお、
図５（ｂ）には、図５（ａ）では省いたボンディングさ
れた金ワイヤも記載されている。図５において、１４は
ｎ−ＩｎＰ層１０３をエッチングすることによって生じ
た空隙であり、その他図９と同一符号のものは図９で示
したものに相当する部分である。第５実施例は、第２実
施例において、金ワイヤとボンディングパッドの接着を
より確実にするために、図２に示した孤立しているドッ
ト状のボンディングパッド１０６ａを連結したものであ
る。この場合、空隙１４は保存されるように連結するこ
とが必要である。空隙２０１が残っているために、パッ
ドの面積自体は図９に示した従来のフォトダイオードと
同じであるが、空隙（空気）の誘電率が充分小さいため
に、実効的な寄生容量は第１あるいは第２実施例と同程
度に低い値となり高速応答が可能となる。
を用いて説明する。図５はこの発明の第５実施例による
フォトダイオードの構成を示す図である。図５（ａ）は
フォトダイオードの電極部分を拡大した平面図であり、
図５（ｂ）は図５（ａ）のＶ−Ｖ断面図である。なお、
図５（ｂ）には、図５（ａ）では省いたボンディングさ
れた金ワイヤも記載されている。図５において、１４は
ｎ−ＩｎＰ層１０３をエッチングすることによって生じ
た空隙であり、その他図９と同一符号のものは図９で示
したものに相当する部分である。第５実施例は、第２実
施例において、金ワイヤとボンディングパッドの接着を
より確実にするために、図２に示した孤立しているドッ
ト状のボンディングパッド１０６ａを連結したものであ
る。この場合、空隙１４は保存されるように連結するこ
とが必要である。空隙２０１が残っているために、パッ
ドの面積自体は図９に示した従来のフォトダイオードと
同じであるが、空隙（空気）の誘電率が充分小さいため
に、実効的な寄生容量は第１あるいは第２実施例と同程
度に低い値となり高速応答が可能となる。
【００３５】図５のように金メッキを空隙１４の上にも
広がるようにするためには、例えば、ｎ−ＩｎＰ層１０
３をエッチングして絶縁膜を形成した後、空隙１４にホ
トレジストなどを充填し、全面に金を蒸着、あるいは金
メッキを施してから、ホトレジストを除去すると良い。
広がるようにするためには、例えば、ｎ−ＩｎＰ層１０
３をエッチングして絶縁膜を形成した後、空隙１４にホ
トレジストなどを充填し、全面に金を蒸着、あるいは金
メッキを施してから、ホトレジストを除去すると良い。
【００３６】次に、この発明の第６実施例について図６
を用いて説明する。図６（ａ）はフォトダイオードの電
極部分を拡大した平面図であり、図６（ｂ）は図６
（ａ）のVI−VI断面図である。なお、図６（ｂ）には、
図６（ａ）では省いたボンディングされた金ワイヤも記
載されている。図６において、１１は絶縁膜１０５の下
のＺｎを拡散したＺｎ拡散領域、１２はＺｎを拡散する
ことによってｐ型半導体領域となったＺｎ拡散領域１１
とｎ型半導体領域であるｎ−ＩｎＰ層１０３及びＩｎＧ
ａＡｓ層１０２との境界面にできるｐｎ接合であり、そ
の他図５と同一符号で示したものは図５に示したものに
相当する部分である。
を用いて説明する。図６（ａ）はフォトダイオードの電
極部分を拡大した平面図であり、図６（ｂ）は図６
（ａ）のVI−VI断面図である。なお、図６（ｂ）には、
図６（ａ）では省いたボンディングされた金ワイヤも記
載されている。図６において、１１は絶縁膜１０５の下
のＺｎを拡散したＺｎ拡散領域、１２はＺｎを拡散する
ことによってｐ型半導体領域となったＺｎ拡散領域１１
とｎ型半導体領域であるｎ−ＩｎＰ層１０３及びＩｎＧ
ａＡｓ層１０２との境界面にできるｐｎ接合であり、そ
の他図５と同一符号で示したものは図５に示したものに
相当する部分である。
【００３７】上記第５実施例では、ボンディングパッド
１０６の下のｎ−ＩｎＰ層１０３をエッチングして空隙
１４を形成することによって寄生容量を減少させた。そ
して、この第６実施例では、図５に示したボンディング
パッド１０６が絶縁膜１０５と接触している部分の下に
ｐｎ接合を形成してさらに寄生容量を減少させている。
なお、ｐｎ接合の形成は第３実施例と同様に行える。
１０６の下のｎ−ＩｎＰ層１０３をエッチングして空隙
１４を形成することによって寄生容量を減少させた。そ
して、この第６実施例では、図５に示したボンディング
パッド１０６が絶縁膜１０５と接触している部分の下に
ｐｎ接合を形成してさらに寄生容量を減少させている。
なお、ｐｎ接合の形成は第３実施例と同様に行える。
【００３８】次に、この発明の第７実施例について図７
を用いて説明する。図７（ａ）はフォトダイオードの電
極部分を拡大した平面図であり、図７（ｂ）は図８
（ａ）のVII −VII 断面図である。なお、図７（ｂ）に
は、図７（ａ）では省いたボンディングされた金ワイヤ
も記載されている。図において、１１は絶縁膜１０５の
下のＺｎを拡散した領域、１２はＺｎを拡散することに
よってｐ型半導体領域となったＺｎ拡散領域１１とｎ型
半導体領域であるｎ−ＩｎＰ層１０３及びＩｎＧａＡｓ
層１０２との境界面にできるｐｎ接合であり、その他図
９と同一符号で示したものは図９に示したものに相当す
る部分である。このように、ｐｎ接合のみを設け、ｐｎ
接合による容量を、絶縁膜１０５を挟んで発生する寄生
容量と直列に接続することよっても全体としての寄生容
量を減少させることができる。この場合には、上記各実
施例ほどの効果はないが、従来に比べて高速応答が可能
になる。
を用いて説明する。図７（ａ）はフォトダイオードの電
極部分を拡大した平面図であり、図７（ｂ）は図８
（ａ）のVII −VII 断面図である。なお、図７（ｂ）に
は、図７（ａ）では省いたボンディングされた金ワイヤ
も記載されている。図において、１１は絶縁膜１０５の
下のＺｎを拡散した領域、１２はＺｎを拡散することに
よってｐ型半導体領域となったＺｎ拡散領域１１とｎ型
半導体領域であるｎ−ＩｎＰ層１０３及びＩｎＧａＡｓ
層１０２との境界面にできるｐｎ接合であり、その他図
９と同一符号で示したものは図９に示したものに相当す
る部分である。このように、ｐｎ接合のみを設け、ｐｎ
接合による容量を、絶縁膜１０５を挟んで発生する寄生
容量と直列に接続することよっても全体としての寄生容
量を減少させることができる。この場合には、上記各実
施例ほどの効果はないが、従来に比べて高速応答が可能
になる。
【００３９】次に、この発明の第８実施例について図８
を用いて説明する。図８はこの発明の第８実施例による
フォトダイオードの電極部分の構成を示す斜視図であ
る。ボンディングパッドの面積を小さくするには、金ワ
イヤの圧着等との関係で限界がある。また、絶縁膜１０
５を厚くすると剥離し易くなるなどの悪影響がでる。そ
こで、第８実施例では、ボンディングパッドと絶縁膜と
の間隔を長くすることで寄生容量を低減している。
を用いて説明する。図８はこの発明の第８実施例による
フォトダイオードの電極部分の構成を示す斜視図であ
る。ボンディングパッドの面積を小さくするには、金ワ
イヤの圧着等との関係で限界がある。また、絶縁膜１０
５を厚くすると剥離し易くなるなどの悪影響がでる。そ
こで、第８実施例では、ボンディングパッドと絶縁膜と
の間隔を長くすることで寄生容量を低減している。
【００４０】図８において、５２はボンディングパッ
ド、５１はボンディングパッド５０と絶縁膜１０５との
間に設けられボンディングパッド５０を支えるポリイミ
ド製の円筒、５２は絶縁膜１０５上に形成された受光領
域１０４と金ワイヤ１０７とを電気的に接続するための
金メッキ配線、５３はポリイミド製の円筒の中心に形成
されボンディングパッド５０と金メッキ配線５２とを接
続する金リード柱である。
ド、５１はボンディングパッド５０と絶縁膜１０５との
間に設けられボンディングパッド５０を支えるポリイミ
ド製の円筒、５２は絶縁膜１０５上に形成された受光領
域１０４と金ワイヤ１０７とを電気的に接続するための
金メッキ配線、５３はポリイミド製の円筒の中心に形成
されボンディングパッド５０と金メッキ配線５２とを接
続する金リード柱である。
【００４１】ｐ型の受光領域１０４から金メッキ配線５
２（幅１０μｍ程度）を形成し、その端に１０μｍ程度
の円柱状の金層（金リード柱５３）を形成する。その高
さは数μｍとする。具体的には金メッキ配線５２を形成
後、ポリイミドなどの誘電体を絶縁膜１０５全体に塗布
写真製版により、直径十μｍ程度の穴を金メッキ配線５
２の端に対応するように形成する。そして、金リード柱
５３は、電気メッキあるいは、金ペーストなどの導電材
料を該穴に充填して形成する。その後、金ワイヤ１０７
が熱圧着できる面積の金メッキ層をつけてボンディング
パッド５０を形成する。その後、ポリイミドを写真製版
で円柱状に加工してポリイミド製の円筒５１を作る。
２（幅１０μｍ程度）を形成し、その端に１０μｍ程度
の円柱状の金層（金リード柱５３）を形成する。その高
さは数μｍとする。具体的には金メッキ配線５２を形成
後、ポリイミドなどの誘電体を絶縁膜１０５全体に塗布
写真製版により、直径十μｍ程度の穴を金メッキ配線５
２の端に対応するように形成する。そして、金リード柱
５３は、電気メッキあるいは、金ペーストなどの導電材
料を該穴に充填して形成する。その後、金ワイヤ１０７
が熱圧着できる面積の金メッキ層をつけてボンディング
パッド５０を形成する。その後、ポリイミドを写真製版
で円柱状に加工してポリイミド製の円筒５１を作る。
【００４２】寄生容量を発生するのは、金メッキ配線５
２と金リード柱５３の断面積であり、充分小さな値にす
ることが可能である。金ワイヤ１０７がボンディングさ
れる金メッキ層（ボンディングパッド５０）はポリイミ
ド製の円筒５１によって半導体基板から数μｍ以上離れ
ているので寄生容量としてはあまり寄与せず、高速応答
性を確保することができる。例えば、遮断周波数２０Ｇ
Ｈｚ以上を可能とした。
２と金リード柱５３の断面積であり、充分小さな値にす
ることが可能である。金ワイヤ１０７がボンディングさ
れる金メッキ層（ボンディングパッド５０）はポリイミ
ド製の円筒５１によって半導体基板から数μｍ以上離れ
ているので寄生容量としてはあまり寄与せず、高速応答
性を確保することができる。例えば、遮断周波数２０Ｇ
Ｈｚ以上を可能とした。
【００４３】
【発明の効果】以上のように請求項１記載の発明の半導
体受光素子によれば、絶縁膜上に形成され、受光領域の
一部に接続した接続領域及び該接続領域と分離して離散
的に設けられた複数の支持領域からなる、ワイヤボンデ
ィングのための電極を備えて構成されているので、電極
と絶縁膜と半導体層で発生する寄生容量を小さくして、
高速応答の可能な半導体受光素子を得ることができると
いう効果がある。
体受光素子によれば、絶縁膜上に形成され、受光領域の
一部に接続した接続領域及び該接続領域と分離して離散
的に設けられた複数の支持領域からなる、ワイヤボンデ
ィングのための電極を備えて構成されているので、電極
と絶縁膜と半導体層で発生する寄生容量を小さくして、
高速応答の可能な半導体受光素子を得ることができると
いう効果がある。
【００４４】請求項２記載の発明の半導体受光素子によ
れば、電極の直下の周囲の部分において半導体層の表面
が彫り込まれているので、ワイヤと絶縁膜との空隙を十
分に確保でき、電極と絶縁膜と半導体層で発生する寄生
容量を小さくして、高速応答の可能な半導体受光素子を
得ることができるという効果がある。
れば、電極の直下の周囲の部分において半導体層の表面
が彫り込まれているので、ワイヤと絶縁膜との空隙を十
分に確保でき、電極と絶縁膜と半導体層で発生する寄生
容量を小さくして、高速応答の可能な半導体受光素子を
得ることができるという効果がある。
【００４５】請求項３記載の発明の半導体受光素子によ
れば、電極の支持領域の直下の第１導電型の半導体層の
表面に、第２導電型の半導体領域を設けたので、ｐｎ接
合の容量によって、電極と絶縁膜と半導体層で発生する
寄生容量の影響を抑え、高速応答の可能な半導体受光素
子を得ることができるという効果がある。
れば、電極の支持領域の直下の第１導電型の半導体層の
表面に、第２導電型の半導体領域を設けたので、ｐｎ接
合の容量によって、電極と絶縁膜と半導体層で発生する
寄生容量の影響を抑え、高速応答の可能な半導体受光素
子を得ることができるという効果がある。
【００４６】請求項４記載の発明の半導体受光素子によ
れば、半導体層の表面を彫り込んだことにより、絶縁膜
と電極の間の一部に空隙を設けたので、空隙の部分の容
量が小さくなることを利用して電極と絶縁膜と半導体層
で発生する寄生容量を小さくして、高速応答の可能な半
導体受光素子を得ることができるという効果がある。
れば、半導体層の表面を彫り込んだことにより、絶縁膜
と電極の間の一部に空隙を設けたので、空隙の部分の容
量が小さくなることを利用して電極と絶縁膜と半導体層
で発生する寄生容量を小さくして、高速応答の可能な半
導体受光素子を得ることができるという効果がある。
【００４７】請求項５記載の発明の半導体受光素子によ
れば、絶縁膜と電極とが接触している部分の直下の第１
導電型の半導体層の表面に、第２導電型の半導体領域を
設けたので、ｐｎ接合の容量によって、電極と絶縁膜と
半導体層で発生する寄生容量の影響を抑え、さらに高速
応答の可能な半導体受光素子を得ることができるという
効果がある。
れば、絶縁膜と電極とが接触している部分の直下の第１
導電型の半導体層の表面に、第２導電型の半導体領域を
設けたので、ｐｎ接合の容量によって、電極と絶縁膜と
半導体層で発生する寄生容量の影響を抑え、さらに高速
応答の可能な半導体受光素子を得ることができるという
効果がある。
【００４８】請求項６記載の発明の半導体受光素子によ
れば、電極の下の第１導電型の半導体層の表面に形成さ
れた第２導電型の半導体領域を備えているので、ｐｎ接
合の容量によって、電極と絶縁膜と半導体層で発生する
寄生容量の影響を抑え、高速応答の可能な半導体受光素
子を得ることができるという効果がある。
れば、電極の下の第１導電型の半導体層の表面に形成さ
れた第２導電型の半導体領域を備えているので、ｐｎ接
合の容量によって、電極と絶縁膜と半導体層で発生する
寄生容量の影響を抑え、高速応答の可能な半導体受光素
子を得ることができるという効果がある。
【００４９】請求項７記載の発明の半導体受光素子によ
れば、絶縁膜上に形成された突出状の絶縁体と、絶縁体
上面に形成されたワイヤボンディングのための電極と、
絶縁膜上及び絶縁体に形成された、電極と受光領域とを
接続するための電極に比べて占有面積の小さな配線とを
備えて構成されているので、配線と絶縁膜と半導体層で
発生する寄生容量が小さく、そのため高速応答の可能な
半導体受光素子を得ることができるという効果がある。
れば、絶縁膜上に形成された突出状の絶縁体と、絶縁体
上面に形成されたワイヤボンディングのための電極と、
絶縁膜上及び絶縁体に形成された、電極と受光領域とを
接続するための電極に比べて占有面積の小さな配線とを
備えて構成されているので、配線と絶縁膜と半導体層で
発生する寄生容量が小さく、そのため高速応答の可能な
半導体受光素子を得ることができるという効果がある。
【図１】この発明の第１実施例によるフォトダイオード
の構成の一部を示す図である。
の構成の一部を示す図である。
【図２】この発明の第２実施例によるフォトダイオード
の構成の一部を示す図である。
の構成の一部を示す図である。
【図３】この発明の第３実施例によるフォトダイオード
の構成の一部を示す図である。
の構成の一部を示す図である。
【図４】この発明の第４実施例によるフォトダイオード
の構成の一部を示す図である。
の構成の一部を示す図である。
【図５】この発明の第５実施例によるフォトダイオード
の構成の一部を示す図である。
の構成の一部を示す図である。
【図６】この発明の第６実施例によるフォトダイオード
の構成の一部を示す図である。
の構成の一部を示す図である。
【図７】この発明の第７実施例によるフォトダイオード
の構成の一部を示す図である。
の構成の一部を示す図である。
【図８】この発明の第８実施例によるフォトダイオード
の構成の一部を示す図である。
の構成の一部を示す図である。
【図９】従来のフォトダイオードの構成の一部を示す図
である。
である。
８，９，１３，１４ 空隙 ５０，１０６，１０６ａ ボンディングパッド １１ Ｚｎ拡散領域 １２ ｐｎ接合 ５１ ポリイミド製の円筒 ５２ 金メッキ配線 ５３ 金リード柱 １０１ ｎ−ＩｎＰ基板 １０２ ｎ−ＩｎＧａＡｓ層 １０３ ｎ−ＩｎＰ層 １０４ 受光領域 １０５ 絶縁膜 １０７ 金ワイヤ １０８ 金ボール
Claims (7)
- 【請求項１】 第１導電型の半導体層と、 前記半導体層上に形成された受光領域と、 前記受光領域の周囲の前記半導体層上に形成された絶縁
膜と、 前記絶縁膜上に形成され、前記受光領域の一部に接続し
た接続領域及び該接続領域と分離して離散的に設けられ
た複数の支持領域からなる、ワイヤボンディングのため
の電極とを備える、半導体受光素子。 - 【請求項２】 前記電極の直下の周囲の部分において前
記半導体層の表面が彫り込まれていることを特徴とす
る、請求項１記載の半導体受光素子。 - 【請求項３】 前記電極の前記支持領域の直下の前記第
１導電型の半導体層の表面に、第２導電型の半導体領域
を設けたことを特徴とする、請求項１または請求項２記
載の半導体受光素子。 - 【請求項４】 第１導電型の半導体層と、 前記半導体層上に形成された受光領域と、 前記受光領域の周囲の前記半導体層上に形成された絶縁
膜と、 前記絶縁膜上に形成され、前記受光領域の一部に接続し
た、ワイヤボンディングのための電極とを備え、 前記半導体層の表面の一部を彫り込むことにより、前記
絶縁膜と前記電極の間の一部に空隙を設けたことを特徴
とする、半導体受光素子。 - 【請求項５】 前記絶縁膜と前記電極とが接触している
部分の直下の前記第１導電型の半導体層の表面に、第２
導電型の半導体領域を設けたことを特徴とする、請求項
４記載の半導体受光素子。 - 【請求項６】 第１導電型の半導体層と、 前記半導体層上に形成された受光領域と、 前記受光領域の周囲の前記半導体層上に形成された絶縁
膜と、 前記絶縁膜上に形成され、前記受光領域の一部に接続し
た、ワイヤボンディングのための電極と、 前記電極の下の前記第１導電型の半導体層の表面に形成
された第２導電型の半導体領域とを備える、半導体受光
素子。 - 【請求項７】 所定導電型の半導体層と、 前記半導体層上に形成された受光領域と、 前記受光領域の周囲の前記半導体層上に形成された絶縁
膜と、 前記絶縁膜上に形成された突出状の絶縁体と、 前記絶縁体上面に形成されたワイヤボンディングのため
の電極と、 前記絶縁膜上及び前記絶縁体に形成された、前記電極と
前記受光領域とを接続するための前記電極に比べて占有
面積の小さな配線とを備える、半導体受光素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5224398A JPH0779011A (ja) | 1993-09-09 | 1993-09-09 | 半導体受光素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5224398A JPH0779011A (ja) | 1993-09-09 | 1993-09-09 | 半導体受光素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0779011A true JPH0779011A (ja) | 1995-03-20 |
Family
ID=16813129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5224398A Pending JPH0779011A (ja) | 1993-09-09 | 1993-09-09 | 半導体受光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0779011A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008235487A (ja) * | 2007-03-19 | 2008-10-02 | Oki Electric Ind Co Ltd | 電子部品、電子部品の製造方法、加速度センサ、及び加速度センサの製造方法 |
| JP2010225654A (ja) * | 2009-03-19 | 2010-10-07 | Toyota Central R&D Labs Inc | 半導体装置 |
| JP2010258342A (ja) * | 2009-04-28 | 2010-11-11 | Toyota Central R&D Labs Inc | 半導体基板 |
| WO2020178995A1 (ja) * | 2019-03-06 | 2020-09-10 | 三菱電機株式会社 | 半導体装置 |
-
1993
- 1993-09-09 JP JP5224398A patent/JPH0779011A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008235487A (ja) * | 2007-03-19 | 2008-10-02 | Oki Electric Ind Co Ltd | 電子部品、電子部品の製造方法、加速度センサ、及び加速度センサの製造方法 |
| JP2010225654A (ja) * | 2009-03-19 | 2010-10-07 | Toyota Central R&D Labs Inc | 半導体装置 |
| JP2010258342A (ja) * | 2009-04-28 | 2010-11-11 | Toyota Central R&D Labs Inc | 半導体基板 |
| WO2020178995A1 (ja) * | 2019-03-06 | 2020-09-10 | 三菱電機株式会社 | 半導体装置 |
| TWI735167B (zh) * | 2019-03-06 | 2021-08-01 | 日商三菱電機股份有限公司 | 半導體裝置 |
| JPWO2020178995A1 (ja) * | 2019-03-06 | 2021-09-13 | 三菱電機株式会社 | 半導体装置 |
| CN113474871A (zh) * | 2019-03-06 | 2021-10-01 | 三菱电机株式会社 | 半导体装置 |
| KR20210121125A (ko) | 2019-03-06 | 2021-10-07 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치 |
| CN113474871B (zh) * | 2019-03-06 | 2023-10-20 | 三菱电机株式会社 | 半导体装置 |
| US11876061B2 (en) | 2019-03-06 | 2024-01-16 | Mitsubishi Electric Corporation | Semiconductor device including bond pad with fixing parts fixed onto insulating film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100882703B1 (ko) | 반도체 장치 및 그 제조 방법, 회로 기판 및 그 제조 방법 | |
| JP2978510B2 (ja) | 湾曲ボンディング・リードを有する半導体デバイスおよびその形成方法 | |
| KR100721839B1 (ko) | 캐리어 기판의 제조 방법 및 반도체 장치의 제조 방법 | |
| JP3420153B2 (ja) | 半導体装置及びその製造方法 | |
| US5455187A (en) | Method of making a semiconductor device with a metallic layer coupled to a lower region of a substrate and metallic layer coupled to a lower region of a semiconductor device | |
| JP4554368B2 (ja) | フォトダイオードアレイ及びその製造方法 | |
| KR20050103234A (ko) | 멀티-다이 반도체 패키지 | |
| JPH0418471B2 (ja) | ||
| US20020094609A1 (en) | Semiconductor assembly without adhesive fillets | |
| US6784519B2 (en) | Semiconductor device | |
| JPH0779011A (ja) | 半導体受光素子 | |
| US20030151149A1 (en) | Semiconductor device | |
| US20200273767A1 (en) | Electronic chip package | |
| JPS61274333A (ja) | 半導体装置 | |
| FR2849538A1 (fr) | Composant discret comprenant des diodes hf en serie et a cathode commune | |
| US4238763A (en) | Solid state microwave devices with small active contact and large passive contact | |
| TW586169B (en) | Semiconductor die package with semiconductor die having side electrical connection | |
| KR0169471B1 (ko) | 바이폴라 범프 트랜지스터 및 그 제조 방법 | |
| CN223772443U (zh) | 一种半导体结构 | |
| US20240162355A1 (en) | Chip level package photodiode | |
| WO2012111722A1 (ja) | 半導体チップおよび半導体装置 | |
| US20240290783A1 (en) | Semiconductor device and processes for making same | |
| US6924546B2 (en) | Low-capacity vertical diode | |
| KR100321162B1 (ko) | 웨이퍼 레벨 패키지 및 그의 제조 방법 | |
| JP2754969B2 (ja) | バンプ形成領域を有する半導体装置 |