JPH077907B2 - オフセツトキヤンセル回路 - Google Patents
オフセツトキヤンセル回路Info
- Publication number
- JPH077907B2 JPH077907B2 JP61276745A JP27674586A JPH077907B2 JP H077907 B2 JPH077907 B2 JP H077907B2 JP 61276745 A JP61276745 A JP 61276745A JP 27674586 A JP27674586 A JP 27674586A JP H077907 B2 JPH077907 B2 JP H077907B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- time
- capacitor
- reference voltage
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims description 34
- 238000001514 detection method Methods 0.000 claims description 13
- 238000007599 discharging Methods 0.000 claims description 9
- 238000005070 sampling Methods 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 description 7
- 238000000605 extraction Methods 0.000 description 6
- 230000000737 periodic effect Effects 0.000 description 6
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデジタル信号を受信する無線受信装置におい
て、送信局の中心周波数のずれなどによつて生じたオフ
セツト電圧をキヤンセルするオフセツトキヤンセル回路
に係り、特に送信開始時に1010…の同期の周期パターン
を含み短時間に最適な受信が可能な状態にする必要があ
る場合や、あるいは、同一の情報を送信する送信局が複
数存在する複局送信方式における受信に使用されるオフ
セツトキヤンセル回路に関するものである。
て、送信局の中心周波数のずれなどによつて生じたオフ
セツト電圧をキヤンセルするオフセツトキヤンセル回路
に係り、特に送信開始時に1010…の同期の周期パターン
を含み短時間に最適な受信が可能な状態にする必要があ
る場合や、あるいは、同一の情報を送信する送信局が複
数存在する複局送信方式における受信に使用されるオフ
セツトキヤンセル回路に関するものである。
従来のデジタル信号を受信する無線受信装置の信号検出
回路、すなわち、従来のオフセツトキヤンセル回路の一
例を第3図に示し説明する。
回路、すなわち、従来のオフセツトキヤンセル回路の一
例を第3図に示し説明する。
図において、INは受信機の復調信号の入力を示し、OUT
は出力を示す。
は出力を示す。
そして、この第3図では、カツプリングコンデンサ31と
抵抗32により直流分をカツトし、ダイオード33,34を使
つてオフセツトキヤンセルを行つている。ここで、ダイ
オードの導通電圧VDは入力INの信号の振幅とほぼ同程度
のものが選ばれる。そして、カツプリングコンデンサ31
を通つた後、入力INの信号の振幅を越えるときにはダイ
オード33,34の何れかが導通して導通電圧VD以内に制限
される。
抵抗32により直流分をカツトし、ダイオード33,34を使
つてオフセツトキヤンセルを行つている。ここで、ダイ
オードの導通電圧VDは入力INの信号の振幅とほぼ同程度
のものが選ばれる。そして、カツプリングコンデンサ31
を通つた後、入力INの信号の振幅を越えるときにはダイ
オード33,34の何れかが導通して導通電圧VD以内に制限
される。
すなわち、図示しない送信局の中心周波数と受信装置の
局部発振周波数がずれている場合には、受信開始時に周
波数のずれに応じた直流変動を生じる。この直流変動は
ダイオード33,34のいずれかが導通することによつて抑
えられ、短時間で最適受信可能状態に達する。
局部発振周波数がずれている場合には、受信開始時に周
波数のずれに応じた直流変動を生じる。この直流変動は
ダイオード33,34のいずれかが導通することによつて抑
えられ、短時間で最適受信可能状態に達する。
そして、受信機の復調信号は、カツプリングコンデンサ
31を通つた後は比較器36により比較される。また、この
比較出力は抵抗35を通つて帰還され、入力側のカツプリ
ングコンデンサ31および抵抗32で失なわれた低周波成分
を再生している。
31を通つた後は比較器36により比較される。また、この
比較出力は抵抗35を通つて帰還され、入力側のカツプリ
ングコンデンサ31および抵抗32で失なわれた低周波成分
を再生している。
上述した従来のオフセツトキヤンセル回路では、変調感
度および復調感度の“ばらつき”と環境条件による変化
が問題となつていた。
度および復調感度の“ばらつき”と環境条件による変化
が問題となつていた。
すなわち、入力INの信号の振幅がダイオード33,34の導
通電圧VDより異なると、その分だけ誤り率の劣化の原因
になる。
通電圧VDより異なると、その分だけ誤り率の劣化の原因
になる。
例えば、入力INの信号の振幅が導通電圧VDより大きいと
きは、ダイオードにより信号成分の電力が失なわれてS/
Nが悪化するという問題点があつた。逆に、信号の振幅
が導通電圧VDより小さいときには、比較器36の入力にお
いて直流成分がずれていてもいずれのダイオードも導通
しないために、直流変動がいつまでも抑えられないとい
う問題点があつた。これは、さらに複局送信方式におけ
る受信においても問題になる。
きは、ダイオードにより信号成分の電力が失なわれてS/
Nが悪化するという問題点があつた。逆に、信号の振幅
が導通電圧VDより小さいときには、比較器36の入力にお
いて直流成分がずれていてもいずれのダイオードも導通
しないために、直流変動がいつまでも抑えられないとい
う問題点があつた。これは、さらに複局送信方式におけ
る受信においても問題になる。
すなわち、複局送信方式において、複数の送信局の電波
が届くエリアで移動する受信機は瞬時的には異なる局の
電波を最も強く受けて各送信局のオフセツトした周波数
に応じて復調出力に直流変動を伴なう。このとき、各送
信局の送信周波数ばかりでなく変調感度がばらついてい
る場合には、ある送信局に対しては長時間経つても最適
な受信が出来ずに誤り率特性が劣化したままであるとい
う問題点があつた。
が届くエリアで移動する受信機は瞬時的には異なる局の
電波を最も強く受けて各送信局のオフセツトした周波数
に応じて復調出力に直流変動を伴なう。このとき、各送
信局の送信周波数ばかりでなく変調感度がばらついてい
る場合には、ある送信局に対しては長時間経つても最適
な受信が出来ずに誤り率特性が劣化したままであるとい
う問題点があつた。
本発明のオフセツトキヤンセル回路は、受信した復調信
号の電圧をコンデンサに蓄えられた基準電圧に対して比
較する比較器と、少なくとも復調信号の電圧を入力して
コンデンサの充放電を制御する基準電圧発生手段と、比
較器の出力をビットの中央でサンプリングする抽出手段
と、抽出手段の出力がビット毎に前ビットを一致してい
るか否かを検出する一致検出手段と、一致検出手段の不
一致検出時には緩慢に充電すると共に一致検出時には急
速に放電する時定数手段と、時定数手段の出力を所定の
値と比較することにより一致検出手段の検出出力が長時
間の不一致状態の継続を示す場合はコンデンサの充放電
時間を短時間とし、かつ上記検出出力が一致を示す場合
は充放電時間を長時間とするように基準電圧発生手段を
制御する制御手段とを設けたものである。
号の電圧をコンデンサに蓄えられた基準電圧に対して比
較する比較器と、少なくとも復調信号の電圧を入力して
コンデンサの充放電を制御する基準電圧発生手段と、比
較器の出力をビットの中央でサンプリングする抽出手段
と、抽出手段の出力がビット毎に前ビットを一致してい
るか否かを検出する一致検出手段と、一致検出手段の不
一致検出時には緩慢に充電すると共に一致検出時には急
速に放電する時定数手段と、時定数手段の出力を所定の
値と比較することにより一致検出手段の検出出力が長時
間の不一致状態の継続を示す場合はコンデンサの充放電
時間を短時間とし、かつ上記検出出力が一致を示す場合
は充放電時間を長時間とするように基準電圧発生手段を
制御する制御手段とを設けたものである。
本発明においては、比較器の基準電圧は入力の信号の振
幅に関係なく決まり、短い時間で最適な受信が可能にな
る。
幅に関係なく決まり、短い時間で最適な受信が可能にな
る。
以下、図面に基づき本発明の実施例を詳細に説明する。
第1図は本発明によるオフセツトキヤンセル回路の一実
施例を示す構成図である。
施例を示す構成図である。
図において、1は基準電圧を蓄えるコンデンサで、受信
した復調信号をこのコンデンサ1に蓄えられた基準電圧
に対して比較する比較器2へ入力するように構成されて
いる。3は基準電圧を発生する基準電圧発生手段で、抵
抗4,5,6とアナログスイッチ7,8により構成され、その出
力を比較基準電圧Vcとしてコンデンサ1に供給するよう
に構成されている。
した復調信号をこのコンデンサ1に蓄えられた基準電圧
に対して比較する比較器2へ入力するように構成されて
いる。3は基準電圧を発生する基準電圧発生手段で、抵
抗4,5,6とアナログスイッチ7,8により構成され、その出
力を比較基準電圧Vcとしてコンデンサ1に供給するよう
に構成されている。
9はクロツクCLKによつて比較器2の出力x2をビツトの
中央でサンプリングする抽出手段で、フリツプフロツプ
回路によつて構成されている。10は上記抽出手段9の出
力を入力とし、低周波成分が含まれないパターンか否か
を判断する判断手段で、この判段手段10は、ビット毎に
前ビツトと一致しているか否かを検出する一致検出手段
11と、この一致検出回路11の出力を充放電する時定数回
路12およびこの時定数手段12の出力を比較基準電圧Vcと
比較して制御信号を発生する制御信号発生回路13により
構成されている。そして、一致検出手段11はフリツプフ
ロツプ回路14と排他的論理回路15によつて構成され、時
定数手段12は抵抗16,18とダイオード17およびコンデン
サ19によつて構成され、また、制御信号発生回路13は比
較器20とインバータ21によつて構成されている。
中央でサンプリングする抽出手段で、フリツプフロツプ
回路によつて構成されている。10は上記抽出手段9の出
力を入力とし、低周波成分が含まれないパターンか否か
を判断する判断手段で、この判段手段10は、ビット毎に
前ビツトと一致しているか否かを検出する一致検出手段
11と、この一致検出回路11の出力を充放電する時定数回
路12およびこの時定数手段12の出力を比較基準電圧Vcと
比較して制御信号を発生する制御信号発生回路13により
構成されている。そして、一致検出手段11はフリツプフ
ロツプ回路14と排他的論理回路15によつて構成され、時
定数手段12は抵抗16,18とダイオード17およびコンデン
サ19によつて構成され、また、制御信号発生回路13は比
較器20とインバータ21によつて構成されている。
そして、抽出手段9の出力を判断手段10へ入力して、低
周波成分が含まれないと判断されるときに基準電圧発生
手段3の出力の応答速度が速くなるように制御せしめる
ように構成されている。
周波成分が含まれないと判断されるときに基準電圧発生
手段3の出力の応答速度が速くなるように制御せしめる
ように構成されている。
なお、INは受信機の復調信号の入力を示し、R DATAは抽
出出力を示す。
出出力を示す。
つぎにこの第1図に示す実施例の動作を第2図を参照し
て説明する。
て説明する。
第2図は第1図の動作説明に供するタイムチヤートで、
(a)は比較器2の入力を示したものであり、(b)は
比較器2の出力x2、(c)はクロツクCLK、(d)は抽
出出力R DATA(=x9)、(e)は一致検出手段11の出力
x11、(f)は時定数手段12の出力x12、(g)は判断手
段10の出力である制御出力(判断出力)x13を示したも
のである。
(a)は比較器2の入力を示したものであり、(b)は
比較器2の出力x2、(c)はクロツクCLK、(d)は抽
出出力R DATA(=x9)、(e)は一致検出手段11の出力
x11、(f)は時定数手段12の出力x12、(g)は判断手
段10の出力である制御出力(判断出力)x13を示したも
のである。
まず、受信機の復調信号は入力INより入力され、比較器
2においてコンデンサ1に蓄えられた基準電圧に対して
比較される。ここで、コンデンサ1の電圧は基準電圧発
生手段3により与えられる。
2においてコンデンサ1に蓄えられた基準電圧に対して
比較される。ここで、コンデンサ1の電圧は基準電圧発
生手段3により与えられる。
そして、この基準電圧発生手段3は、コンデンサ1の電
圧が入力INの平均電圧となるようにコンデンサ1へ電流
を供給する。この電流量は受信信号パターンにより制御
される。そのために抽出手段9および判断手段10が使わ
れる。
圧が入力INの平均電圧となるようにコンデンサ1へ電流
を供給する。この電流量は受信信号パターンにより制御
される。そのために抽出手段9および判断手段10が使わ
れる。
そして、この抽出手段9は前述したようにフリツプフロ
ツプ回路からなり、クロツクCLKによつて比較器2の出
力x2をビツトの中央で抽出する。また、判断手段10にお
ける一致検出手段11ではフリツプフロツプ回路14を使つ
て抽出手段9の出力x9を1ビツト遅延して、さらに、そ
の遅延出力x14を上記抽出手段9の出力x9とともに排他
的論理和回路15へ入力し、上記遅延出力x14と出力x9が
不一致のとき“1"を出力し、一致したときは“0"を出力
している。この一致検出手段11の出力x11は時定数手段1
2へ入力され、x11=“1"のときはコンデンサ19は充電さ
れて電圧は上り、x11=“0"のときにはコンデンサ19は
放電して電圧は下がる。
ツプ回路からなり、クロツクCLKによつて比較器2の出
力x2をビツトの中央で抽出する。また、判断手段10にお
ける一致検出手段11ではフリツプフロツプ回路14を使つ
て抽出手段9の出力x9を1ビツト遅延して、さらに、そ
の遅延出力x14を上記抽出手段9の出力x9とともに排他
的論理和回路15へ入力し、上記遅延出力x14と出力x9が
不一致のとき“1"を出力し、一致したときは“0"を出力
している。この一致検出手段11の出力x11は時定数手段1
2へ入力され、x11=“1"のときはコンデンサ19は充電さ
れて電圧は上り、x11=“0"のときにはコンデンサ19は
放電して電圧は下がる。
ここで、コンデンサ19の充電時は抵抗18のみを電流が流
れ電圧の立上りは遅いが、放電時には抵抗16とダイオー
ド17の直列回路および抵抗18の両方に電流が流れるため
電圧の立下りは速い。
れ電圧の立上りは遅いが、放電時には抵抗16とダイオー
ド17の直列回路および抵抗18の両方に電流が流れるため
電圧の立下りは速い。
そして、時定数手段12の出力x12は制御信号発生回路13
において、比較器20によつて基準電圧Vcに対して比較さ
れ、制御信号x13を得る。この第1図に示す実施例で
は、制御信号x13だけでなく、さらにこの制御信号x13を
インバータ21によつて反転してその を使つて基準電圧発生手段3を制御している。
において、比較器20によつて基準電圧Vcに対して比較さ
れ、制御信号x13を得る。この第1図に示す実施例で
は、制御信号x13だけでなく、さらにこの制御信号x13を
インバータ21によつて反転してその を使つて基準電圧発生手段3を制御している。
ここで、この基準電圧発生手段3は、入力INを抵抗4を
介してコンデンサ1へ供給する第1のルートと,入力IN
を抵抗5とアナログスイツチ7を通してコンデンサ1へ
供給する第2のルートと,抽出手段9を構成するフリツ
プフロツプ回路の反転出力を抵抗6およびアナログス
イツチ8を通してコンデンサ1へ供給する第3のルート
から成り立つている。
介してコンデンサ1へ供給する第1のルートと,入力IN
を抵抗5とアナログスイツチ7を通してコンデンサ1へ
供給する第2のルートと,抽出手段9を構成するフリツ
プフロツプ回路の反転出力を抵抗6およびアナログス
イツチ8を通してコンデンサ1へ供給する第3のルート
から成り立つている。
そして、上記各アナログスイツチ7および8は に対して次のように動作する。
まず、x13=“1" のときはアナログスイツチ7はオン,アナログスイツチ
8はオフであり、入力INとコンデンサ1との間で抵抗4
と抵抗5の両方ともに電流が流れるためにコンデンサ1
の充放電は短時間で行われる。すなわち、このときコン
デンサ1には入力INの平均電圧が急速に蓄えられる。
8はオフであり、入力INとコンデンサ1との間で抵抗4
と抵抗5の両方ともに電流が流れるためにコンデンサ1
の充放電は短時間で行われる。すなわち、このときコン
デンサ1には入力INの平均電圧が急速に蓄えられる。
第2図の時刻t1〜t3の区間において、(g)に示す判断
出力がx13=“1"となっている。この区間は、(a)に
示す比較器入力の基準電圧vcは「速い変化」で入力INの
電圧の平均値に近づこうとしている。
出力がx13=“1"となっている。この区間は、(a)に
示す比較器入力の基準電圧vcは「速い変化」で入力INの
電圧の平均値に近づこうとしている。
次にx13=“0" の区間では、アナログスイッチ7はオフ、アナログスイ
ッチ8はオンとなり、抵抗4及び抵抗6に電流が流れ
る。
ッチ8はオンとなり、抵抗4及び抵抗6に電流が流れ
る。
この場合、入力INとコンデンサ1との間では、抵抗4の
電流のみでコンデンサ1の充放電を行われるため、x13
=“1" のときに比べて充放電時間は長時間となる。さらにこの
区間では、抵抗6を介して抽出手段9のフリップフロッ
プ回路の反転出力が供給される。抵抗6を介してコン
デンサ1へ供給する電流は、フリップフロップ回路の反
転出力を使っているために、入力INにハイレベルが続
いたときにはコンデンサ1をローレベルの方向へ、また
逆に、入力INにローレベルが続いたときにはコンデンサ
1をハイレベルの方向へ変化させようとする。したがっ
て、入力INに一定電圧状態が続いたときに比較基準電圧
vcが入力INの電圧と同じ値となることによって比較器2
が誤反転することを防止する。例えば、入力INのハイレ
ベル状態が続くときに、抽出手段9を構成するフリップ
フロップ回路からの帰還としてローレベルで一定の電圧
を供給して、比較基準電圧vcを入力INに対してある電位
差を持たせることにより比較器2の誤反転を防止する。
電流のみでコンデンサ1の充放電を行われるため、x13
=“1" のときに比べて充放電時間は長時間となる。さらにこの
区間では、抵抗6を介して抽出手段9のフリップフロッ
プ回路の反転出力が供給される。抵抗6を介してコン
デンサ1へ供給する電流は、フリップフロップ回路の反
転出力を使っているために、入力INにハイレベルが続
いたときにはコンデンサ1をローレベルの方向へ、また
逆に、入力INにローレベルが続いたときにはコンデンサ
1をハイレベルの方向へ変化させようとする。したがっ
て、入力INに一定電圧状態が続いたときに比較基準電圧
vcが入力INの電圧と同じ値となることによって比較器2
が誤反転することを防止する。例えば、入力INのハイレ
ベル状態が続くときに、抽出手段9を構成するフリップ
フロップ回路からの帰還としてローレベルで一定の電圧
を供給して、比較基準電圧vcを入力INに対してある電位
差を持たせることにより比較器2の誤反転を防止する。
第2図において、時刻t1以前、および、時刻t3以後の区
間では、(g)に示す判断出力がx13=“0"となってい
る。この区間は、(a)に示す比較器入力の基準電圧vc
は「遅い変化」で入力INの電圧の平均値に近づこうとし
ている。
間では、(g)に示す判断出力がx13=“0"となってい
る。この区間は、(a)に示す比較器入力の基準電圧vc
は「遅い変化」で入力INの電圧の平均値に近づこうとし
ている。
つぎに、第2図において、時点t0から1010…の信号が受
信されている。このとき、送信局の中心周波数と受信装
置の局部発振周波数の差に応じて復調出力に△Vのオフ
セツト電圧が生じる。そして、この1010…の信号(周期
信号)はクロツク再生の位相同期などにも使用される
が、この第1図に示す実施例では比較基準電圧Vcを得る
ための制御に使われている。
信されている。このとき、送信局の中心周波数と受信装
置の局部発振周波数の差に応じて復調出力に△Vのオフ
セツト電圧が生じる。そして、この1010…の信号(周期
信号)はクロツク再生の位相同期などにも使用される
が、この第1図に示す実施例では比較基準電圧Vcを得る
ための制御に使われている。
すなわち、1010・・・の信号受信中に、比較基準電圧vc
を最適電圧へもってゆき、その後(時刻t2以後)情報信
号が入力されるとき、比較器2が正しく比較できるよう
に比較基準電圧vcの値を入力INの値の平均値に近づけて
おく必要がある。そこで、時点t0より1010…の信号を受
信すると、このときビツト毎に前ビツトと異なつている
ため、一致検出手段11の出力はx11=“1"となる。する
と、時定数手段12ではこれを充電して立上り、時定数手
段12の出力がx12>Vcになると、判断出力(制御出力)
としてx13=“1"を得る。
を最適電圧へもってゆき、その後(時刻t2以後)情報信
号が入力されるとき、比較器2が正しく比較できるよう
に比較基準電圧vcの値を入力INの値の平均値に近づけて
おく必要がある。そこで、時点t0より1010…の信号を受
信すると、このときビツト毎に前ビツトと異なつている
ため、一致検出手段11の出力はx11=“1"となる。する
と、時定数手段12ではこれを充電して立上り、時定数手
段12の出力がx12>Vcになると、判断出力(制御出力)
としてx13=“1"を得る。
第1図について説明したように、この時点t1からアナロ
グスイツチ7はオンになり、アナログスイツチ8はオフ
になつて比較基準電圧Vcの応答は速くなり、急速に入力
INの平均電圧に近づく。
グスイツチ7はオンになり、アナログスイツチ8はオフ
になつて比較基準電圧Vcの応答は速くなり、急速に入力
INの平均電圧に近づく。
つぎに、時点t2において入力INが1010…の信号(周期信
号)から情報信号になると、時定数手段12の出力x12は
急速に立上り、短い時間でx12=Vcになつて、制御出力
(判断出力)x13=“0"を得る。
号)から情報信号になると、時定数手段12の出力x12は
急速に立上り、短い時間でx12=Vcになつて、制御出力
(判断出力)x13=“0"を得る。
そしてこの時点t3からアナログスイツチ7はオフ,アナ
ログスイツチ8はオンになり、比較基準電圧Vcは非常に
遅い変化で入力INの平均電圧を示し、最適受信状態にな
る。
ログスイツチ8はオンになり、比較基準電圧Vcは非常に
遅い変化で入力INの平均電圧を示し、最適受信状態にな
る。
前述したところから明らかなように、判断手段10は、10
10…の周期パターンに対して低周波成分を含まないパタ
ーンと判断するように構成され、また、上記判断手段10
として、ビツト毎に前ビツトと一致しているか否かを検
出する一致検出手段11を用い、この一致検出手段11の出
力にしたがつて不一致時には緩慢に充電し、一致時には
急速に放電する時定数手段12へ入力して、この時定数手
段12の出力を所定の値に対して比較することにより判断
結果を得るように構成されている。
10…の周期パターンに対して低周波成分を含まないパタ
ーンと判断するように構成され、また、上記判断手段10
として、ビツト毎に前ビツトと一致しているか否かを検
出する一致検出手段11を用い、この一致検出手段11の出
力にしたがつて不一致時には緩慢に充電し、一致時には
急速に放電する時定数手段12へ入力して、この時定数手
段12の出力を所定の値に対して比較することにより判断
結果を得るように構成されている。
以上説明したように、本発明によれば、比較器の比較基
準電圧は入力の信号の振幅に関係なく決まり、短い時間
で最適な受信が可能になるから、従来のように変調感度
および復調感度などのばらつき,温度変化,経年変化の
影響を受けないので、実用上の効果は極めて大である。
準電圧は入力の信号の振幅に関係なく決まり、短い時間
で最適な受信が可能になるから、従来のように変調感度
および復調感度などのばらつき,温度変化,経年変化の
影響を受けないので、実用上の効果は極めて大である。
また、本発明では、周期性信号を送信開始時に含むバー
スト信号の受信だけでなく複局送信により電波の届くエ
リア内を移動する受信機に適用しても効果がある。
スト信号の受信だけでなく複局送信により電波の届くエ
リア内を移動する受信機に適用しても効果がある。
そして、本発明の場合、異なる局の電波を受けても、情
報信号中に1010…の周期パターンが含まれる毎に最適受
信状態に急速に自動調整され、それ以後同一局の電波を
受ける限り正常な受信が行なわれるという点において極
めて有効である。
報信号中に1010…の周期パターンが含まれる毎に最適受
信状態に急速に自動調整され、それ以後同一局の電波を
受ける限り正常な受信が行なわれるという点において極
めて有効である。
第1図は本発明によるオフセツトキヤンセル回路の一実
施例を示す構成図、第2図は第1図の動作説明に供する
タイムチヤート、第3図は従来のオフセツトキヤンセル
回路の一例を示す構成図である。 1……コンデンサ、2……比較器、3……基準電圧発生
手段、9……抽出手段、10……判断手段、11……一致検
出手段、12……時定数手段、13……制御信号発生回路。
施例を示す構成図、第2図は第1図の動作説明に供する
タイムチヤート、第3図は従来のオフセツトキヤンセル
回路の一例を示す構成図である。 1……コンデンサ、2……比較器、3……基準電圧発生
手段、9……抽出手段、10……判断手段、11……一致検
出手段、12……時定数手段、13……制御信号発生回路。
Claims (1)
- 【請求項1】受信した復調信号の電圧をコンデンサに蓄
えられた基準電圧に対して比較する比較器と、少なくと
も前記復調信号の電圧を入力し前記コンデンサの充放電
を制御する基準電圧発生手段と、前記比較器の出力をビ
ットの中央でサンプリングする抽出手段と、抽出手段の
出力がビット毎に前ビットを一致しているか否かを検出
する一致検出手段と、一致検出手段の不一致検出時には
緩慢に充電すると共に一致検出時には急速に放電する時
定数手段と、時定数手段の出力を所定の値と比較するこ
とにより前記一致検出手段の検出出力が長時間の不一致
状態の継続を示す場合は前記コンデンサの充放電時間を
短時間とし、かつ前記検出出力が一致を示す場合は前記
充放電時間を長時間とするように前記基準電圧発生手段
を制御する制御手段とを備えたことを特徴とするオフセ
ットキャンセル回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61276745A JPH077907B2 (ja) | 1986-11-21 | 1986-11-21 | オフセツトキヤンセル回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61276745A JPH077907B2 (ja) | 1986-11-21 | 1986-11-21 | オフセツトキヤンセル回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63131719A JPS63131719A (ja) | 1988-06-03 |
| JPH077907B2 true JPH077907B2 (ja) | 1995-01-30 |
Family
ID=17573747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61276745A Expired - Fee Related JPH077907B2 (ja) | 1986-11-21 | 1986-11-21 | オフセツトキヤンセル回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH077907B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0444747U (ja) * | 1990-08-22 | 1992-04-16 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5937612B2 (ja) * | 1976-04-05 | 1984-09-11 | 日本電気株式会社 | パルス検出回路 |
-
1986
- 1986-11-21 JP JP61276745A patent/JPH077907B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63131719A (ja) | 1988-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6173018B1 (en) | Multi level comparator for demodulator | |
| KR860000638B1 (ko) | 배터리 절약회로를 개량시킨 선택호출수신기 | |
| US4151485A (en) | Digital clock recovery circuit | |
| US4385396A (en) | NRZ Digital data recovery | |
| CA2047308A1 (en) | Apparatus and method for demodulating a digital modulation signal | |
| CA1198180A (en) | Phase-locked loop having improved locking capabilities | |
| US7099407B2 (en) | Phase frequency synchronism circuitry and optical receiver | |
| EP0028100A1 (en) | Tuning control apparatus for a receiver | |
| EP0133574B1 (en) | Clock frequency detector | |
| US4635280A (en) | Bit synchronizer for decoding data | |
| US4910753A (en) | FSK demodulating device | |
| US5987078A (en) | Carrier regenerating circuit | |
| US4592077A (en) | NRZ digital data recovery | |
| JPH077907B2 (ja) | オフセツトキヤンセル回路 | |
| US4423518A (en) | Timing recovery circuit | |
| US4712077A (en) | Tristate phase-lock loop prevents false lock | |
| JPH077906B2 (ja) | オフセツトキヤンセル回路 | |
| JPS63167519A (ja) | オフセツトキヤンセル回路 | |
| US4891824A (en) | Muting control circuit | |
| KR940003085B1 (ko) | 위상 고정 루프 | |
| JP2639326B2 (ja) | 四値fsk受信機 | |
| JPH0681162B2 (ja) | デ−タ判定回路 | |
| US7068747B2 (en) | Data decision circuit using clock signal which has phase optimized with respect to phase of input data signal | |
| JP2584352B2 (ja) | インターフェイス回路 | |
| US4811015A (en) | Abnormal data transmission detection circuit for time-division multiplex transmission network system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |