JPH077920B2 - 互除演算方式 - Google Patents

互除演算方式

Info

Publication number
JPH077920B2
JPH077920B2 JP61304560A JP30456086A JPH077920B2 JP H077920 B2 JPH077920 B2 JP H077920B2 JP 61304560 A JP61304560 A JP 61304560A JP 30456086 A JP30456086 A JP 30456086A JP H077920 B2 JPH077920 B2 JP H077920B2
Authority
JP
Japan
Prior art keywords
coefficient
polynomial
order
storage means
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61304560A
Other languages
English (en)
Other versions
JPS63156430A (ja
Inventor
佳之 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61304560A priority Critical patent/JPH077920B2/ja
Publication of JPS63156430A publication Critical patent/JPS63156430A/ja
Publication of JPH077920B2 publication Critical patent/JPH077920B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Error Detection And Correction (AREA)

Description

【発明の詳細な説明】 〔概要〕 本発明はデータの誤り訂正符号の復号化をする際等に互
除演算をする場合に項毎に係数データを格納する桁移動
可能な係数格納手段を設けるとともに演算結果の順次帰
還を繰り返すことにより小規模の回路構成により誤り位
置多項式等の剰余多項式または商多項式を導出すること
ができる。
〔産業上の利用分野〕
本発明は光ディスク等の大容量記憶装置の誤り訂正符号
として用いられる多重誤り訂正リード・ソロモン符号の
復号処理等において使用するEuclidの互除法による互除
演算を行う方式に関する。
〔技術の背景〕
電子計算器のメモリ等を介してデータを伝送する際の伝
送により生じる伝送誤りに対する対策として誤り訂正符
号が伝送するデータに付加される。伝えたい記号k個を
情報記号といい、付加する余分の符号j個の検査記号と
いい、情報記号k個と検査記号j個を合計したn=k+
j個の記号列を符号語といい、このnの値を符号長とい
う。送信側で検査符号を付加する操作を符号化といい、
受信語の誤りを検出して正しい情報記号列を復元する操
作を複合化という。ここでは、検査記号としてBCH符号
等の誤り訂正符号を使用する。BCH符号は一般ガロア体G
F(q)上の非2元符号に容易に拡張できるものであ
る。GF(qm)の原始元をαとするとα,α2,…,α2tを
根とする最小次数の多項式の多項式を生成多項式とすれ
ば、符号長n=qm−1,情報記号数k≧qm−1−2mt、検
査記号数n−k≦2mt、最小距離dmin≧2t+1である。
非2元符号の中で特に重要なものはRS符号(リード・ソ
ロモン符号)であり、m=1の非2元BCH符号である。R
S符号は同一の最小距離をもつ線形符号の中で検査記号
数が最小となる優れた符号である。そのため、2m元の符
号はその各記号をGF(2)上のm次元ベクトルで表現す
ることにより2元符号として用いられ、これにより、t
重バイト誤り訂正符号が構成できることになる。
さて、t重誤り訂正符号の復号化において使用する誤り
位置多項式σ(x)、誤り評価多項式ω(x)の導出は
次式よりEuclidの互除法を用いて行う。
C(x)・x2t+σ(x)s(x)=ω(x) (1) degω(x)<degσ(x)≦t (2) ここでdegは多項式の次数を表し、C(x)は任意の多
項式であり、S(x)はシンドローム多項式であって、
符号長nのRS符号{an-1,an-2,…,a0}に対するt重誤
り訂正の各シンドローム多項式は、シンドロームSi(i
=1,2,2t−1) Si=an-1(αi)n-1+an-2(αi)n-2+a1(αi)
+a0(3)を用いて で表される。
すなわち、既知の多項式x2t,S(f)の最大公約多項式
(GCD)を求めるEuclid互除法の過程から(2)式を満
足する互いに素なσ(x),ω(x)を導出することが
できる。その際、(1)式の形から明らかなようにσ
(x)はC(x)・x2tをS(x)を除する場合の商多
項式として、ω(x)は剰余多項式として得られること
になる。本発明はこのようなEuclid互除法による互除演
算を行う場合に使用する互除演算方式を提供するもので
ある。
〔従来の技術〕
従来、以上述べた互除演算を実現する回路として第4図
乃至第6図に示すものがあった。
第4図には1セル(1回の演算)当りの回路の構成を示
し、第6図にはt重バイト訂正の場合のRS符号の複合化
に際してのブロック回路構成(2t個のセル)を示す。
本例では各セルは第4図に示すように、Ri(x),Qi
(x)を互除演算して剰余多項式に相当するRi
+1(x),Qi+1(x)を得る部分90と、λi(x),μ
i(x)について演算して商多項式に相当する多項式を
得る部分91及びRi(x)Qi(x),についての次数dRi,
dQiを計測する部分92並びにこれらの部分の制御を行う
σ(x),ω(x)導出制御部79とから主に構成されて
いる。
Ri(x),Qi(x)を互除演算して剰余多項式に相当す
るRi+1(x),Qi+1(x)を得る部分90においてはガロ
ア体GF(2m)の積回路65,66及びGF(2m)の和回路69、
遅延回路73,81、マルチプレクサ54,55,71,75、レジスタ
60,61,77,78から構成されている。一方、λi(x),
μi(x)について演算して商多項式に相当する多項式
λi+1(x),μi+1(x)を得る部分91においては、GF
(2m)の積回路67,68及びGF(2m)の和回路70、遅延回
路74,82、マルチプレクサ56,57,72,76、レジスタ79,80
から構成されている。また、Ri(x),Qi(x),につ
いての次数dRi,dQiを計測する部分92はコンパレータ51,
52,53、ダウンカウンタ62,63及びマルチプレクサ58,59
等から構成されている。
t重誤り訂正の場合には以上述べたセルのうちσ
(x),ω(x)導出部を除いて2t個使用する必要があ
る。尚、第6図にt=3バイト訂正であって、ガロア体
GF(24)上のRS符号の場合の互除演算に直接関係する本
例の主要な部分を抜き出して示している。
次に本例の動作を第7図の流れ図及び表1に基づいて説
明する。
表1にはt=3バイト訂正であってm=4の場合の従来
例に係るσ(x),ω(x)の導出回路の動作過程を示
す。すなわち、GF(24)の原始元をα(原始多項式P
(x)=x4+x+1の元)とし、3重誤り訂正のシンド
ローム多項式を S(x)=α1x5+α10x4+α7x3+α2x2+α9x+α とした場合σ(x),ω(x)導出結果を示している。
ステップS120において初期値としてR0(x)=(x)
2t,Q0(x)=S(x),λ(x)=0,μ(x)=
1,dR0=2t,dQ0=2t−1とおいて前記部分90 0,91 0,92
0に送出する。表1においてはR0(x)=α15x6,Q
0(x)=S(x)=α1x5+α10x4+α7x3+α2x2+α
9x+α1(x)=0,μ(x)=1,dR0=6,dQ0=5,
と具体的に示されている。
ステップS121において、R0(x)の次数dR0(表1では
6)と訂正可能なバイト数t(表1では3)とまたはQ0
(x)の次数dQ0(表1では5)とtとをコンパレータ5
1,52とで比較する。まだdR0≧tまたdQ0≧tであるので
ステップS122に進む。ステップS122ではコンパレータ53
によってdR0とdQ0とを比較する。表1の場合にはdR
0(6)≧dQ0(5)であるのでQ0(x)を除数、R
0(x)を被除数としてステップS123を通ってステップS
125に進む。dR0<dQ0と判断された場合にはステップS12
4に進みマルチプレクサ54〜59を使って、Q0(x)を被
除数、R0(x)を除数とするように交換し、λ(x)
とμ(x)と、及びdR0とdQ0とについても役割りを交
換する。
次にR0(x)とQ0(x)の最高次の係数、各々α15α
をレジスタ60,61に、またdR0=6,dQ0=5をダウンカウ
ンタ62,63に保持する。こうして、除数及び被除数が定
まった段階でステップS125に進みゼロ検知手段64によっ
てq0(多項式Q0(x)の最高次の係数α)が0か否か
が判断される。
ステップS125においてq0≠0であるのでステップS126に
進み、当該ステップにおいて2組の積回路65,66,67,68
と1組の和回路69,70を使って除算が行われる。当該除
算により得られた剰余多項式R1(x)、商多項式λ
(x)はマルチプレクサ71,72を介してレジスタ77,79
に保持する。この段階は表1では#1の段階に相当し、
R1(x)=q0R0(x)−r0Q0(x)(r0:多項式R
0(x)の最高次の係数、q0:Q0(x)の最高次の係数)
=α10x5+α7x4+α2x3+α9x2+α1x,λ(x)=q0
λ(x)−r0μ(x)=α15x、その際ダウンカウ
ンタ62のdR0を−1ダウンカウントしてdR1=dR0−1が
得られる。またQ0(x),μ(x)は遅延回路73,7
4、マルチプレクサ75,76を介してレジスタ78,80にその
まま保持され各々Q1(x),μ(x)としてR
1(x),λ(x)とともに第4図では901,911,921の
段階、第5図及び表1では#2の段階へ進み、以上述べ
たのと同様の手順を繰り返す。
一方、ステップS122でdR<dQと判断された場合にはステ
ップS124に進みマルチプレクサ54〜59を使って、Q
(x)を被除数、R(x)を除数とするように交換し、
λ(x)とμ(x)と、及びdRとdQとについても役割り
を交換してステップS125に進む。表1の場合には#2,#
4のステップS122でdR1<dQ1,dR3<dQ3と判断されステ
ップS127において除数と被除数とが交換されている。
またステップS125においてq=0と判断された場合には
ステップS127に進み除算をせずに次数dQを1だけ減らし
て再びステップS121に戻り同様の手順を繰り返す。
こうして以上の手順を繰り返すことによりステップS121
において、dR<tまたはdQ<tと判断された場合にはス
テップS128に進みdQ<tの場合にはステップS130におい
てσ(x)=μ(x),ω(x)=Q(x)として出力
する。またステップS128でdR<tと判断された場合には
ステップS129においてσ(x),ω(x)=R(x)と
して出力する。表1の場合には#6(t=3)の段階で
乗余多項式からω(x)が得られ、商多項式からσ
(x)を得ることができる。
〔発明が解決しようとする問題点〕
ところで、従来例に係る誤り位置多項式を導出する場合
に使用する互除演算方式にあっては、第8図に例えばガ
ロア体GF(28)上の原始多項式P(x)=x8+x4+x3
x2+1の剰余を演算する積回路(AND回路64個EXOR回路7
7個)に示すように各セル毎に回路規模の大きいGF(2
m)積回路を4個使用することが必要であり、更にt重
誤り訂正では4×2t個(例えば8バイト訂正の場合64
個)のGF(2m)積回路が必要とされる。従って回路規模
が非常に大きくなる。また、各セル毎にdR,dQ,tの比較
機能を有するが、これらは最高次数の多項式の係数が入
力した場合のみ動作してマルチプレクサ54〜59の条件を
決めるだけで、後は動作せず回路規模の大きさに比べて
効率的でない。更に、実際のデータの誤りのバイト数が
t−1以下の場合、不必要な動作をするセルが生じると
いう問題点を有していた。
そこで本発明は以上の問題点を解決するためになされた
ものであり、大きな回路規模を必要とせず、しかも効率
の良い誤り位置多項式導出方式を提供するためになされ
たものである。
〔問題点を解決するための手段〕
以上の問題点を解決するため本発明は第1図に示すよう
に、多項式A(x)及びB(x)についての係数データ
を項毎に桁移動可能に各々降べき順に格納する係数格納
手段1,2と、多項式A(x)及びB(x)の次数dA
(x),dB(x)を計測する次数計測手段3と、当該係
数格納手段1,2が各々格納している前記係数データのう
ち最高次数項の係数データを各々保持する係数保持手段
4,5と、係数格納手段1,2に格納されている係数データと
係数保持手段4,5に保持されている係数データとについ
て順次各々積をとる積回路6,7と、積回路6と積回路7
との出力結果同士を順次加算する和回路と、和回路8の
出力結果と係数格納手段1,2に格納されている係数デー
タとのどちらか一方の選択を前記次数に基づいて行ない
各々多項式A(x)またはB(x)として係数格納手段
1,2へ帰還させまたは出力させる出力選択手段9,10とを
少なくとも有するものである。
〔作用〕
本発明は第1図に示すように、例えば誤り位置多項式を
導出する際には、技術の背景で述べたようにA(x),B
(x)としてx2t及びシンドローム多項式s(x)を使
用し、当該多項式A(x),B(x)の係数データを係数
格納手段1,2に各次数の項毎に順次格納する。又各多項
式A(x),B(x)の次数dA(x),dB(x)は次数計
測手段4によって順次計測される。
もし、次数dA(x)≦dB(x)であることを次数計測手
段3が計測した場合にはA(x)を除数とし、B(x)
を被除数として除算を行うことになる。すなわち、積回
路6において係数保持手段5に保持された多項式B
(x)の最高次数の係数データと係数格納手段1に格納
されている多項式A(x)の係数データとの積を順次と
って和回路8に和回路8に送出する。一方、積回路7に
おいても積回路6と同様に係数保持手段4に保持されて
いる多項式A(x)の最高次数の係数データと係数格納
手段2に格納されている多項式B(x)の係数データと
の積がとられ和回路8に順次同期して送出される。
和回路8では積回路6と積回路7との出力結果が順次加
算される。すると出力選択手段9は次数dA(x)≦dB
(x)である場合には係数格納手段1に格納されている
多項式A(x)についての係数データを順次選択して帰
還させ再び係数格納手段1へ格納させる。一方、出力選
択手段10は和回路8の出力結果を順次選択して多項式B
(x)として帰還させ、係数格納手段2へ順次初期の係
数データと入れ換わりながら格納させる。
こうして、次数計測手段3がdA(x)≦dB(x)である
ことを計測している限りは以上の手順を繰り返し、次数
計測手段3が逆にdB(x)<dA(x)であることを計測
した場合には出力選択手段9は前とは逆に和回路8の出
力結果を選択して復帰させ、出力選択手段10は係数格納
手段2に格納されている多項式B(x)についての係数
データを帰還させることになる。
尚、以上の手順を繰り返すことにより次数dA(x),dB
(x)が所定次数より小さくなったことを計測した場
合、例えばt重誤り訂正符号の復号化処理における誤り
位置多項式の導出の場合にはdA(x),dB(x)≦tに
なった場合には技術の背景で述べたように第(2)式を
満たしているので以上の処理を終了させ処理結果である
A(x),B(x)を剰余多項式または商多項式として出
力する。
〔実施例〕
次に本発明の実施例を説明する。
第2図に本実施例に係るブロック図を示す。
本実施例はt重誤り位置多項式を導出するための互除演
算方式であり、A(x),B(x)として本実施例では実
施態様項に述べたようにA(x)=x3t+1,B(x)=S
(x)・xt+1+1としてσ(x),ω(x)を1つの多
項式として導出するようにする。
A(x),B(x)の係数を次数毎に桁移動可能に各々格
納する係数格納手段1,2としてのパイプライン・レジス
タ11,12と、A(x),B(x)の次数を計測する次数計
測手段3と、A(x),B(x)の最高次数の係数を各々
保持する係数保持手段4,5としてのレジスタ14,15と、多
項式A(x),B(x)の最高次数の係数が0か否かを検
知するゼロ検知手段22,23と、積回路6としてのGF(2
m)上の積回路16と、積回路7としてのGF(2m)上の積
回路17と、和回路8としてのGF(2m)上の和回路18と、
出力選択手段9,10としてのマルチプレクサ19,20と、前
記次数に基づいてマルチプレクサ19,20のどちらか一方
の出力結果を出力するマルチプレクサ26と、マルチプレ
クサ19の出力または多項式A(x)の係数データのどち
らか一方を選択するマルチプレクサ27と、マルチプレク
サ20の出力または多項式B(x)の係数データのどちら
か一方を選択するマルチプレクサ28と、以上の動作御す
るσ(x),ω(x)導出制御手段30とから構成されて
いる。
係数格納手段1,2としてのパイプライン・レジスタ11,12
はA(x),B(x)の次数から明らかなように、最大項
数は3t+1であるから3t+1個の係数を降べきの順に格
納することができるように3t+1個のレジスタを各々有
している。例えば3バイト訂正の場合にはt=3である
からパイプライン・レジスタの数は10個となる。
次数計測手段3はA(x),B(x)の次数dA(x),dB
(x)を計測するものであり、マルチプレクサ35,36
と、ダウンカウンタ37,38と、比較器39,40とから構成さ
れている。
次に本実施例の動作について第2図、第3図及び表2に
基づいて説明する。
本実施例は第3図の流れ図に示すように、ステップS1に
おいて多項式A(x),B(x)として各々x3t+1,S
(x)・xt+1+1、またA(x),B(x)の次数として
dA(x)=2t,dB(x)=2t−1(後述するようにt+
1は単に桁を移動させるために加えたものなので除いて
考える)を初期値として設定する。表2にはより具体的
にt=3バイト訂正の場合を示しているからA(x)=
x10,B(x)=S(x)・x4+1となる。また表2の場
合にはシンドローム多項式は具体的にS(x)=α1x5
+α10x4+α7x3+α2x2+α+αとしている。この
ように多項式A(x),B(x)を設定することにより、
従来のようにλ(x)とμ(x)とを別々の多項式とし
て演算処理するのではなく、A(x),B(x)の多項式
の中に含めて演算処理をすることができる。そのため、
λ(x)とμ(x)との初期値である0,1をA(x),B
(x)の中に加えるとともに、本来のA(x),B(x)
を各々xt+1倍することによって本来のA(x),B(x)
とλ(x)とμ(x)とが混ざり合わないようにした。
ここで、本来のA(x),B(x)は互除演算によって得
られる余剰多項式に相当するもので、これによりω
(x)が得られる。一方、λ(x)とμ(x)とは商多
項式に相当するものであり、これにより、σ(x)を得
ることができる。
表2の#1の段階においては、これらの多項式の係数デ
ータは各々マルチプレクサ27,28により選択されて、係
数格納手段1,2としてのパイプライン・レジスタ11,12に
降べきの順に格納される。
当該係数格納手段1,2に格納された係数データのうち、
最終段のパイプライン・レジスタに格納されている最高
次数の係数、すなわち、A(x)についてはa(表2に
おいてはα15=1)、B(x)においてはb(表2にお
いてはα)を係数保持手段4,5としてのレジスタ14,15
に各々保持される。
ステップS2において、次数計測手段3のマルチプレクサ
35,36はA(x),B(x)の初期値としての各次数dA
(x),dB(x)を選択し(表2の場合にはdA(x)=
6,dB(x)=5)、ダウン・カウンタ37,38に蓄えら
れ、コンパレータ40によってt(表2の場合は3)とdA
(x)とが比較される。初期値ではdA(x)=2t(表2
では6)であるからdA(x)>tであることが計測され
るので、ステップS3に進む。
ステップS3ではゼロ検知手段22によりA(x)の最高次
数の係数aが0であるか否かが検知される。A(x)が
初期値の場合には0でないのでステップS4に進みB
(x)の最高次数の係数bが0であるか否かがゼロ検知
手段23により検知される。初期値の場合はB(x)の最
高次数の係数dBは0でないのでステップS5に進む。
ステップS5においてはコンパレータ39によりdA(x)<
dB(x)であるか否かが計測される。初期値の場合には
dA(x),dB(x)は各々2t,2t−1(表2の場合には各
々6,5)であるのでステップS6でA(x),B(x)につ
いて交換が行われることなく、ステップS8に進みA
(x)が被除数,B(x)が除数として除算が行われ、そ
の結果A(x)=bA(x)−aB(x)(表2では,b=α
であり、適当に桁数を移動させて)が得られる。すな
わち、表2では、この式はA(x)=α×α15x10
α15×(α1x9+α10x8+α7x7+α2x6+α9x5+α1x4
+α15)×xである。この除算の結果A(x)の次数dA
(x)は1減少することになり、表2の場合では#1の
2段目に記載されているようにA(x)=α10x9+α7x
8+α2x7+α9x6+α1x5+α15となり、dA(x)=5と
なる。この場合、次数計測手段3はマルチプレクサ35に
より選択された次数dA(x)=2tをダウン・カウンタ37
により次数dA(x)を1だけ減少させてdA(x)=2t−
1とし、またパイプライン・レジスタ11に格納されてい
る多項式A(x)の係数を1桁ずつ桁移動させる。表2
の場合には3段目に記載されているように1桁移動させ
る。尚、B(x)については変化しない。
こうして得られた(A(x)=α10x9+α7x8+α2x7
α9x6+α1x5+α15x,B(x)=α1x9+α10x8+α7x7
+α2x6+α9x5+α1x4+α15は各々出力選択手段9,10
としてのマルチプレクサ19,20によリステップS2に帰還
される。
こうして、#2の段階においてはdA(x)=dB(x)=
5であるので、#1の場合と同様にA(x)を被除数と
し、B(x)は除数とし、a=α10,b=αとしてA
(x)=bA(x)−aB(x)を演算して除算を行うこと
になる。この結果表2では、A(x)=α×(α10x9
+α7x8+α2x7+α9x6+α1x5+α15x)−α10×(α1
x9+α10x8+α7x7+α2x6+α9x5+α1x4+α15)=
(α11+α11)X9+(α+α20)x8+(α+α17
x7+(α10+α12)x6+(α+α19)x5+α11x4+α
16x+α25が得られる。その際、ガロア体上では減算は
加算と同一視されることを考慮し、またα15=1,原始多
項式α+α+1=0を用いると、第1項は消え、第2
項はα+α20=α+α15+5=α+α=α(α
+α)=αとなる。以下同様に計算すると、A
(x)=α4x8+α6x7+α3x6+α10x5α11x4+α1x+
α10が得られ、B(x)は前と同様にB(x)=α1x9
+α10x8+α7x7+α2x6+α9x5+α1x4+α15のままで
ある。
このようにして#3に進み、以上の手順が繰り返される
ことになる。
もし、ステップS2において次数計測手段3のコンパレー
タ40により、dA(x)<tであると計測された場合には
ステップS9に進みA(x)=ω(x)xt+σ(x)がマ
ルチプレクサ26により選択されて出力され、目的とする
誤り位置多項式ω(x),σ(x)が得られる。
例えば表2においては#6で2段目に示すようにA
(x)の次数dA(x)=2はt=3よりも小さくなり除
算はここで終了し、最下段にω(x),σ(x)として
各々ω(x)=α2x2+α2x+α11,σ(x)=α7x3
α3x2+α9x+α10が得られる。
またステップS3においてゼロ検知手段13によりa=0と
検知された場合にはステップS11に進み次数計測手段5
のダウン・カウンタ37はA(x)の次数dA(x)から1
を減少させてdA(x)=dA(x)−1として直ちにステ
ップS2に進む。
さらに、ステップS4においてゼロ検知手段14がB(x)
の最高次数の係数bが0であることを検知した場合には
ステップS10に進み次数計測手段5のダウン・カウンタ3
8はB(x)の次数dB(x)から1減少させてdB(x)
=dB(x)−1として直ちにステップS2に進む。
尚、ステップS5においてdA(x)<dB(x)と計測され
た場合にはステップS7に進みA(x)とB(x)との除
数、被除数の役割及びdA(x),dB(x)を交換し、ス
テップS8に進み除算が行われる。表2においては#3及
び#5において交換がなされている。
こうして、本実施例ではゼロ検知手段を設けているた
め、最高次の係数が0であることを検知した場合には第
3図に示す流れ図においてステップS5以下の手順を行わ
ないので処理手順が簡単化され処理速度が向上すること
になる。特に誤りの訂正能力が向上するとその処理速度
の向上の程度は著しいことになる。
また、本実施例によればA(x),B(x)として剰余多
項式だけではなく商多項式をも1つの多項式としてω
(x),σ(x)を導出するようにしているため回路規
模がその分縮小されることになる。
尚、λ(x)とμ(x)とをA(x),B(x)の中に含
めて以上述べた動作に従って計算することもできるし、
別途回路を設けて計算してもλ(x)とμ(x)とにつ
いても同様に以上の方式を用いて導出することができ
る。
〔発明の効果〕
本発明では誤り位置多項式を導出する際に桁移動の可能
な係数格納手段を使用するとともに順次演算の結果得ら
れた多項式を順次帰還させることにより当該演算を繰り
返して互除演算を行うようにしているため大幅に回路規
模を縮小することができる。
【図面の簡単な説明】
第1図は本発明の原理ブロック図、第2図は実施例に係
るt重誤り訂正のω(x),σ(x)の導出回路図、第
3図は実施例に係るt重誤り訂正のω(x),σ(x)
の導出アルゴリズム、第4図は従来例に係るt重誤りの
訂正のω(x),σ(x)の1セル当りの導出回路図、
第5図は従来例に係るt重誤り訂正のω(x),σ
(x)の導出回路図、第6図は従来例に係る表2の3バ
イト誤り訂正のω(x),σ(x)の導出回路図、第7
図は従来例に係るt重誤り訂正のω(x),σ(x)の
導出アルゴリズム、第8図はガロア体GF(28)上のA
(x)×B(x)=Y(x)の積回路図である。 1,2……係数格納手段 3……係数計測手段 4,5……係数保持手段 6,7……積回路 8……和回路 9,10……出力選択手段

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】多項式A(x)及びB(x)についての係
    数データを項毎に桁移動可能に各々降べき順に格納する
    係数格納手段(1),(2)と、 多項式A(x)及びB(x)の次数dA(x),dB(x)
    を計測する次数計測手段(3)と、 当該係数格納手段(1),(2)が各々格納している前
    記係数データのうち最高次数項の係数データを各々保持
    する係数保持手段(4),(5)と、 係数格納手段(1),(2)に格納されている係数デー
    タと係数保持手段(4),(5)に保持されている係数
    データとについて順次各々積をとる積回路(6),
    (7)と、 積回路(6)と積回路(7)との出力結果同士を順次加
    算する和回路(8)と、 和回路(8)の出力結果と係数格納手段(1),(2)
    に格納されている係数データとのどちらか一方の選択を
    前記次数に基づいて行ない各々多項式A(x)またはB
    (x)として係数格納手段(1),(2)へ帰還させま
    たは出力させる出力選択手段(9),(10)とを少なく
    とも有することを特徴とする互除演算方式。
  2. 【請求項2】前記多項式A(x)またはB(x)の最高
    次数項の係数が0であるか否かを検知するゼロ検知手段
    と、 当該検知手段によって当該係数が0であることを検知し
    た場合には前記積回路(6),(7)に入力する前に係
    数格納手段(1),(2)に格納されている当該多項式
    の係数データを1桁分桁移動させる桁移動手段と、 積回路(6),(7)に入力する前に当該多項式の次数
    を1乗分削減させる次数削減手段とを設けたことを特徴
    とする特許請求の範囲第1項記載の互除演算方式。
  3. 【請求項3】t重誤り訂正符号を含む符号データから作
    成されるシンドローム多項式S(x)に基づいて復号処
    理をする際に、所定の2つの多項式A(x),B(x)と
    して各々x3t+1、S(x)xt+1+1を使用して誤り位置
    多項式を導出することを特徴とする特許請求の範囲第1
    項記載の互除演算方式。
JP61304560A 1986-12-19 1986-12-19 互除演算方式 Expired - Fee Related JPH077920B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61304560A JPH077920B2 (ja) 1986-12-19 1986-12-19 互除演算方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61304560A JPH077920B2 (ja) 1986-12-19 1986-12-19 互除演算方式

Publications (2)

Publication Number Publication Date
JPS63156430A JPS63156430A (ja) 1988-06-29
JPH077920B2 true JPH077920B2 (ja) 1995-01-30

Family

ID=17934462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61304560A Expired - Fee Related JPH077920B2 (ja) 1986-12-19 1986-12-19 互除演算方式

Country Status (1)

Country Link
JP (1) JPH077920B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2556495B2 (ja) * 1986-12-26 1996-11-20 キヤノン株式会社 符号処理装置
JP4333509B2 (ja) 2003-09-12 2009-09-16 ヤマハ株式会社 鍵構造体

Also Published As

Publication number Publication date
JPS63156430A (ja) 1988-06-29

Similar Documents

Publication Publication Date Title
EP1131893B1 (en) Forward error corrector
EP0114938B1 (en) On-the-fly multibyte error correction
EP0620654B1 (en) Circuit for performing the Euclidian algorithm in decoding of arithmetical codes
Sugiyama et al. An erasures-and-errors decoding algorithm for goppa codes (corresp.)
CN1095122C (zh) 差错定位多项式高速计算电路
EP1102406A2 (en) Apparatus and method for decoding digital data
JP3343857B2 (ja) 復号装置、演算装置およびこれらの方法
US5737343A (en) Circuit for localizing errors in Reed-Solomon decoders
JPH11136136A (ja) リードソロモン符号化装置及び方法
JP3614978B2 (ja) ガロア体の除算方法および除算装置
JPH077920B2 (ja) 互除演算方式
JP2605966B2 (ja) 誤り訂正回路
US6598201B1 (en) Error coding structure and method
JPH0750595A (ja) 復号化装置
JP2575506B2 (ja) チエンサーチ回路
JP3860023B2 (ja) 復号回路および復号方法
JP3230888B2 (ja) ユークリッド互除回路
US20070011592A1 (en) Decoder architecture for Reed Solomon codes
JP3280470B2 (ja) 誤り訂正回路
JPH08139612A (ja) リード・ソロモン誤り訂正符号復号化回路
JP2797570B2 (ja) ユークリッドの互除回路
JPS63156428A (ja) t重誤り訂正符号の符号化復号化回路
Arguëllo Binary GCD algorithm for computing error locator polynomials in Reed-Solomon decoding
JPH06152436A (ja) Bch符号の復号装置及び誤り位置多項式の算出方法
JPH0258432A (ja) ビット・シリアル型乗算器を用いた誤り位置多項式導出回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees