JPH0779210B2 - デジタル信号シンセサイザ及び校正信号発生器 - Google Patents
デジタル信号シンセサイザ及び校正信号発生器Info
- Publication number
- JPH0779210B2 JPH0779210B2 JP63247262A JP24726288A JPH0779210B2 JP H0779210 B2 JPH0779210 B2 JP H0779210B2 JP 63247262 A JP63247262 A JP 63247262A JP 24726288 A JP24726288 A JP 24726288A JP H0779210 B2 JPH0779210 B2 JP H0779210B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- analog
- digital
- synthesizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/02—Digital function generators
- G06F1/03—Digital function generators working, at least partly, by table look-up
- G06F1/0321—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C1/00—Amplitude modulation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Electrophonic Musical Instruments (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、デジタル信号シンセサイザ及び校正信号発生
器に関する。
器に関する。
［従来技術及び発明が解決しようとする課題］ デジタル信号シンセサイザは、サンプリングされたデジ
タル信号をクロック信号に応じてデジタル・アナログ変
換器（DAC）に送り、合成出力信号を発生する。第５図
は、合成する高周波信号Ｆ（ｗ）を周波数領域で示して
いる。第６図は、従来のデジタル信号シンセサイザのブ
ロック図を示している。信号Ｆ（ｗ）をサンプリングし
て得られたデジタル信号は、第６図のメモリ（50）に記
憶される。メモリ（50）の出力データは、クロック発生
器（52）からのパルス周期Ｔのクロック信号に応じて、
一定の速度でDAC（54）に送られる。この時、所謂エイ
リアシング歪を防止する為には、クロック信号の角周波
数W0は、次の式で決まる下限値を有する。
タル信号をクロック信号に応じてデジタル・アナログ変
換器（DAC）に送り、合成出力信号を発生する。第５図
は、合成する高周波信号Ｆ（ｗ）を周波数領域で示して
いる。第６図は、従来のデジタル信号シンセサイザのブ
ロック図を示している。信号Ｆ（ｗ）をサンプリングし
て得られたデジタル信号は、第６図のメモリ（50）に記
憶される。メモリ（50）の出力データは、クロック発生
器（52）からのパルス周期Ｔのクロック信号に応じて、
一定の速度でDAC（54）に送られる。この時、所謂エイ
リアシング歪を防止する為には、クロック信号の角周波
数W0は、次の式で決まる下限値を有する。
W0＝２π/T≧２（Wc＋Ｗ） （１） ここで、Ｗは帯域幅、Wcは信号Ｆ（ｗ）の角周波数を表
す。第７図は、DAC（54）の出力信号を周波数領域で表
している。一般に、所望の信号Ｆ（ｗ）の周囲には、周
波数領域でW0ラジアン毎に繰返し現れるスペクトル性分
が存在する。低域通過フィルタを使用して不要なスペク
トル成分を除去し、第５図の周波数領域表示と同様の所
望の出力信号を得る。ここに示した従来のデジタル信号
シンセサイザで、デジタル・アナログ変換後の信号再生
を正確に行う為には、信号の最大周波数の２倍以上の周
波数のクロック信号が必要である。このように、従来の
デジタル信号シンセサイザを用いて高周波信号を処理す
る場合には、クロック信号の周波数を非常に高くしなけ
ればならないので、デジタル回路は複雑化し、大容量の
メモリも必要になるという問題があった。
す。第７図は、DAC（54）の出力信号を周波数領域で表
している。一般に、所望の信号Ｆ（ｗ）の周囲には、周
波数領域でW0ラジアン毎に繰返し現れるスペクトル性分
が存在する。低域通過フィルタを使用して不要なスペク
トル成分を除去し、第５図の周波数領域表示と同様の所
望の出力信号を得る。ここに示した従来のデジタル信号
シンセサイザで、デジタル・アナログ変換後の信号再生
を正確に行う為には、信号の最大周波数の２倍以上の周
波数のクロック信号が必要である。このように、従来の
デジタル信号シンセサイザを用いて高周波信号を処理す
る場合には、クロック信号の周波数を非常に高くしなけ
ればならないので、デジタル回路は複雑化し、大容量の
メモリも必要になるという問題があった。
従って、本発明の目的は、クロック信号の周波数を高く
したり、回路を複雑にすることなく、高周波信号をデジ
タル的に合成し得るデジタル信号シンセサイザ及び校正
信号発生器を提供することである。
したり、回路を複雑にすることなく、高周波信号をデジ
タル的に合成し得るデジタル信号シンセサイザ及び校正
信号発生器を提供することである。
［課題を解決する為の手段及び作用］ 本発明によれば、低周波数のクロック信号を用いたデジ
タル信号シンセサイザ及び校正信号発生器を提供してい
る。合成されるデジタル信号はメモリに記憶されてい
る。このメモリからDACにデータを供給する際のクロッ
ク信号の周波数は、所望の信号の帯域幅の２倍以上で、
かつ所望の信号の周波数の２倍より低い。この所望の信
号の周波数を中心周波数に持つ帯域通過フィルタを用い
て所望の出力信号を得ることが出来る。従って、クロッ
ク信号の周波数を従来より低く設定して回路構成を簡単
に出来る。
タル信号シンセサイザ及び校正信号発生器を提供してい
る。合成されるデジタル信号はメモリに記憶されてい
る。このメモリからDACにデータを供給する際のクロッ
ク信号の周波数は、所望の信号の帯域幅の２倍以上で、
かつ所望の信号の周波数の２倍より低い。この所望の信
号の周波数を中心周波数に持つ帯域通過フィルタを用い
て所望の出力信号を得ることが出来る。従って、クロッ
ク信号の周波数を従来より低く設定して回路構成を簡単
に出来る。
［実施例］ 第１図は、本発明のデジタル信号シンセサイザ（10）を
示している。メモリ（12）は、所望の信号Ｆ（ｗ）を表
すデジタル・データを記憶している。クロック発生器
（16）からのクロック信号（角周波数W0、周期Ｔ）に応
じて、メモリ（12）からDAC（14）にデータが送られ
る。このクロック信号の角周波数W0は、所望の信号の帯
域幅Ｗの２倍以上に設定されている。即ち、 W0＝２π/T≧2W （２） 第２図に示すようなDAC（14）の出力信号が、帯域通過
フィルタ（18）に送られ、その結果、第５図のような所
望の信号が得られる。この帯域通過フィルタ（18）の中
心周波数は、所望の信号の周波数Wcに等しい。クロック
信号の周期Ｔは、繰り返し現れるスペクトル成分が互い
に重なることによるエイリアシング歪を防止するように
選択される。これは、上記（２）式を満たすようにクロ
ック信号の周期Ｔを選択することにより達成出来る。繰
り返し現れるスペクトル成分の１つの中心周波数が、所
望の信号の周波数Wcに一致するようにすべきである。こ
の為には、メモリ（12）内の信号データの中心周波数Wc
trを選択して、W0の倍数とWctrの和がWcに等しくなるよ
うにすれば良い。
示している。メモリ（12）は、所望の信号Ｆ（ｗ）を表
すデジタル・データを記憶している。クロック発生器
（16）からのクロック信号（角周波数W0、周期Ｔ）に応
じて、メモリ（12）からDAC（14）にデータが送られ
る。このクロック信号の角周波数W0は、所望の信号の帯
域幅Ｗの２倍以上に設定されている。即ち、 W0＝２π/T≧2W （２） 第２図に示すようなDAC（14）の出力信号が、帯域通過
フィルタ（18）に送られ、その結果、第５図のような所
望の信号が得られる。この帯域通過フィルタ（18）の中
心周波数は、所望の信号の周波数Wcに等しい。クロック
信号の周期Ｔは、繰り返し現れるスペクトル成分が互い
に重なることによるエイリアシング歪を防止するように
選択される。これは、上記（２）式を満たすようにクロ
ック信号の周期Ｔを選択することにより達成出来る。繰
り返し現れるスペクトル成分の１つの中心周波数が、所
望の信号の周波数Wcに一致するようにすべきである。こ
の為には、メモリ（12）内の信号データの中心周波数Wc
trを選択して、W0の倍数とWctrの和がWcに等しくなるよ
うにすれば良い。
上述のデジタル信号シンセサイザの１つの具体的な応用
例は、テレビジョンのオーディオ回路の試験に使用され
る4.5MHzの校正信号のデジタル合成の場合である。例え
ば、アメリカ合衆国のステレオ・テレビジョン方式（BT
SCシステム）に於けるオーディオ校正信号であるMTS信
号（Multi−channel Television Sound Signal）の搬送
波の周波数が4.5MHzである。第３図は、低周波数のオー
ディオ信号（ベースバンド信号）及び4.5MHzの変調搬送
波信号の合成に使用される校正信号発生器（20）を示し
ている。メモリ（22）は、実用的なMTS信号を表すデジ
タル信号を記憶しており、この信号は連続的にメモリ
（22）から反復して出力させることが出来る。このMTS
信号は4.5MHzの周波数の搬送波信号を例えば500KHzの周
波数のオーディオ信号（ベースバンド信号）で変調した
信号である。メモリ（22）内の波形データの長さが13,7
28個のサンプルから成っている場合、4MHzのクロック信
号を用いると、総てのMTS副搬送波信号の周波数を正確
に発生し、且つこの発生した信号を4MHz/13,728＝291.3
75Hzか、又はこの整数倍の周波数の正弦波によって、特
定の状態に変調することが出来る。２進アドレス・カウ
ンタ（24）の計数範囲の値を波形データの長さ（例え
ば、13,728）に等しくプログラムすることが出来、この
カウンタ（24）は、例えば4MHzのクロック周波数でメモ
リ（22）を繰り返しアドレスするのに使用される。メモ
リ（22）の出力はレジスタ（26）を介してDAC（28）に
入力される。レジスタ（26）を駆動するのは、クロック
信号CLKである。DAC（28）の差動出力SIG及び/SIGは、
サンプリング手段であるミキサ（30）で差動信号CHOP及
び/CHOPによって再びサンプリングされ、差動インパル
ス信号が発生する。その後、この差動インパルス信号は
低域通過フィルタ（LPF）（32）で処理され、差動増幅
器（34）によってシングル・エンドの正弦波信号に変換
される。差動増幅器（34）の出力は別のLPF（36）と帯
域通過フィルタ（BPF）（38）に入力し、LPF（36）から
ベースバンド信号が得られ、BPF（38）から変調搬送波
信号が得られる。ステート・マシン（40）は、発振器
（42）からの高周波のマスタクロック信号MCLKに応じ
て、校正回路（20）に必要なタイミング信号CLK、CHO
P、/CHOPを発生する。マスタクロック信号MCLKの周波数
は、クロック信号CLKの周波数の倍数（例えば、夫々16M
Hz及び4MHz）である。第４図は、ステート・マシン（4
0）からのタイミング信号の関係を示している。第４図
から判るように、DAC（28）の差動出力SIG及び/SIGは、
DAC（28）のホールド期間の最後の1/4の期間中にCHOP及
び/CHOP信号により再びサンプリングされる。これによ
り、DAC（28）の各出力パルスの最初の部分に生じるリ
ンギングに起因するエイリアシング歪を除去し得る。こ
のように、DAC（28）の出力の「切り取り（チョッピン
グ）」は、有効データ・ホールド期間を1/4に減少する
ことにより、高周波（4.5MHz）のエイリアス化イメージ
（エイリアシングにより生じる為スペクトル）のスペク
トル・エネルギを増加し、ベースバンド信号の高周波ス
ペクトルのロールオフ（波形のなまり）を低減する。上
述のデジタル信号シンセサイザを使用することにより、
この校正回路は、テレビジョンのオーディオ回路の試験
に必要な低周波数（０−200KHz）のオーディオ信号及び
4.5MHzの変調搬送波信号を発生し得る。この具体的な応
用例では、クロック信号の最高周波数は4MHzであり、こ
のクロック周波数は、第６図の従来のデジタル信号シン
セサイザの場合に必要な9MHz以上のクロック周波数より
十分に低くすることが出来る。
例は、テレビジョンのオーディオ回路の試験に使用され
る4.5MHzの校正信号のデジタル合成の場合である。例え
ば、アメリカ合衆国のステレオ・テレビジョン方式（BT
SCシステム）に於けるオーディオ校正信号であるMTS信
号（Multi−channel Television Sound Signal）の搬送
波の周波数が4.5MHzである。第３図は、低周波数のオー
ディオ信号（ベースバンド信号）及び4.5MHzの変調搬送
波信号の合成に使用される校正信号発生器（20）を示し
ている。メモリ（22）は、実用的なMTS信号を表すデジ
タル信号を記憶しており、この信号は連続的にメモリ
（22）から反復して出力させることが出来る。このMTS
信号は4.5MHzの周波数の搬送波信号を例えば500KHzの周
波数のオーディオ信号（ベースバンド信号）で変調した
信号である。メモリ（22）内の波形データの長さが13,7
28個のサンプルから成っている場合、4MHzのクロック信
号を用いると、総てのMTS副搬送波信号の周波数を正確
に発生し、且つこの発生した信号を4MHz/13,728＝291.3
75Hzか、又はこの整数倍の周波数の正弦波によって、特
定の状態に変調することが出来る。２進アドレス・カウ
ンタ（24）の計数範囲の値を波形データの長さ（例え
ば、13,728）に等しくプログラムすることが出来、この
カウンタ（24）は、例えば4MHzのクロック周波数でメモ
リ（22）を繰り返しアドレスするのに使用される。メモ
リ（22）の出力はレジスタ（26）を介してDAC（28）に
入力される。レジスタ（26）を駆動するのは、クロック
信号CLKである。DAC（28）の差動出力SIG及び/SIGは、
サンプリング手段であるミキサ（30）で差動信号CHOP及
び/CHOPによって再びサンプリングされ、差動インパル
ス信号が発生する。その後、この差動インパルス信号は
低域通過フィルタ（LPF）（32）で処理され、差動増幅
器（34）によってシングル・エンドの正弦波信号に変換
される。差動増幅器（34）の出力は別のLPF（36）と帯
域通過フィルタ（BPF）（38）に入力し、LPF（36）から
ベースバンド信号が得られ、BPF（38）から変調搬送波
信号が得られる。ステート・マシン（40）は、発振器
（42）からの高周波のマスタクロック信号MCLKに応じ
て、校正回路（20）に必要なタイミング信号CLK、CHO
P、/CHOPを発生する。マスタクロック信号MCLKの周波数
は、クロック信号CLKの周波数の倍数（例えば、夫々16M
Hz及び4MHz）である。第４図は、ステート・マシン（4
0）からのタイミング信号の関係を示している。第４図
から判るように、DAC（28）の差動出力SIG及び/SIGは、
DAC（28）のホールド期間の最後の1/4の期間中にCHOP及
び/CHOP信号により再びサンプリングされる。これによ
り、DAC（28）の各出力パルスの最初の部分に生じるリ
ンギングに起因するエイリアシング歪を除去し得る。こ
のように、DAC（28）の出力の「切り取り（チョッピン
グ）」は、有効データ・ホールド期間を1/4に減少する
ことにより、高周波（4.5MHz）のエイリアス化イメージ
（エイリアシングにより生じる為スペクトル）のスペク
トル・エネルギを増加し、ベースバンド信号の高周波ス
ペクトルのロールオフ（波形のなまり）を低減する。上
述のデジタル信号シンセサイザを使用することにより、
この校正回路は、テレビジョンのオーディオ回路の試験
に必要な低周波数（０−200KHz）のオーディオ信号及び
4.5MHzの変調搬送波信号を発生し得る。この具体的な応
用例では、クロック信号の最高周波数は4MHzであり、こ
のクロック周波数は、第６図の従来のデジタル信号シン
セサイザの場合に必要な9MHz以上のクロック周波数より
十分に低くすることが出来る。
従って、本発明によれば、帯域通過フィルタを用いるこ
とにより、従来より低周波数のクロック信号で動作し、
所望の合成信号が得られるデジタル信号シンセサイザを
提供出来る。
とにより、従来より低周波数のクロック信号で動作し、
所望の合成信号が得られるデジタル信号シンセサイザを
提供出来る。
以上本発明の好適実施例について説明したが、本発明は
ここに説明した実施例のみに限定されるものではなく、
本発明の要旨を逸脱する事なく必要に応じて種々の変形
及び変更を実施し得る事は当業者には明らかである。
ここに説明した実施例のみに限定されるものではなく、
本発明の要旨を逸脱する事なく必要に応じて種々の変形
及び変更を実施し得る事は当業者には明らかである。
［発明の効果］ 本発明によれば、所望の出力信号の周波数を中心周波数
とする帯域通過フィルタ処理をすることによりエイリア
シング歪の発生を防止出来るので、所望の出力信号の周
波数帯域幅の２倍以上のクロック周波数でデジタル・ア
ナログ変換をすれば良く、従来のように、所望の出力信
号の周波数の２倍以上の周波数のクロック周波数を使用
する必要がなくなり、クロック周波数を従来よりも大幅
に低減することが可能となるので、回路構成の簡単なデ
ジタル信号シンセサイザ及び校正信号発生器を提供出来
る。
とする帯域通過フィルタ処理をすることによりエイリア
シング歪の発生を防止出来るので、所望の出力信号の周
波数帯域幅の２倍以上のクロック周波数でデジタル・ア
ナログ変換をすれば良く、従来のように、所望の出力信
号の周波数の２倍以上の周波数のクロック周波数を使用
する必要がなくなり、クロック周波数を従来よりも大幅
に低減することが可能となるので、回路構成の簡単なデ
ジタル信号シンセサイザ及び校正信号発生器を提供出来
る。
第１図は、本発明のデジタル信号シンセサイザの１実施
例のブロック図、第２図は、第１図のデジタル・アナロ
グ変換器の出力信号の周波数領域表示の図、第３図は、
本発明を具体的に応用した校正信号発生器のブロック
図、第４図は、第３図の回路の主要波形図、第５図は、
合成される信号の周波数領域表示図、第６図は、従来の
デジタル信号シンセサイザのブロック図、第７図は、第
６図のデジタル・アナログ変換器の出力信号の周波数領
域表示図である。 （12）は記憶手段（メモリ）、（14）はデジタル・アナ
ログ変換手段、（18）は帯域通過フィルタ手段、（22）
は記憶手段（メモリ）、（28）はデジタル・アナログ変
換手段、（30）はサンプリング手段（ミキサ）、（3
2），（34）は変換手段、（36），（38）はフィルタ手
段である。
例のブロック図、第２図は、第１図のデジタル・アナロ
グ変換器の出力信号の周波数領域表示の図、第３図は、
本発明を具体的に応用した校正信号発生器のブロック
図、第４図は、第３図の回路の主要波形図、第５図は、
合成される信号の周波数領域表示図、第６図は、従来の
デジタル信号シンセサイザのブロック図、第７図は、第
６図のデジタル・アナログ変換器の出力信号の周波数領
域表示図である。 （12）は記憶手段（メモリ）、（14）はデジタル・アナ
ログ変換手段、（18）は帯域通過フィルタ手段、（22）
は記憶手段（メモリ）、（28）はデジタル・アナログ変
換手段、（30）はサンプリング手段（ミキサ）、（3
2），（34）は変換手段、（36），（38）はフィルタ手
段である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−113505（ＪＰ，Ａ) 特開 昭61−175972（ＪＰ，Ａ) 実公 昭61−3163（ＪＰ，Ｙ２)
Claims (2)
- 【請求項１】アナログ信号を表すデジタル信号から予め
定めた周波数及び帯域幅を有する所望のアナログ出力信
号を発生するデジタル信号シンセサイザにおいて、 上記デジタル信号を記憶する記憶手段と、 上記所望のアナログ出力信号の帯域幅の２倍以上で、か
つ上記所望のアナログ出力信号の周波数の２倍よりも低
い周波数で上記記憶手段からのデジタル信号をアナログ
信号に変換するデジタル・アナログ変換手段と、 該デジタル・アナログ変換手段からのアナログ信号を、
上記予め定めた周波数を中心周波数として帯域フィルタ
処理し、上記所望のアナログ出力信号を得る帯域通過フ
ィルタ手段とを具えることを特徴とするデジタル信号シ
ンセサイザ。 - 【請求項２】高周波搬送波信号をベースバンド信号で変
調した変調信号を表すデジタル信号を記憶する記憶手段
と、 上記変調信号の周波数帯域幅の２倍以上で、且つ上記高
周波搬送波信号の周波数の２倍よりも低い周波数で、上
記記憶手段からのデジタル信号をアナログ信号に変換す
るデジタル・アナログ変換手段と、 該デジタル・アナログ変換手段からのアナログ信号をサ
ンプリングしてアナログ・インパルス信号を発生するサ
ンプリング手段と、 該サンプリング手段からのアナログ・インパルス信号を
アナログ正弦波状信号に変換する変換手段と、 上記アナログ正弦波状信号から変調高周波搬送波信号及
びベースバンド信号を分離出力するフィルタ手段とを具
えることを特徴とする校正信号発生器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/103,997 US4823090A (en) | 1987-10-02 | 1987-10-02 | Digital signal synthesis using low frequency sampling clock |
| US103997 | 1987-10-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01159696A JPH01159696A (ja) | 1989-06-22 |
| JPH0779210B2 true JPH0779210B2 (ja) | 1995-08-23 |
Family
ID=22298146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63247262A Expired - Lifetime JPH0779210B2 (ja) | 1987-10-02 | 1988-09-30 | デジタル信号シンセサイザ及び校正信号発生器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4823090A (ja) |
| JP (1) | JPH0779210B2 (ja) |
| GB (1) | GB2210740B (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2229334A (en) * | 1989-03-17 | 1990-09-19 | Philips Electronic Associated | Pulse generators |
| GB2233847A (en) * | 1989-07-10 | 1991-01-16 | Plessey Co Plc | Direct frequency synthesizer |
| US5121348A (en) * | 1989-08-31 | 1992-06-09 | The United States Of America As Represented By The Secretary Of The Navy | Broad-band programmable harmonics generator |
| US5422584A (en) * | 1992-09-30 | 1995-06-06 | The United States Of America As Represented By The Secretary Of The Navy | Variable phase sine wave generator for active phased arrays |
| US5610825A (en) * | 1994-11-08 | 1997-03-11 | Johnson; William J. | Method and apparatus for the display of digitized analog signal loss |
| US5699420A (en) * | 1994-12-23 | 1997-12-16 | Lucent Technologies Inc. | Bell sound synthesizer |
| KR100356749B1 (ko) * | 1999-07-20 | 2002-10-19 | 주식회사 삼주기계 | 차동유성기어 감속구조를 이용한 권상기 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3772681A (en) * | 1970-10-14 | 1973-11-13 | Post Office | Frequency synthesiser |
| US3952189A (en) * | 1975-02-27 | 1976-04-20 | Bell Telephone Laboratories, Incorporated | Complex analog waveform generator |
| GB2116795A (en) * | 1982-03-02 | 1983-09-28 | Racal Mesl Microwave | Electrical signal generation |
| US4556869A (en) * | 1983-06-08 | 1985-12-03 | At&T Bell Laboratories | Multi-function data signal processing method and apparatus |
| FR2551279B1 (fr) * | 1983-08-24 | 1988-10-14 | Texas Instruments France | Generateur d'onde sinusoidale, dont la frequence est asservie a un signal binaire, notamment pour modem |
| JPS60113505A (ja) * | 1983-11-24 | 1985-06-20 | Sony Corp | 周波数シンセサイザ |
| JPS613163U (ja) * | 1984-06-13 | 1986-01-10 | ダイハツ工業株式会社 | パ−キングブレ−キ操作ケ−ブルの配索構造 |
| JPS61175972A (ja) * | 1985-01-29 | 1986-08-07 | Arupain Kk | デジタルオ−デイオ装置 |
-
1987
- 1987-10-02 US US07/103,997 patent/US4823090A/en not_active Expired - Lifetime
-
1988
- 1988-09-22 GB GB8822329A patent/GB2210740B/en not_active Expired - Lifetime
- 1988-09-30 JP JP63247262A patent/JPH0779210B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| GB8822329D0 (en) | 1988-10-26 |
| GB2210740A (en) | 1989-06-14 |
| JPH01159696A (ja) | 1989-06-22 |
| GB2210740B (en) | 1991-10-23 |
| US4823090A (en) | 1989-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5598440A (en) | DDS driven DDS synthesizer for generating sinewave waveforms with reduced spurious signal levels | |
| JPH1051309A (ja) | デジタル／アナログ変換システム及び方法 | |
| JP2581047B2 (ja) | 楽音信号発生方法 | |
| JPH01261909A (ja) | Ｐｃｍにおけるアナログ信号合成装置 | |
| JPH0779210B2 (ja) | デジタル信号シンセサイザ及び校正信号発生器 | |
| JP3646598B2 (ja) | デジタルｆｍステレオ復調器 | |
| US5047705A (en) | Digital amplitude modulation apparatus | |
| US20040196168A1 (en) | DAC/ADC system | |
| JP3312538B2 (ja) | 音響信号処理装置 | |
| JPS6387808A (ja) | チヤ−プ信号発生回路 | |
| JP2605680B2 (ja) | 音声ノイズ発生回路 | |
| JP3292553B2 (ja) | デジタル移相器 | |
| JPS63245058A (ja) | 信号音発生装置 | |
| JP2009284074A (ja) | チャープ信号発生装置 | |
| JPH01152893A (ja) | Ｓｅｃａｍ方式での色信号をデジタル処理で作成する方法 | |
| JPH06209296A (ja) | 音声デジタルサンプリングレート変換システム | |
| JPH10191372A (ja) | カラー映像信号合成装置の副搬送波生成回路 | |
| JPH08162850A (ja) | 周波数合成回路 | |
| JP3312539B2 (ja) | 音響信号処理装置 | |
| JPS5863226A (ja) | Ｄ−ａ変換器における出力波形の整形処理方式 | |
| US20060285615A1 (en) | Sinusoidal carrier synthesis apparatus and method | |
| JPH0457472A (ja) | 画像処理装置 | |
| JPH0360223A (ja) | デジタル・アナログ変換器 | |
| KR100201289B1 (ko) | 톤발생회로 | |
| JP3026382B2 (ja) | Ｄｔｍｆ信号生成回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080823 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080823 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090823 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090823 Year of fee payment: 14 |