JPS5863226A - Ｄ−ａ変換器における出力波形の整形処理方式 - Google Patents
Ｄ−ａ変換器における出力波形の整形処理方式Info
- Publication number
- JPS5863226A JPS5863226A JP16201081A JP16201081A JPS5863226A JP S5863226 A JPS5863226 A JP S5863226A JP 16201081 A JP16201081 A JP 16201081A JP 16201081 A JP16201081 A JP 16201081A JP S5863226 A JPS5863226 A JP S5863226A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- square wave
- signal
- output
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
- H03M1/0863—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of switching transients, e.g. glitches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ディジタルメモリスコープなどに用いられる
ディジタル−アナログ変換器（以下、Ｄ−Ａ変換器に略
す）においてその出力波形を整形する際に適した整形処
理方式に関するものである。
ディジタル−アナログ変換器（以下、Ｄ−Ａ変換器に略
す）においてその出力波形を整形する際に適した整形処
理方式に関するものである。
従来、Ｄ−Ａ変換器の出力波形の整形処理は低域通過フ
ィルタを用いて行なわれている。しかし、各種のアナロ
グ波形をディジタル化したデータ倉入力信号として与え
て元のアナログ信号を取り出す場合、Ｄ−Ａ変換器の出
力波形は元のアナログ信号の他に階段状のノイズ成分が
重畳されている・。
ィルタを用いて行なわれている。しかし、各種のアナロ
グ波形をディジタル化したデータ倉入力信号として与え
て元のアナログ信号を取り出す場合、Ｄ−Ａ変換器の出
力波形は元のアナログ信号の他に階段状のノイズ成分が
重畳されている・。
その専め、このノイズ成分を従来のように低域通過フィ
ルタにて除去すると、元のアナログ信号に波形歪を生じ
て再現性が損なわれたり、また、低域通過ゲルタの回路
構成が複雑になったりするという欠点があった。これは
、特に元のアナログ信号と階段状ノイズの周波数成分が
近い場合に著しくなっていた。
ルタにて除去すると、元のアナログ信号に波形歪を生じ
て再現性が損なわれたり、また、低域通過ゲルタの回路
構成が複雑になったりするという欠点があった。これは
、特に元のアナログ信号と階段状ノイズの周波数成分が
近い場合に著しくなっていた。
本発明は、このような従来の欠点を解決するため、Ｄ−
Ａ変換器のアナログ出力に対し、その出力に重畳される
階段状のノイズ成分と逆相の方−波信号を加えることに
より、このノイズ成分を相殺して除去することのできる
Ｄ−Ａ変換器における出力波形の整形処理方式を提供す
ることを目的としている。
Ａ変換器のアナログ出力に対し、その出力に重畳される
階段状のノイズ成分と逆相の方−波信号を加えることに
より、このノイズ成分を相殺して除去することのできる
Ｄ−Ａ変換器における出力波形の整形処理方式を提供す
ることを目的としている。
このような目的を達成するために１本発明は、Ｄ−Ａ変
換器に同期してそのアナログ出力に重畳される階段状の
ノイズ成分と逆相の方形波信号を発生する方形波発生器
を設け、この方形波信号と前記アナログ出力とを加算す
ることにより、その加算出力を低域通過フィルタを通し
て取り出すようにしたものである。
換器に同期してそのアナログ出力に重畳される階段状の
ノイズ成分と逆相の方形波信号を発生する方形波発生器
を設け、この方形波信号と前記アナログ出力とを加算す
ることにより、その加算出力を低域通過フィルタを通し
て取り出すようにしたものである。
以下、本発明を図面につき説明する。
図は本発明の一実施例を示す原理的なブロック図である
。同図において、１はディジタル入力信号Ｄ１をアナロ
グ信号に変換するＤ−Ａ変換器であり、この変換器１は
その変換の起動を図示しない制御回路から送出される同
期信号ｓｙによって行なうものとなっている。２は前記
Ｄ−Ａ変換器１のアナログ出力に重畳される階段状のノ
イズ成分と逆相の方形波信号を発生する方形波発生器で
あり、この方形波発生器２は、前記同期信号８ｙによっ
てＤ−Ａ変換器１の起動と同期して起動することにより
、Ｄ−Ａ変換器１の最小ビット量（ＩＬＳＢ）の振幅と
その変換時間の周期と等しくかつ前記階段状のノイズ成
分と逆相の方形波信号を発生するように構成されている
。また、ろは加算器、＋は低域通過フィルタである。
。同図において、１はディジタル入力信号Ｄ１をアナロ
グ信号に変換するＤ−Ａ変換器であり、この変換器１は
その変換の起動を図示しない制御回路から送出される同
期信号ｓｙによって行なうものとなっている。２は前記
Ｄ−Ａ変換器１のアナログ出力に重畳される階段状のノ
イズ成分と逆相の方形波信号を発生する方形波発生器で
あり、この方形波発生器２は、前記同期信号８ｙによっ
てＤ−Ａ変換器１の起動と同期して起動することにより
、Ｄ−Ａ変換器１の最小ビット量（ＩＬＳＢ）の振幅と
その変換時間の周期と等しくかつ前記階段状のノイズ成
分と逆相の方形波信号を発生するように構成されている
。また、ろは加算器、＋は低域通過フィルタである。
次に上記実施例の動作を説明する。Ｄ−Ａ変換器１およ
び方形波発生器２が同期信号ｓｙによって起動されると
、とのＤ−Ａ変換器１はディジタル入力信号Ｄ１をアナ
ログ信号に変換するとともに、方形波発生器２は前記Ｄ
−Ａ変換器１と同期して方形波信号を発生する。これに
より、加算器３にはＤ−Ａ変換器１のアナログ出力と方
形波発生器２から発生される方形波信号が入力され、こ
の加算器３はこれら２つの信号を加算する。このとき、
方形波発生器２の方形波信号はＤ−Ａ変換器１のアナロ
グ出力に重畳される階段状のノイズ成分に対して振幅お
よび周期が等しくかつ位相が逆相となっているため、こ
の方形波信号とＤ−Ａ変換器１のアナログ出力が加算さ
れることにより、前記階段状のノイズ成分が相殺される
。その結果、加算器３からは階段状のノイズ成分が除去
されたアナログ出力１１ が加算出力として得られる。そして、このアナログ出力
にはＤ−Ａ変換器１の変換時間や方形波発生器２から発
生される方形波信号の位相変化などに伴う高周波のノイ
ズ成分が含まれるため、この出力を低域通過フ・イルタ
４を通して取り出すことにより、このフィルタ４にて出
力波形を歪ませることなく、高周波のノイズ成分を除去
できる。しだがって、前記フィルタ４からは再現性のよ
いアナログ信号Ａｏを取り出すことができる。
び方形波発生器２が同期信号ｓｙによって起動されると
、とのＤ−Ａ変換器１はディジタル入力信号Ｄ１をアナ
ログ信号に変換するとともに、方形波発生器２は前記Ｄ
−Ａ変換器１と同期して方形波信号を発生する。これに
より、加算器３にはＤ−Ａ変換器１のアナログ出力と方
形波発生器２から発生される方形波信号が入力され、こ
の加算器３はこれら２つの信号を加算する。このとき、
方形波発生器２の方形波信号はＤ−Ａ変換器１のアナロ
グ出力に重畳される階段状のノイズ成分に対して振幅お
よび周期が等しくかつ位相が逆相となっているため、こ
の方形波信号とＤ−Ａ変換器１のアナログ出力が加算さ
れることにより、前記階段状のノイズ成分が相殺される
。その結果、加算器３からは階段状のノイズ成分が除去
されたアナログ出力１１ が加算出力として得られる。そして、このアナログ出力
にはＤ−Ａ変換器１の変換時間や方形波発生器２から発
生される方形波信号の位相変化などに伴う高周波のノイ
ズ成分が含まれるため、この出力を低域通過フ・イルタ
４を通して取り出すことにより、このフィルタ４にて出
力波形を歪ませることなく、高周波のノイズ成分を除去
できる。しだがって、前記フィルタ４からは再現性のよ
いアナログ信号Ａｏを取り出すことができる。
以上説明したように本発明によれば、Ｄ−Ａ変換器のア
ナログ出力に対してその出力に重畳される階段状のノイ
ズ信号と逆相の方形波信号を加えることにより、このノ
イズ信号を除去できるとと吃に、従来のものに比べて低
域通過フィルタを簡素化でき、しかも波形歪の少ないア
ナログ信号を得ることができる効果がある。
ナログ出力に対してその出力に重畳される階段状のノイ
ズ信号と逆相の方形波信号を加えることにより、このノ
イズ信号を除去できるとと吃に、従来のものに比べて低
域通過フィルタを簡素化でき、しかも波形歪の少ないア
ナログ信号を得ることができる効果がある。
図は本発明の一実施例を示す原理的なブロック図である
。 １・・・・Ｄ−Ａ変換器、２・・・・方形波発生器、３
・・・・加算器、４・・・・低域通過フィルタ。
。 １・・・・Ｄ−Ａ変換器、２・・・・方形波発生器、３
・・・・加算器、４・・・・低域通過フィルタ。
Claims (1)
- ディジタル入力信号をアナログ信号に変換するＤ−Ａ変
換器と、前記Ｄ−Ａ変換器に同期してそのアナログ出力
に重畳される階段状のノイズ成分と逆相の方形波信号を
発生する方形波発生器と、前記アナログ出力と前記方形
波発生器から発生される方形波信号を加算する加算器と
、前記加算器の出力に含まれる高周波成分を除去する低
域通過フィルタとを具備したことを特徴とするＤ−Ａ変
換器における出力波形の整形処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16201081A JPS5863226A (ja) | 1981-10-13 | 1981-10-13 | Ｄ−ａ変換器における出力波形の整形処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16201081A JPS5863226A (ja) | 1981-10-13 | 1981-10-13 | Ｄ−ａ変換器における出力波形の整形処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5863226A true JPS5863226A (ja) | 1983-04-15 |
Family
ID=15746326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16201081A Pending JPS5863226A (ja) | 1981-10-13 | 1981-10-13 | Ｄ−ａ変換器における出力波形の整形処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5863226A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4733120A (en) * | 1986-06-27 | 1988-03-22 | Tamagawa Seiki Kabushiki Kaisha | Flat type stepping motor |
| JPH02128522A (ja) * | 1988-11-09 | 1990-05-16 | Nakamichi Corp | デグリッチ回路 |
-
1981
- 1981-10-13 JP JP16201081A patent/JPS5863226A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4733120A (en) * | 1986-06-27 | 1988-03-22 | Tamagawa Seiki Kabushiki Kaisha | Flat type stepping motor |
| JPH02128522A (ja) * | 1988-11-09 | 1990-05-16 | Nakamichi Corp | デグリッチ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950701470A (ko) | 광대역 주파수 신호의 디지탈화 방법 및 장치(method and apparatus for digitizing a wide frequency bandwidth siginal) | |
| US4700173A (en) | Analog to digital conversion method and system with the introduction and later removal of dither | |
| JP2581047B2 (ja) | 楽音信号発生方法 | |
| JPH02214224A (ja) | ディジタル・アナログ変換器 | |
| JP3044739B2 (ja) | デジタル信号のサンプリング周波数の変換方法 | |
| JPS5863226A (ja) | Ｄ−ａ変換器における出力波形の整形処理方式 | |
| JPH0923127A (ja) | 可聴音声信号の高域補償装置および方法 | |
| US4686509A (en) | Digital to analog conversion method and system with the introduction and later removal of dither | |
| JPH0779210B2 (ja) | デジタル信号シンセサイザ及び校正信号発生器 | |
| US5047705A (en) | Digital amplitude modulation apparatus | |
| JPH01227740A (ja) | 心電図信号用電源周波数ノイズ除去方式 | |
| DE3373768D1 (en) | Analog to digital converting system for a video signal | |
| JP3102024B2 (ja) | Ｄ／ａ変換方法 | |
| KR850007348A (ko) | 색신호 처리장치 | |
| JPH01152893A (ja) | Ｓｅｃａｍ方式での色信号をデジタル処理で作成する方法 | |
| JPH05276035A (ja) | デジタル／アナログ変換器 | |
| JP3193499B2 (ja) | 信号処理装置 | |
| JPH0237818A (ja) | 信号発生回路 | |
| JP3097324B2 (ja) | デジタル音響データ出力装置 | |
| JPH06350401A (ja) | ディジタルフィルタ | |
| JPH04178696A (ja) | 折返しノイズ除去装置 | |
| JPS62239198A (ja) | 音声再生回路 | |
| JPH04230170A (ja) | デジタル処理装置 | |
| JPH06209296A (ja) | 音声デジタルサンプリングレート変換システム | |
| JPH01274514A (ja) | Ｄ／ａ変換装置 |