JPH077933A

JPH077933A - デューティサイクル制限式帰還型モード切換電源装置

Info

Publication number: JPH077933A
Application number: JP6061755A
Authority: JP
Inventors: Bruce W Shutts; ウエインシャッツブルース
Original assignee: Thomson Consumer Electronics Inc
Current assignee: Technicolor USA Inc
Priority date: 1993-03-31
Filing date: 1994-03-30
Publication date: 1995-01-10
Anticipated expiration: 2018-07-22
Also published as: KR100326618B1; CN1100868A; EP0618665B1; US5453921A; DE69420887D1; EP0618665A3; EP0618665A2; JP3428722B2; ES2136134T3; DE69420887T2; SG95573A1; CN1037802C; KR940022992A

Abstract

(57)【要約】【目的】本発明は、過大なデューティサイクルの動作
に起因するチョッパの過電圧印加状態を防止し得る電源
装置の提供を目的とする。【構成】本発明のモード切換電源装置は、感知信号を
受ける入力と、パルス変調された信号を出力する出力と
を有する変調器（Ｕ４１５０）を含む。出力スイッチ
（Ｑ４１００）は、変調器に接続され、パルス変調され
た信号に従って切換えられる。電圧発生器（Ｄ２、ＷＳ
２、Ｃ５）は、スイッチの動作に応じて電源を発生させ
る。変調器出力と変調器入力との間に接続された帰還回
路（ＦＢＳ）は、パルス変調された信号のデューティサ
イクルを制限する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、モード切換電源装置に
関する。

【０００２】

【従来の技術】モード切換電源装置を使用し、実行モー
ドと待機（ｓｔａｎｄｂｙ）モードを有するテレビ受像
機において、無調節のＤＣ電圧は、主電源に接続された
ブリッジ整流器から取り出される。無調節のＤＣ電圧
は、シャーシのコールドグランド側からホットグランド
側を絶縁する電源変圧器の１次巻線に供給される。ＳＧ
Ｓトムソンマイクロエレクトロニクス社製のＴＥＡ２２
６０又はＴＥＡ２２６１のような待機レギュレータは、
ホット側に配置され、パルス幅と振幅が可変である電流
パルスを１次巻線に印加するチョッパトランジスタのよ
うな切換手段を制御する。調節された電圧は、電源変圧
器の２次巻線に発生させられる。待機レギュレータは、
テレビ受像機が最初に主電源に接続されるとき、無調節
のＢ＋電圧より給電され、次いで、装置が実行モードに
切換えられるまで待機動作モードの調節動作を実行し、
その後、待機レギュレータはホットグランド側に配置さ
れている実行レギュレータにより制御される。

【０００３】待機モード負荷と、水平偏向回路のような
実行モード負荷とを含む待機レギュレータ以外の負荷
は、電源変圧器の２次巻線に接続されている。実行モー
ド負荷は、待機モードにおいて動作していない。実行モ
ード負荷は、調節された電圧に接続されても構わない
が、遠隔制御に応じるマイクロプロセッサのような制御
器の信号によって待機モードにおいてスイッチを切断さ
れてもよい。或いは、実行モード負荷は水平フライバッ
ク変圧器の２次巻線に接続されていても良く、又、実行
モード負荷は、フライバック変圧器は調節されたＢ＋電
圧に接続されているが、フライバック変圧器の２次巻線
の電圧は水平方向の走査が行なわれないときには発生さ
れないので、待機モードにおいて電源を供給されない。

【０００４】待機レギュレータは、安定した周波数で動
作し、又、チョッパトランジスタに印加された電圧パル
スのパルス幅或いはデューティサイクルを調整して電源
変圧器の２次巻線上の電圧を調節するパルス幅変調器を
有する。待機モードにおける待機レギュレータは、局部
発振周波数において自走し、２次巻線のホットグランド
の電圧を感知して電源変圧器を調節する。感知された電
圧は、電圧基準に接続されている第２の入力を有する誤
差増幅器の入力に結合されている。Ｂ＋走査電源電圧の
調節は、すべての２次巻線上の電圧が共に上昇又は下降
するので、間接的に行なわれる。

【０００５】実行モードにおける待機レギュレータは、
コールドグランド側の実行レギュレータのスレーブにな
る。実行レギュレータは、例えば、ＳＧＳトムソンマイ
クロエレクトロニクス社製のＴＥＡ５１７０でも良い。
待機レギュレータは、チョッパトランジスタのスイッチ
を２次側に調節された電圧を発生する電源変圧器の１次
巻線につなぎ続けるが、実行モードの待機レギュレータ
は、実行レギュレータによって発生されるパルス幅変調
信号により駆動される。実行レギュレータは、例えば、
水平フライバックパルスにより水平偏向に同期させられ
ている。水平偏向回路用の調節されたＢ＋電圧は、待機
レギュレータに再び結合されるパルス幅変調信号を発生
する実行レギュレータの誤差増幅器に帰還されて基準と
比較される。実行レギュレータのパルス出力は、待機レ
ギュレータのパルス幅変調回路の出力の替わりに実行モ
ードにおいて利用される。

【０００６】制御中のレギュレータのいずれかへの帰還
が適当な基準レベルと異なる場合、そのレギュレータの
パルス幅変調回路は、電源変圧器に亘る電源を変化さ
せ、その出力電圧を調節するよう、出力パルスのパルス
幅又はデューティサイクルを変化させる。チョッパトラ
ンジスタと電源変圧器に過大な電流が発生するのを避け
るために、多数の安全機能が実行レギュレータ、待機レ
ギュレータ、及び、実行モードと待機モードとを切換え
る制御器に組み込まれている。

【０００７】電流感知抵抗器はチョッパに直列に接続さ
れている。この抵抗器は、チョッパと１次巻線の電流レ
ベルを表わす電圧を待機レギュレータ用停止回路に与え
る。ＴＥＡ２２６０／６１用停止回路は２つの閾値レベ
ルを有する。電流が低い方の閾値を超える場合、パルス
幅の変調された出力のオン−パルスは直ちに打ち切られ
るが、次の動作周期において再び発生させられる。電流
が高い方の閾値を超える場合、待機レギュレータは停止
し、例えば、主電源のプラグを引き抜くことによってＶ
ＣＣが取り除かれるまで再始動しない。

【０００８】待機及び実行レギュレータの各々は、他の
保護性能と、ＶＣＣ電源電圧が内部で定められている基
準レベルよりも高く、或いは、低くなる場合、その動作
を不能にさせるよう配置されている感知回路とを含む。
各レギュレータは、帰還ループが所定の限界値を超える
出力デューティサイクルの駆動を図るとき、所定のデュ
ーティサイクル出力を替わりに利用して、その出力の最
大デューティサイクルを制限する回路も有する。

【０００９】これら及び他の保護性能は、一般に、始動
のときと、待機から実行に切換わるときと、パルス幅変
調器が、チョッパに損傷を加える可能性を伴いながら、
その基準まで出力電圧を上げるためパルス出力のデュー
ティサイクルを特に増加させようとするときとに生ずる
負荷の増大に対処する。しかし、特に実行モード中のあ
る条件においては、負荷の変化によって、デューティサ
イクルがチョッパトランジスタに過剰な電圧が印加され
る点まで急激に変化させられる可能性が残っている。

【００１０】例えば、ＴＥＡ５１７０実行モードレギュ
レータの最大デューティサイクルは、公称７８％であ
る。通常のデューティサイクルは、例えば、高画像輝度
及び高音声負荷のような高負荷の条件下で大画面セット
が動作する如くテレビ受像機に高い電力が供給されてい
る場合、かなり高くなることがある。デューティサイク
ルは、ＡＣ主電源電圧がかなり低い場合にもかなり高く
なり得るであろう。

【００１１】

【発明が解決しようとする課題】上記の状況により、実
行レギュレータのデューティサイクルは、時折、その上
限に達することがある。実行モードにおける負荷が変化
するような動作、例えば、画像が極めて暗い領域から極
めて明るい領域への変化を含む場合、実行レギュレータ
は、デューティサイクルをその上限にまで増大させるこ
とがある。これにより、過剰な電圧が印加される可能性
のある動作条件が得られる。

【００１２】実行モードの動作中にＡＣ主電源電圧が失
われる場合、他の電位の問題が発生する可能性がある。
これは、電源装置が故障する場合、又は、実行モードの
動作中にテレビ受像機のプラグが抜かれる場合に生じる
可能性がある。主電源電圧が低下すると、実行レギュレ
ータは、調節された公称Ｂ＋出力電圧を維持するようチ
ョッパのデューティサイクルを増大させる。実行レギュ
レータと待機レギュレータのＶＣＣ感知及び最大電流保
護の性能は、過大なデューティサイクルの動作又は変動
に起因するチョッパの過電圧印加状態を防止するために
は、限界に近く、或いは、効果的でない可能性がある。

【００１３】実行モードと待機モードとを切換えるオン
／オフ信号を発生するテレビ受像機マイクロプロセッサ
は、典型的には、動作電源の損失を検出する電源リセッ
ト回路が設けられている。かかる損失が、例えば、電源
から分離されたＡＣライン上に検出されると、マイクロ
プロセッサは、オン／オフ信号のオフ状態を発生し、実
行レギュレータへの電源は絶たれる。電源損失は２次巻
線から検知されるので、リセット回路の作動は、ＡＣ電
源の損失環境におけるチョッパトランジスタの過電圧印
加を回避するためには遅すぎる可能性がある。

【００１４】

【課題を解決するための手段】本発明の配置によれば、
モード切換電源装置は、感知信号を受ける入力と、パル
ス変調された信号を出力する出力とを含む。出力スイッ
チは変調器に接続されパルス変調された信号に従って切
換えられる。電圧発生器はスイッチの動作に応じて電源
電圧を発生させる。変調器出力と変調器入力との間に接
続されている帰還回路は、パルス変調された信号のデュ
ーティサイクルを制限する。

【００１５】

【実施例】図１は、スレーブレギュレータとしてのＳＧ
Ｓトムソンマイクロエレクトロニクス社製ＴＥＡ２２６
０又はＴＥＡ２２６１待機レギュレータと、実行レギュ
レータ又はマスターとしてのＴＥＡ５１７０とに基づく
マスター・スレーブ型モード切換電源回路を示す。電源
変圧器Ｔ４１００は、キャパシタＣ１と、プラグ２２を
介してブリッジ整流器ＣＲ４００１に接続されているＡ
Ｃ主電源２１とにより発生させられる無調節のＤＣ電圧
に結合されている１次巻線ＷＰを有する。調節された電
圧は、多数の２次巻線ＷＳ１乃至ＷＳ４に保持され、そ
の２次巻線の各々は、調節されたＤＣ電圧を発生させる
整流器Ｄ１乃至Ｄ４夫々の一に接続されている。かかる
電圧は、テレビジョン装置の実行モード及び／又は待機
モードで動作し得る種々の負荷に電力を供給する。

【００１６】チョッパトランジスタＱ４１００は、１次
巻線ＷＰに接続され、１次巻線ＷＰを介して無調節のＤ
Ｃ電圧源の電流を制御可能に切換える動作を行い得る切
換手段を形成する。１次巻線ＷＰのピーク電流は、変圧
器Ｔ４１００を介して可変量の電力を結合するパルス幅
変調により、負荷の電力に関する要求量が変化すること
に応じて、制御可能に変化される。待機モードにおいて
要求電力量は少なく、待機レギュレータＵ４１００の独
自の動作により調節が行なわれる。実行モードにおいて
要求電力量が大きく、正確な電圧調節が必要とされる場
合、待機レギュレータＵ４１００は、変圧器Ｔ４１０１
を介して待機レギュレータに結合されているパルス幅変
調信号を使用して、実行レギュレータ又は変調器段Ｕ４
１５０のスレーブとして動作する。２つの変圧器Ｔ４１
００及びＴ４１０１は、シャーシ回路を、無調節の主電
源電圧側であるホットグランド側と、調節された電圧の
殆どが発生させられる側であるコールドグランド側とに
分割することにより、電気的衝撃事故を隔離する。

【００１７】待機モードにおける待機レギュレータＵ４
１００は、回路をＡＣ主電源に接続する際、即ち、プラ
グ２２を電源２１に接続する際、抵抗器Ｒ４１１１によ
って充電されるフィルタキャパシタＣ２を利用して、無
調節のＢ＋電圧から最初に直接的にそのＶＣＣ電源電圧
を得る。待機レギュレータが動作を開始し、チョッパト
ランジスタＱ４１００のベースにパルスを発生させ始め
ると、ホットグランド側の２次巻線ＷＳ１は、ダイオー
ドＤ１によって整流され、待機レギュレータ用のＶＣＣ
を供給するキャパシタＣ２によって濾波される電圧を発
生させる。

【００１８】待機レギュレータＵ４１００は、２次巻線
ＷＳ１上の電圧レベルの帰還により全ての２次巻線上の
電圧を調節する誤差増幅器４１及びパルス幅変調回路１
４０を有する。誤差増幅器の感知入力は、整流器ＣＲ４
１０３と、フィルタキャパシタＣ３と、ポテンショメー
タＲ４１２１により示される分圧器とを介して２次巻線
ＷＳ１に結合される。誤差増幅器の出力は、パルス幅変
調回路１４０と、チョッパＱ４１００のデューティサイ
クルを制御する。

【００１９】ＴＥＡ２２６０／６１レギュレータは、１
次巻線ＷＰ及びチョッパＱ４１００における過大な電流
を回避するための種々の保護機能を含む。１次巻線ＷＰ
及びチョッパトランジスタＱ４１００の主電流は、チョ
ッパに直列に接続されているサンプリング抵抗器Ｒ４１
０７を使用して感知される。抵抗器Ｒ４１０７は、待機
レギュレータに結合される電流検知電圧を発生する。電
流検知電圧は、過大な電流が検出される場合チョッパに
パルス出力がなされ得ないように、ＴＥＡ２２６０／６
１の図１には示されていない論理回路に印加される。

【００２０】２次巻線ＷＳ２乃至ＷＳ４夫々の電圧は、
整流され、電源装置のコールドグランド側の実行モード
の負荷と待機モードの負荷に電力を供給するよう印加さ
れる。負荷の中の幾つか、即ち、実行モードで動作し、
待機モードで動作し得ないＲ１及びＲ２は、図示されて
いないフライバック変圧器を含み、水平走査周波数２ｆ
Ｈで駆動される水平偏向回路２０に接続される。ここ
で、ｆＨは、例えば、１６キロヘルツの標準偏向周波数
である。

【００２１】水平偏向回路２０は、負荷Ｒ１及びＲ２に
電力を供給する電源電圧Ｕ１及びＵ２を発生する。電圧
Ｕ１は超高電圧であり、Ｒ１はビーム電流を引き出すブ
ラウン管の陽極であっても良い。電圧Ｕ２は、垂直偏向
回路のような負荷Ｒ２に電力を供給する低電圧でも良
い。これらの電圧は、偏向回路が待機モードにおいて制
御器３０によって供給されるオン／オフ信号のオフ状態
により動作され得なくされているので、水平走査期間中
にのみ発生される。

【００２２】実行レギュレータＵ４１５０用のＶＣＣを
含む、他の実行モードの負荷又は電源は、制御器３０の
信号によってスイッチをオンまたはオフされる。制御器
３０は、例えば、図示されていない赤外線遠隔制御の制
御入力に応答するシステム制御マイクロプロセッサでも
良い。制御器３０は、図１にトランジスタ３２によって
一般的に示されている１以上の切換手段に印加されるオ
ン／オフ信号を利用して、電源をスイッチ実行モードの
負荷に切換える。制御器３０は電源リセット回路３４に
も接続され、かくして、システムは、最初に電源が供給
されるとき、或いは、ＡＣ電源の中断後、確実に待機モ
ードになる。

【００２３】実行レギュレータＵ４１５０も同様に、感
知入力を有し、パルス幅変調器を制御して感知入力の電
圧Ｖｉｎを調節する必要に応じて変化させられるデュー
ティサイクルを伴う出力パルスＶｍｒを発生する誤差増
幅器６１を含む。実行レギュレータの感知入力は、レギ
ュレータ帰還回路ＦＢＲの一部であるポテンショメータ
Ｒ４１５６を介して、調節されたＢ＋電源に結合されて
いる。

【００２４】本発明は、誤差増幅器６１の感知入力が、
レギュレータのパルス幅変調された出力Ｖｍｒをレギュ
レータの感知入力の如き入力に帰還させる第２の帰還手
段ＦＢＳにも結合されていることを特徴とする。これに
より、出力のデューティサイクルは制限され、特に、突
然の負荷の増大、又は、ＡＣ主電源電圧の損失の際のチ
ョッパトランジスタＱ４１００のデューティサイクルが
制限される。この安全帰還を設けることにより、電源装
置のスレーブ待機レギュレータの過電流保護回路への依
存が低下し、時系列的パルスの不所望な発振が低減す
る。

【００２５】帰還回路ＦＢＳは、レギュレータＵ４１５
０の出力レベルを平均化する手段、即ち、ＰＷＭ（パル
ス幅変調）電圧Ｖｍｒを積分する積分器１００を含む。
積分器１００は、直列の抵抗器Ｒ５００３と並列のキャ
パシタＣ５００１とにより形成される。キャパシタＣ５
００１の電圧は、出力のＤＣ成分が、例えば、デューテ
ィサイクルが大きくなるにつれて大きくなるので、可変
幅パルス出力のデューティサイクルの関数として変化す
る。抵抗器Ｒ５００３と、Ｒ５００４と、Ｒ４１５６
は、この負帰還ループの利得に影響を及ぼす。

【００２６】ブロッキングダイオードＣＲ５００１が積
分器１００の出力と直列に帰還ループに接続されている
ことは利点である。ブロッキングダイオードＣＲ５００
１は、キャパシタＣ５００１の電圧として表わされるパ
ルス幅の変調された出力電圧の平均が誤差増幅器６１の
感知入力に与えられたレベルを下回る場合、逆方向にバ
イアスをかけられる。従って、帰還ループＦＢＳは、低
いレベルのデューティサイクルで使用できなくなり、実
行レギュレータＵ４１５０は、調節されたＢ＋電圧の良
好な調節を維持するよう負荷の変化に迅速に応答し得
る。デューティサイクルがダイオードＣＲ５００１に順
方向のバイアスをかけるのに充分な大きさである場合、
安全帰還ループは使用可能になる。この安全帰還ループ
は、負荷の突然の増大、又は、過大な印加電圧による他
の状況において、実行レギュレータがパルス変調された
出力のデューティサイクルを増加させる程度を緩和す
る。

【００２７】実行レギュレータにより感知される負荷の
要求量の増加は、表示される画像の輝度、又は、音声負
荷の増大による、テレビジョン受像機の動作の変化に起
因することがある。実行レギュレータは、ＡＣ主電源の
電源電圧が低下するとき、デューティサイクルの増大の
必要性を示す電力量の増加の要求を感知する。実行モー
ドにおいて、例えば、ＡＣ主電源の電力低下、又は、テ
レビジョン受像機のプラグをＡＣ主電源から抜くことに
よってＡＣ電力が損失されるとき、厳しい条件が発生す
る。低下するＶＣＣレベルにより制御器のリセット及び
待機モードへの切換えが示唆される前、及び／又は、Ｔ
ＥＡ２２６０／６１待機レギュータに組み込まれている
保護回路が動作する前に、Ｂ＋電圧レベルを一定に維持
するよう実行レギュレータによって出力パルス幅が徐々
に増大させられる危険性がある。これにより、ピーク電
流がより高くなり、損傷を与える可能性のあるチョッパ
トランジスタＱ４１００の他の動作条件が生じる。本発
明の帰還回路ＦＢＳは、この問題を低減、或いは、除去
する。

【００２８】図２は、図１の電源装置の待機又はホット
シャーシ側の詳細な一実施例を示す構成図であり、図３
及び図４は、実行側又はコールドシャーシ側を示す詳細
な構成図である。対応する参照符号は、全ての図面を通
じて同じ構成要素を示すよう用いられている。何れの場
合も、特定の構成要素の値とピン番号は、２つのレギュ
レータＵ４１００及びＵ４１５０のパルス発生及び保護
回路との信号の結合を示す。

【００２９】図２に示された実施例において、待機レギ
ュレータは、誤差増幅器４１の出力に反応し、プッシュ
プル出力段７０とパルス形成回路７１を介してチョッパ
Ｑ４１００に接続されるパルス幅変調素子４０を含む。
誤差増幅器４１の反転入力は、整流器ＣＲ４１０３と、
キャパシタＣ３と、抵抗器Ｒ４１２０と、ポテンショメ
ータＲ４１２１を介して２次巻線ＷＳ１の電圧に結合さ
れている。その非反転入力は、例えば、２ボルトの内部
電圧基準４２に結合されている。

【００３０】保護性能には、直列抵抗器Ｒ４１０５を介
して電流感知抵抗器Ｒ４１０７に接続されている停止論
理モジュール４３が含まれる。停止論理モジュールは、
チョッパＱ４１００の電流レベルを示す電荷を蓄積する
キャパシタＣ４１２２にも接続されている。停止モジュ
ール４３は、２つの閾値を有し、低い方の閾値は、所定
のサイクルにおいて出力パルスを直ちに停止させ、高電
流条件の発生中を検出する手段としてのキャパシタＣ４
１２２を充電するようパルス幅変調論理４０にトリガを
かける。高電流条件を持続し、又は、高い方の閾値を超
える瞬間の電流を伴うため、トリガ論理４０は、ＡＣ主
電源の電源の切断によりＶＣＣ電圧がレギュレータＵ４
１００から除去されるまで、出力を持続的に停止させる
ようラッチする。電流感知配置は、過電流の場合のキャ
パシタＣ４１２２による充電に部分的に依存しているの
で、低い方の閾値に達する高電流条件に応じる永久停止
に対し時間遅れが組み込まれている。

【００３１】ＶＣＣモニター４６は、抵抗器Ｒ４１４９
を介して電源電圧に接続され、電圧閾値検出器として機
能する。ＶＣＣモニターは、ＶＣＣのピン１６の感知低
電圧に基づいて少なくとも一時的にレギュレータが出力
を停止させる。しかし、ＡＣ主電源の損失のある場合、
ピン１６の電圧は、キャパシタＣ２の負荷により定めら
れる速さで指数関数的に降下する。かくして、ＶＣＣモ
ニター４６も、組み込み時間遅れを有する。

【００３２】ＰＷＭ４０は、チョッパトランジスタＱ４
１００のデューティサイクルを予め定められている一定
の最大値を下回る値に制限する論理も含む。テレビジョ
ン受像機をＡＣ主電源に最初に接続するとき、電源は待
機モードにおいて起動するよう配置されているとして
も、蓄電キャパシタ等を充電するため大きな電力が必要
とされる。ソフト始動回路４４は、最初に負荷が使われ
る際、レギュレータの出力の振幅の立ち上がりを制御す
るようＰＷＭモジュール４０に接続される。この振幅
は、動作の開始時に充電するキャパシタＣ４１０８の電
圧の関数として制御される。

【００３３】待機モードにおいて、レギュレータＵ４１
００は、実行レギュレータのパルス信号とは別個に動作
する。局部発振器４５は、幅が変調されたパルスの周波
数を定める。自走周波数は、発振器の第１入力に接続さ
れている抵抗器Ｒ０１及びＲ０２と、第２入力に接続さ
れているキャパシタＣ０とのＲＣ回路網により定められ
る。他のソフト始動機能として、発振器は、抵抗器Ｒ０
１が初期的には非伝導性のトランジスタＱ４１０１を介
して接地されて低下させられた周波数で動作させられ
る。始動時に、抵抗器Ｒ４１１８及びＲ４１２０を介し
てトランジスタＱ４１０１の順方向ベース−エミッタ電
圧以上に充電するキャパシタＣ４１２０の電圧によって
誘起される遅延の後、そのトランジスタのスイッチが入
る。次いで、抵抗器Ｒ０１は抵抗器Ｒ０２に並列に接続
され、それにより、始動後に自走周波数を増大させる。

【００３４】図３及び図４は、実行レギュレータを詳細
に示し、更に、システム制御と、待機モードの始動を行
い、待機モードと実行モードとの間を切換える切換配置
の詳細を示している。図３及び図４の回路は、ＶＣＣを
実行レギュレータに切換えるよう動作し、実行レギュレ
ータの出力を変圧器Ｔ４１０１を介して待機レギュレー
タに戻して印加させ、又は、印加させないよう動作す
る。切換機能は、システム制御マイクロプロセッサ３０
のオン／オフ信号により発生させられ、このシステム制
御マイクロプロセッサは、オン（実行）状態とオフ（待
機）状態との間を必要に応じて、例えば、図示されてい
ない遠隔制御及び赤外線受信器により受信される制御信
号に応じて、切換えるようプログラムされている。

【００３５】実行レギュレータＵ４１５０は、ダイオー
ドＤ２及びキャパシタＣ５により２次巻線ＷＳ２から発
生させられ調節されたＢ＋走査電圧を感知する。かかる
電圧は、抵抗器Ｒ４１４４と、Ｒ４１５９と、及びポテ
ンショメータＲ４１５６の分圧器よりなるレギュレータ
負帰還回路ＦＢＲを介して誤差増幅器６１に接続され
る。Ｂ＋電圧は、例えば、＋２ボルトの内部ＤＣ電圧基
準ＶＲＥＦ１と比較される。利得安定化ＡＣ負帰還経路
が、キャパシタＣ４１５４と、Ｒ４１５９とＲ４１５０
とのＲＣ結合とにより設けられている。内部抵抗器Ｒ６
１は、Ｂ＋の調節、即ち、負帰還ループのＤＣ利得を確
定する。

【００３６】実行レギュレータは、２つのパルス幅変調
器７２及び７４を有する。第１のＰＷＭは、誤差増幅器
６１の出力に接続され、第２のＰＷＭはソフト起動及び
デューティサイクル制限器６５の出力に接続されてい
る。制限器６５は、待機レギュレータＵ４１００のソフ
ト始動動作と同様に、実行モードの動作開始時に出力パ
ルス振幅を徐々に増大させるキャパシタＣ４１５０を充
電する。その上、制限器６５は、出力の最大デューティ
サイクルを定める。

【００３７】ＰＷＭ７２及び７４の出力は、２つの出力
の間の選択、特に、パルス幅の狭い出力を選択する論理
ブロック７６に接続される。このパルスは、待機レギュ
レータのそれと同様にプッシュプル段でも良いドライバ
８２に接続される。実行レギュレータは、ＶＣＣが最小
レベル以下に降下、又は、最大レベル以上に上昇する場
合、出力を抑止するよう動作するＶＣＣ感知回路６６も
有する。ＶＣＣモニター６６は、出力を抑止する切換素
子８４に接続されている。ドライバ８２の出力は、切換
素子８４を通り、直列抵抗器Ｒ４１５７を介して、２次
巻線が待機レギュレータの制御入力に結合されているコ
ールド側の信号変圧器Ｔ４１０１の１次巻線に結合され
ている。

【００３８】実行モードにおいて、実行レギュレータ
は、テレビジョン受像機の水平走査に同期して動作す
る。発振器段１７０は、増幅器７８と、論理同期装置７
７と、トリガパルスをＰＷＭ７２及び７４と、論理素子
７６に供給する制御可能な発振器６４とを含む。この発
振器を水平走査に同期させるために、発振器段は、偏向
回路２０によって発生させられる正向きのＡＣ水平フラ
イバックパルスを受信する。フライバックパルスは、分
圧抵抗器Ｒ４１５５及びＲ４１５１によって振幅を縮小
され、ダイオードＣＲ４１５５を介して、パルスの負向
きの部分を抑止する発振器に印加される。ＤＣを抑止す
るキャパシタＣ４１５３は、抵抗器Ｒ４１５５とＲ４１
５１との間に接続されている。キャパシタＣｔと、抵抗
器Ｒｔは、フライバックパルスが無いときの動作の自走
周波数を定める。

【００３９】システム制御マイクロプロセッサ３０は、
主電源によりＡＣ電源が供給されるとき常に得られる＋
５ボルトの待機電源によって動作する。＋５ボルトの待
機電源は、＋１６ボルトの待機電源からレギュレータ２
４を介して発生させられる。電源がシャーシに最初に供
給されるとき、リセット回路３４は、電源が５ボルトの
待機電源に最初に与えられた後、トランジスタＱ３５０
１及びＱ３５０２を介して、マイクロプロセッサ３０の
リセット入力を１００ミリ秒の間低レベルに保持する電
源立ち上げリセットを供給する。これにより、待機５ボ
ルトが安定化する機会を得るまで、マイクロプロセッサ
の動作が抑止される。リセット回路は、電力損失の間も
リセットラインを低レベルに引き下げる。リセット中、
マイクロプロセッサ３０はダイオードＣＲ３１０２を介
して水晶発振器Ｙ３１０１における電圧を引き下げ、か
くして、主クロックを停止させ、マイクロプロセッサの
全ての動作を停止させることにより低電力モードに維持
される。

【００４０】リセット回路３４は、レギュレータ２３を
介して１２ボルト待機電源も発生させる２次巻線ＷＳ３
の１６ボルト待機電源のレベルを利用する。１６ボルト
電源は、巻線ＷＳ３よりダイオードＤ３及びキャパシタ
Ｃ７を介して発生させられている。ＡＣ電源が供給さ
れ、待機電源が上昇する場合、トランジスタＱ３５０１
のエミッタはツェナーダイオードＣＲ３６０２と抵抗器
Ｒ３６１７により１２ボルト待機電源からの４．７ボル
トに維持される。トランジスタＱ３５０１のベース電圧
は、抵抗器Ｒ３５０１及びＲ３５０２よりなる分圧器に
よって定められ、最初はトランジスタＱ３５０１のエミ
ッタにおける４．７ボルトよりも低く、それにより、ト
ランジスタＱ３５０２がターンオンされ、ダイオードＣ
Ｒ３１０１及び抵抗器Ｒ３１１８を介してリセット入力
を引き下げることによってリセットを発生する。１６ボ
ルト電源が約９ボルトに上昇するとき、Ｑ３５０１はス
イッチを切断される。マイクロプロセッサへのリセット
ラインは、１２ボルト電源に接続されている抵抗器Ｒ３
１３７を介して上昇する。ダイオードＣＲ３１０２は、
逆方向にバイアスをかけられ、水晶発振器Ｙ３１０１は
発振を再開し得る。

【００４１】リセットラインは、カイネアーク(kine ar
c)のような瞬間の負荷変化が検出される場合、直ちに引
き下げられる。２つのキャパシタ、Ｃ３６１２及びＣ３
６１３は、１６ボルト待機電源のサージ又はグリッチを
トランジスタＱ３５０１に結合する。サージ又はグリッ
ジが１．２ボルトを超える場合、Ｑ３５０１は導通し、
リセットラインを低レベルに引き下げる。

【００４２】電力損失中、リセット回路は、５ボルトの
待機電源が制御マイクロプロセッサ３０の誤動作が生じ
る点に降下する前にリセットラインを低レベルに引き下
げる。５ボルトの待機電源が信頼性を失う前にリセット
を起動するため、リセット回路は、トランジスタＱ３５
０１のベースの１６ボルトの待機電源を監視する。１６
ボルト電源は、５ボルトの待機電源を発生させるために
利用され、１６ボルト電源が実質的に降下するまで、５
ボルトのレベルを維持する。かくして、１６ボルト電源
の損失が、５ボルト電源の降下の前に検出される。１６
ボルト電源の約９ボルトへの降下は、抵抗器Ｒ３５０１
及びＲ３５０２よりなる分圧器によってトランジスタＱ
３５０１をターンオンさせる。

【００４３】リセット信号は、例えば、過負荷により、
５ボルトの実行電源の電力損失がある場合も発生され
る。５ボルトの実行電源は、７．５ボルトの待機電源か
らレギュレータ２５を介して発生させられる。７．５ボ
ルトの電源は、２次巻線ＷＳ４からダイオードＤ４及び
キャパシタＣ６を介して発生させられる。トランジスタ
Ｑ３２０４が１６ボルトの電源から抵抗器Ｒ３１１９及
びＲ３２２０を介して導通するように、７．５ボルトの
待機電源が５．４ボルトより下に降下し、マイクロプロ
セッサ３０のオン／オフ出力が高レベルにある場合、即
ち、実行モードである場合、トランジスタＱ３６０１
は、抵抗器Ｒ３６２３及びＲ３６２４よりなる分圧器に
よってターンオフされている。従って、ダイオードＣＲ
３６０８は順方向にバイアスをかけられ、トランジスタ
Ｑ３５０２をターンオンさせ、リセットを発生させる。

【００４４】リセットラインが一旦引き下げられると、
システム制御マイクロップロセッサは、低電力モードに
置かれ、その発振器は停止させられ、その全ての機能は
一時的に停止させられる。これにより、５ボルト電源上
の負荷が軽減され、電源が短時間の内に復旧する場合、
実質的な期間少なくとも１ボルト以上に保持させて、同
じ条件（例えば、チャネル番号、音量設定等）に従って
動作を再開するためマイクロプロセッサのメモリに格納
されているデータを保持する。

【００４５】制御マイクロプロセッサ３０により発生さ
せられるオン／オフ信号は、抵抗器Ｒ３１１９を介し
て、オン／オフトランジスタＱ３２０４のスイッチ導通
作用に結合され、高レベル、即ち、オン−状態によりト
ランジスタをターンオンさせ、低レベル、即ち、オフ−
状態により、トランジスタをターンオフさせる。コレク
タ負荷は、抵抗器Ｒ３２２０により供給され、エミッタ
抵抗器Ｒ３１５５は、バイパスキャパシタＣ３１１４が
設けられている。

【００４６】トランジスタＱ３２０４のエミッタで発生
させられたオン／オフ信号は、抵抗器Ｒ４１０２及びＲ
４１１９を介して、トランジスタＱ４１０４のベースに
結合されている。Ｑ４１０４のコレクタは、抵抗器Ｒ４
１２４を介して＋１６ボルト電源に接続され、抵抗器Ｒ
４１２６を介してトランジスタＱ４１０５のベースに接
続されている。

【００４７】モード切換電源を待機モードにするため
に、実行レギュレータＵ４１５０の出力は、トランジス
タＱ４１０４をターンオフし、トランジスタＱ４１０５
をターンオンして引き下げられる。これにより、ダイオ
ードＣＲ４１１１を通る出力が引き下げられる。オン／
オフ信号は、１６ボルトの電源から実行レギュレータへ
のＶＣＣの結合も制御する。オン／オフ信号は、抵抗器
Ｒ４１５３及びＲ４１５４を介して、実行モードのトラ
ンジスタＱ４１５１をターンオンするよう結合されてい
る。Ｑ４１５１に関するコレクタ負荷は、抵抗器Ｒ４１
６１と、ＰＮＰ型トランジスタＱ４１５０のベースであ
る。従って、トランジスタＱ４１５０のベースの電圧
は、抵抗器Ｒ４１５６を介してフィルタキャパシタＣ４
１６０を充電することにより、トランジスタをターンオ
ンさせ、１６ボルト電源を実行レギュレータＵ４１５０
に接続する抵抗器Ｒ４１６０を介して引き下げられる。

【００４８】マイクロプロセッサ３０のオン／オフ出力
端子は、３状態出力として内部的には構成されている。
高レベルの状態は、ソースインピーダンスが低く、＋５
ボルトレベルの動作状態である。低レベルの状態は、０
ボルトレベルのソースインピーダンスの低い動作状態で
ある。第３番目の状態は、高インピーダンス状態であ
り、端子のソースインピーダンスは極めて高い。

【００４９】実行モード、即ち、マイクロプロセッサ３
０のオン／オフ信号のオン−状態は、＋５ボルト動作の
高レベルの状態である。例えば、遠隔制御の操作により
発生される通常の待機オフ−状態は、０ボルト動作の低
レベル状態である。オフ−状態は、リセット信号がリセ
ット回路３４によりマイクロプロセッサ３０に供給され
るときも生じさせられる。かかる状況において、マイク
ロプロセッサ３０は、そのオン／オフ端子を高インピー
ダンス状態に置き、トランジスタＱ３２０４のベースが
抵抗器Ｒ３１５３により接地レベルに引き下げられるこ
とを可能にする。これにより、上述の如く、トランジス
タはターンオフされ、動作の順序は初期化され、テレビ
ジョン受像機は動作の待機モードに置かれる。

【００５０】図示及び上述したオン又はオフのリセット
回路及び保護回路に応じて、実行レギュレータ及び待機
レギュレータがその動作モードにおいて協働させられる
多数の方法がある。しかし、この協働は、特定の電源電
圧等の降下のようなタイミングの考慮に依っている。電
力損失の開始と、実行レギュレータが動作し得なくなる
時点との間において、調節されたＢ＋電圧は降下する傾
向にあり、これにより、実行レギュレータはパルス出力
電圧Ｖｍｒのデューティサイクルを増加させるようにな
る。これは、チョッパトランジスタＱ４１００に損傷を
与える可能性のある状況を発生させる。

【００５１】コールドグランド基準側に配置されている
リセット信号発生器３４は、ＡＣ主電源の損失のような
ホットグランド基準側の電源不良をさほど迅速には検出
し得ない。従って、リセット信号発生器が、デューティ
サイクルにおける印加電圧の変化を被る前に、実行レギ
ュレータを待機状態にさせることは期待し難い。損傷を
与える可能性の有る他の状況は、負荷の要求量が突然増
加するのに伴って生じ得る。実行レギュレータは、シス
テムに電圧を加えるような方法で、デューティサイクル
をデューティサイクル制限回路６５によって許容されて
いる最大値にまで増大させることにより、反応し得る。

【００５２】本発明の配置によれば、安全帰還回路ＦＢ
Ｓは、抵抗器Ｒ５００３と、キャパシタＣ５００１と、
ダイオードＣＲ５００１と、及び抵抗器Ｒ５００４とか
ら構成され、実行レギュレータの上記条件への応答を低
下させる。この回路は、デューティサイクルの過大、或
いは、急速な増大を防止し、又は、チョッパトランジス
タに不所望な励振を生じさせることを防止する。

【００５３】実行モードにおいて、ＰＷＭ電圧Ｖｍｒ
は、周期が２ｆＨの周波数の２層レベルの電圧であり、
例えば、０．８ボルトと６．９ボルトの間のレベルを切
換わる。電圧Ｖｍｒの平均値は、正の値であり、デュー
ティサイクルの増大又は時系列的なチョッパの駆動の増
加につれて、その大きさが増大するパルスデューティサ
イクルの関数である。

【００５４】ＰＷＭ電圧Ｖｍｒは、この平均値を安全帰
還電圧Ｖｓｆとして、積分用キャパシタＣ５１０１の両
側に発生させる安全帰還回路ＦＢＳの積分器１００に印
加される。積分器１００のＲＣ時定数は、２ｆＨ基本周
波数と、電圧Ｖｍｒの倍音成分の電圧周波数とを実質的
に低減させるよう充分に大きい。しかし、この時定数
は、帰還回路ＦＢＳが大きな印加電圧、又は、不規則な
動作条件下において電圧Ｖｍｒのデューティサイクルの
変化に応答し得るよう高速性が必要とされる。

【００５５】ＰＷＭ電圧Ｖｍｒのデューティサイクルが
Ｂ＋電圧レベルの降下に起因してある閾値を超える場
合、帰還電圧Ｖｓｆは、ブロッキングダイオードＣＲ５
１０１を順方向にバイアスできるよう充分大きくなる。
ダイオードＣＲ５１０１が導通すると、帰還電圧Ｖｓｆ
は、抵抗器Ｒ５００４を介して、誤差増幅器６１の反転
入力端子に供給される。負帰還の手法により、出力電圧
Ｖｍｒ及び安全帰還回路ＦＢＳを含むループを介して、
高い利得を有する誤差増幅器６１は、ＰＷＭ電圧Ｖｍｒ
のデューティサイクルを、Ｖｒｅｆ１、即ち、正の入力
端子で確定される基準電圧レベルに一致するよう反転入
力端子の電圧Ｖｉｎを維持する値に制限する。

【００５６】レギュレータの負帰還回路ＦＢＲは、降下
するＢ＋電圧レベルを一定に保持するために、Ｒ４１５
６の接触子アームの帰還電圧を減少させる。この負帰還
回路は、ＰＷＭ電圧Ｖｍｒのデューティサイクルを増大
させて上記の減少を図る。安全帰還回路ＦＢＳの帰還動
作は、レギュレータ帰還回路ＦＢＲの帰還動作とは反対
であり、安全帰還回路が作動されると、レギュレータ帰
還回路に優先して、安全な方法で電圧Ｖｍｒのデューテ
ィサイクルを制限する。

【００５７】図５乃至８は、実行モード中のテレビジョ
ン受像機の種々の動作条件において安全帰還回路の効果
を示している。図５の（ａ）乃至図８の（ａ）は、本発
明の安全帰還回路ＦＢＳを回路内に有するモード切換電
源装置の種々のパラメータを示すタイミングチャートで
あり、一方、図５の（ｂ）乃至図８の（ｂ）は、回路Ｆ
ＢＳを含まない場合のタイミングチャートである。

【００５８】図５の（ａ）と（ｂ）は、略時点ｔ０にお
いて発生しているＡＣ主電源の損失、又は、中断の間の
ＰＷＭ出力電圧Ｖｍｒの時系列及びデューティサイクル
を安全帰還の有無によって比較している。負帰還を有す
る図５の（ａ）のデューティサイクルは、実行レギュレ
ータのデューティサイクル制限器６５によって許容され
る最大デューティサイクルまで滑らかに上昇し、リセッ
ト回路３４が時点ｔ１において作動されるまで最大値を
持続する。マイクロプロセッサ３０は、次いで、オン／
オフ制御信号のオフ状態を出力し、実行レギュレータＵ
４１５０の動作を抑止し、出力のデューティサイクルと
パルス幅を零に低下させる。

【００５９】安全帰還を含まない場合のパルス幅の対応
するグラフが図５の（ｂ）に示され、ここで、パルス幅
は、時点ｔ０’においてＡＣ主電源の中断の発生後、最
大値まで増加するが、この増加は、最大値に達する迄の
略１０ミリ秒の間隔ｔＯＳＣに亘る、パルス幅、従っ
て、デューティサイクルの実質的に不所望な発振により
特徴付けられている。リセット発生器３４は、電力損失
に迅速には応答し得ない。マイクロプロセッサ３０は、
デューティサイクルの発振開始後の時点、即ち、時点ｔ
２’迄は、オン／オフ制御信号のオフ状態を与えない。
これに対して、図５の（ａ）において、安全帰還回路Ｆ
ＢＳは、パルス変調された信号Ｖｍｒのデューティサイ
クルを滑らかに制限するよう、リセット信号が発生され
る前に充分早く動作することを利点とする。

【００６０】図６の（ａ）及び（ｂ）は、時系列のパル
スと、デューティサイクルタイミングチャートであり、
例えば、０から１００ＩＲＥまでの最小輝度レベルの単
調なフィールドから最大レベルの一つに切換えることに
より誘発されるビデオ負荷の変化中の２つのパラメータ
を、帰還を含む場合の（ａ）と帰還を含まない場合の
（ｂ）とにより比較している。電力負荷の差は、本例に
おいて、電源最大出力電力レベル２７７ワットに比較し
て約４０乃至５０ワットである。これらの曲線は、９９
ＶＡＣの低いＡＣライン入力電圧の条件下においても発
生されたので、実行レギュレータの通常のデューティサ
イクルはその範囲内の高い方の部分に置かれている。

【００６１】図６の（ａ）において、デューティサイク
ルは、０ＩＲＥの単調なフィールド表示と１００ＩＲＥ
の単調なフィールド表示との間の時点ｔ２の変化の直後
にピークを通過し、ピークの後、比較的高く、しかし、
安定したレベルに再び安定する。しかし、対応する
（ｂ）において、変化時点ｔ２’に続く周期と、その後
のデューティサイクルの最大値における平坦部は、特
に、パルス幅が最大値からかなり高い負荷レベルの動作
を表わす一つのパルス幅に降下しながら、（ａ）に示す
振動よりも大きく振動することによって特徴付けられて
いる。

【００６２】図７の（ａ）及び（ｂ）は、同様に、最大
輝度の繰り返しブロックパターンの表示時のビデオ負荷
変化中に、出力電圧Ｖｍｒの時系列及びデューティサイ
クルとを比較している。（ａ）に示す如く、帰還を伴う
場合、パルスデューティサイクルは、負荷が加算される
に伴って増加し、増加させられたデューティサイクルパ
ルスの各々の間隔は、伸ばされる傾向にあり、（ｂ）に
示す帰還の無い場合の動作と比較してかなり低いピーク
値に達する。これにより、チョッパ回路の保護が改善さ
れ、Ｂ＋電圧の調節が改善される。

【００６３】ＡＣ主電源の損失後の１次巻線及びチョッ
パトランジスタＱ４１００の電流変化時における帰還回
路ＦＢＳの効果は、図８の（ａ）と（ｂ）の比較により
明らかである。チョッパトランジスタＱ４１００は、電
源変圧器Ｔ４１００の１次巻線に接続されている。かく
して、１次巻線の電流は、チョッパトランジスタＱ４１
００が導通するとき、指数関数的に上昇する。（ａ）に
示す如く帰還の無い場合、出力パルス幅を増加すると、
電流は、破線ＥＮＶ１により示される電流包絡線の勾配
に従ってチョッパトランジスタのピーク電流を増加させ
る方法で、各サイクルに上昇させられ得る。（ｂ）にお
いて、パルス幅の変化は実行レギュレータの帰還回路Ｆ
ＢＳにより制限され、増加する電流の包絡線ＥＮＶ２の
勾配はかなり小さいので、リセット回路及びＶＣＣ切換
回路が電源を待機モードにさせるよう動作する時点まで
には、かなり低いピーク電流が得られる。

【００６４】パルス変調電圧Ｖｍｒのデューティサイク
ルを制限するよう帰還を利用することにより、安全帰還
回路ＦＢＳは、実行レギュレータＵ４１５０のデューテ
ィサイクル制限器と、待機レギュレータＵ４１００のデ
ューティサイクル制限器とは別個に動作することを利点
とする。これにより、モード切換電源装置の動作パラメ
ータが極端な値となる場合、安全性の余裕が増大され
る。

【図面の簡単な説明】

【図１】本発明によるデューティサイクルが制限される
帰還型モード切換電源装置の一般化された構成図であ
る。

【図２】待機レギュレータ或いは電源装置のホットグラ
ンド側をより詳細に示すより具体的な一例の構成図であ
る。

【図３】実行レギュレータ側のより具体的な一例の一部
の構成図である。

【図４】図３に続く構成図である。

【図５】（ａ）及び（ｂ）は、ＡＣ主電源中断中のモー
ド切換電源装置のデューティサイクルを図１及び図３の
実行レギュレータに接続された安全帰還回路の有無に応
じて示すタイミングチャートである。

【図６】（ａ）及び（ｂ）は、最大と最小の表示輝度の
間の点滅によるビデオ負荷の変化中のデューティサイク
ルを帰還の有無に応じて示すタイミングチャートであ
る。

【図７】（ａ）及び（ｂ）は、同様に、白黒のテストパ
ターンの表示時におけるビデオ負荷の変化中のデューテ
ィサイクルを比較するタイミングチャートである。

【図８】（ａ）及び（ｂ）は、ＡＣ主電源損失中のチョ
ッパトランジスタのコレクタ電流変化を表わす抵抗器Ｒ
４１０７の電圧を帰還の有無に応じて示すタイミングチ
ャートである。

【符号の説明】

２０水平偏向回路２１ＡＣ主電源２２プラグ２３，２４，２５レギュレータ３０制御器３２トランジスタ３４電源リセット回路４０パルス幅変調素子４１誤差増幅器４２内部電圧基準４３停止論理モジュール４４ソフト始動回路４５局部発振器４６ＶＣＣモニター６４発振器６５ソフト起動及びデューティサイクル制限器６６ＶＣＣ感知回路７０プッシュプル出力段７１パルス形成回路７２，７４パルス幅変調器７６論理ブロック７７論理同期装置７８増幅器８２ドライバ８４切換素子１００積分器１４０パルス幅変調回路１７０発振器段

Claims

【特許請求の範囲】

【請求項１】感知信号を受ける入力と、パルス変調さ
れた信号を出力する出力とを有する変調器と；該変調器
に接続され、該パルス変調された信号に従って発生させ
られる切換信号により切換えられる切換手段と；該切換
手段の動作に応じて供給電圧を発生する供給手段と、該変調器出力と変調器入力との間の帰還路に接続され、
該パルス変調された信号のデューティサイクルを制限す
る手段とからなる、モード切換電源装置。
【請求項２】パルス変調された信号を出力する出力を
有する変調器と；切換手段と；該変調器及び該切換手段
に接続され、該切換手段に該パルス変調された信号に応
じて切換信号を供給する切換制御回路と；該切換手段の
動作に応じて電源電圧を発生する供給手段と；該変調器
の入力に接続され、該電源電圧における変化を示す感知
信号に応じて、該電源電圧を調節するよう第１の方向に
該パルス変調された信号を変調する第１の帰還手段と；
該変調器の入力と、該変調器の出力との間に接続され、
該第１の帰還手段の方向と反対の方向に該パルス変調さ
れた信号を変調する第２の帰還手段とからなる、モード
切換電源装置。
【請求項３】感知信号を受ける入力と、パルス変調さ
れた信号を出力する出力とを有する変調器と；該変調器
に接続され、該パルス変調された信号に従って発生させ
られる切換信号により切換えられる切換手段と；該切換
手段の動作に応じて電源電圧を発生する供給手段と；該
パルス変調された信号に応じて該パルス変調された信号
のデューティサイクルによって変化する制御信号を発生
させる手段と；該制御信号に応じて該デューティサイク
ルの制限を与える手段とからなる、モード切換電源装
置。