JPH0779413B2 - 画像信号記憶装置 - Google Patents
画像信号記憶装置Info
- Publication number
- JPH0779413B2 JPH0779413B2 JP63261889A JP26188988A JPH0779413B2 JP H0779413 B2 JPH0779413 B2 JP H0779413B2 JP 63261889 A JP63261889 A JP 63261889A JP 26188988 A JP26188988 A JP 26188988A JP H0779413 B2 JPH0779413 B2 JP H0779413B2
- Authority
- JP
- Japan
- Prior art keywords
- image signal
- output
- input
- converter
- character information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Studio Circuits (AREA)
- Editing Of Facsimile Originals (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、画像信号をディジタル化してメモリに記憶
させるとともに、記憶されたディジタル画像信号に外部
入力される数字，文字情報を重畳出力する画像信号記憶
装置に関するものである。
させるとともに、記憶されたディジタル画像信号に外部
入力される数字，文字情報を重畳出力する画像信号記憶
装置に関するものである。
第３図は従来の画像信号記憶制御装置の構成を説明する
ブロック図である。
ブロック図である。
この図において、11は入力端子で、アナログ画像信号が
入力される。12はA/D変換器で、制御装置17から出力さ
れる同期制御信号に基づいて所定ビットのディジタル画
像信号に変換し、制御装置17から出力されるアドレス信
号に基づいてメモリ13に書き込まれる。14はD/A変換器
で、制御装置17から出力されるアドレス信号に基づいて
メモリ13から読み出されるディジタル画像信号を同期制
御信号に基づいてアナログ画像信号に変換する。15は切
換えスイッチで、スーパインポーザ18から出力される数
字等の文字情報をD/A変換器14の出力に重畳させ、出力
端子16より文字・数字等の情報が重畳された画像信号を
出力機器に出力する。なお、スーパインポーザ18は、入
力された情報に従って文字（数字等を含む。以下単に文
字という）の情報を生成する。
入力される。12はA/D変換器で、制御装置17から出力さ
れる同期制御信号に基づいて所定ビットのディジタル画
像信号に変換し、制御装置17から出力されるアドレス信
号に基づいてメモリ13に書き込まれる。14はD/A変換器
で、制御装置17から出力されるアドレス信号に基づいて
メモリ13から読み出されるディジタル画像信号を同期制
御信号に基づいてアナログ画像信号に変換する。15は切
換えスイッチで、スーパインポーザ18から出力される数
字等の文字情報をD/A変換器14の出力に重畳させ、出力
端子16より文字・数字等の情報が重畳された画像信号を
出力機器に出力する。なお、スーパインポーザ18は、入
力された情報に従って文字（数字等を含む。以下単に文
字という）の情報を生成する。
次に動作について説明する。
入力端子11より入力されたアナログ画像信号は、制御装
置17からの同期制御信号に同期してA/D変換器12によっ
てディジタルデータに変換され、制御装置17からの書込
み制御信号，アドレス信号に基づいてメモリ13に書き込
まれて行く。
置17からの同期制御信号に同期してA/D変換器12によっ
てディジタルデータに変換され、制御装置17からの書込
み制御信号，アドレス信号に基づいてメモリ13に書き込
まれて行く。
そして、制御装置17がメモリ13上で記憶されたディジタ
ル画像信号に対して画像加工処理等を施す。そして、メ
モリ13の中でいろいろな処理がなされた画像データを制
御装置17の管理の下で読み出し、D/A変換器14により再
びアナログ画像信号に変換する。D/A変換器14から再ア
ナログ出力された画像信号は、切換スイッチ15によって
スーパインポーザ18により生成される文字情報が選択的
に重畳され、出力端子16から出力機器に対して出力され
る。
ル画像信号に対して画像加工処理等を施す。そして、メ
モリ13の中でいろいろな処理がなされた画像データを制
御装置17の管理の下で読み出し、D/A変換器14により再
びアナログ画像信号に変換する。D/A変換器14から再ア
ナログ出力された画像信号は、切換スイッチ15によって
スーパインポーザ18により生成される文字情報が選択的
に重畳され、出力端子16から出力機器に対して出力され
る。
従来の画像信号記憶制御装置は以上のように構成されて
いるので、文字情報を画像信号に重畳する場合、高価な
スーパインポーザ等を使用する必要があり、アナログ画
像信号に対する文字情報挿入処理コストがかかるという
問題点があった。
いるので、文字情報を画像信号に重畳する場合、高価な
スーパインポーザ等を使用する必要があり、アナログ画
像信号に対する文字情報挿入処理コストがかかるという
問題点があった。
この発明は、上記の問題点を解決するためになされたも
ので、アナログ画像信号をディジタル画像信号に変換し
てメモリに書き込む際に、外部入力される文字情報に対
応するディジタル文字情報を発生させて、ディジタル化
された画像信号に重畳できる画像信号記憶装置を得るこ
とを目的とする。
ので、アナログ画像信号をディジタル画像信号に変換し
てメモリに書き込む際に、外部入力される文字情報に対
応するディジタル文字情報を発生させて、ディジタル化
された画像信号に重畳できる画像信号記憶装置を得るこ
とを目的とする。
この発明に係る画像信号記憶装置は、A/D変換器に、そ
の出力側にディジタル画像信号の各ビットに対応して設
けられ、外部入力すべき文字情報に応じて前記各スイッ
チの出力を「Ｈ」または「Ｌ」に設定するスイッチを具
備させたものである。
の出力側にディジタル画像信号の各ビットに対応して設
けられ、外部入力すべき文字情報に応じて前記各スイッ
チの出力を「Ｈ」または「Ｌ」に設定するスイッチを具
備させたものである。
この発明においては、アナログ画像信号が入力される
と、A/D変換器により所定ビットのディジタル画像信号
に変換される。この際に、外部より文字情報が入力され
ると、ディジタル画像信号の各ビットに対応するスイッ
チが「Ｈ」または「Ｌ」に強制的に設定され、その文字
に応じたディジタル画像信号となって出力される。
と、A/D変換器により所定ビットのディジタル画像信号
に変換される。この際に、外部より文字情報が入力され
ると、ディジタル画像信号の各ビットに対応するスイッ
チが「Ｈ」または「Ｌ」に強制的に設定され、その文字
に応じたディジタル画像信号となって出力される。
第１図はこの発明の一実施例を示す画像信号記憶装置の
構成を説明するブロック図である。
構成を説明するブロック図である。
この図において、12aはこの発明によるA/D変換器であ
る。17aは制御回路で、A/D変換器12aに対して同期制御
信号および文字情報に対するコマンドをシリアルまたは
パラレルデータとして出力する。なお、アナログ画像信
号が入力されると、A/D変換器12aにより所定ビットのデ
ィジタル画像信号に変換される。この際に、外部より文
字情報が入力されると、デコーダ回路（後述する）が外
部入力される文字情報をデコードし、デコード結果に基
づいてディジタル画像信号に文字情報を重畳する。
る。17aは制御回路で、A/D変換器12aに対して同期制御
信号および文字情報に対するコマンドをシリアルまたは
パラレルデータとして出力する。なお、アナログ画像信
号が入力されると、A/D変換器12aにより所定ビットのデ
ィジタル画像信号に変換される。この際に、外部より文
字情報が入力されると、デコーダ回路（後述する）が外
部入力される文字情報をデコードし、デコード結果に基
づいてディジタル画像信号に文字情報を重畳する。
第２図は、第１図に示したA/D変換器12aの詳細を説明す
る回路ブロック図である。
る回路ブロック図である。
第２図において、１は入力端子で、画像アナログ信号が
入力される。２は入力端子で、制御回路17aからの同期
クロック信号が入力される。３〜５は基準電圧端子で、
基準電圧端子３には基準電位Ｈが印加され、基準電圧端
子４には基準電位Ｍが印加され、基準電圧端子５には基
準電位Ｌが印加される。６はコマンド入力端子で、制御
回路17aから外部入力される文字情報に対するコマンド
を受信する。７はデコード回路で、制御回路17aから外
部入力される文字情報に対するコマンドを解析し、スイ
ッチ９−１〜９−ｎに対するON（Ｈ）/OFF（Ｌ）モード
信号を出力する。８−１〜８−ｎは出力端子で、スイッ
チ９−１〜９−ｎにより設定されたH/L信号またはディ
ジタル画像データをメモリ13に出力する。10−１〜10−
ｎはコンパレータで、入力端子１に入力されたアナログ
画像信号電位と基準電位「Ｌ」，「Ｈ」を分圧して得ら
れる各電圧とを図示されるように比較し、比較結果信号
をエンコーダ21に出力する。エンコーダ21は、コンパレ
ータ10−１〜10−ｎのコンパレータ出力をエンコードす
る。22はラッチで、エンコーダ21によりエンコードされ
たディジタル画像信号をラッチする。23は出力バッファ
で、入力端子２を介して入力される同期クロック信号に
基づいて、ラッチ22からディジタル画像信号を読み出
す。なお、スイッチ９−１〜９−ｎは出力バッファ23の
出力ビットごとに対応して設けられており、デコード回
路７からのON（Ｈ）/OFF（Ｌ）モード信号に応じて基準
電圧端子3,5を選択し、出力端子８−１〜８−ｎに
「Ｈ」レベル信号または「Ｌ」レベル信号による文字情
報として出力する。
入力される。２は入力端子で、制御回路17aからの同期
クロック信号が入力される。３〜５は基準電圧端子で、
基準電圧端子３には基準電位Ｈが印加され、基準電圧端
子４には基準電位Ｍが印加され、基準電圧端子５には基
準電位Ｌが印加される。６はコマンド入力端子で、制御
回路17aから外部入力される文字情報に対するコマンド
を受信する。７はデコード回路で、制御回路17aから外
部入力される文字情報に対するコマンドを解析し、スイ
ッチ９−１〜９−ｎに対するON（Ｈ）/OFF（Ｌ）モード
信号を出力する。８−１〜８−ｎは出力端子で、スイッ
チ９−１〜９−ｎにより設定されたH/L信号またはディ
ジタル画像データをメモリ13に出力する。10−１〜10−
ｎはコンパレータで、入力端子１に入力されたアナログ
画像信号電位と基準電位「Ｌ」，「Ｈ」を分圧して得ら
れる各電圧とを図示されるように比較し、比較結果信号
をエンコーダ21に出力する。エンコーダ21は、コンパレ
ータ10−１〜10−ｎのコンパレータ出力をエンコードす
る。22はラッチで、エンコーダ21によりエンコードされ
たディジタル画像信号をラッチする。23は出力バッファ
で、入力端子２を介して入力される同期クロック信号に
基づいて、ラッチ22からディジタル画像信号を読み出
す。なお、スイッチ９−１〜９−ｎは出力バッファ23の
出力ビットごとに対応して設けられており、デコード回
路７からのON（Ｈ）/OFF（Ｌ）モード信号に応じて基準
電圧端子3,5を選択し、出力端子８−１〜８−ｎに
「Ｈ」レベル信号または「Ｌ」レベル信号による文字情
報として出力する。
次に動作について説明する。
入力端子１を介してアナログ画像信号が入力されると、
2n（ｎはビット数）個のコンパレータ10−１〜10−ｎに
より基準電位「Ｌ」と「Ｈ」と、それを分圧した各電圧
とそれぞれ比較される。そして、エンコーダ21によって
ｎビットに変換され、ラッチ22,出力バッファ23,スイッ
チ９−１〜９−ｎを介して出力端子８−１〜８−ｎより
出力される。
2n（ｎはビット数）個のコンパレータ10−１〜10−ｎに
より基準電位「Ｌ」と「Ｈ」と、それを分圧した各電圧
とそれぞれ比較される。そして、エンコーダ21によって
ｎビットに変換され、ラッチ22,出力バッファ23,スイッ
チ９−１〜９−ｎを介して出力端子８−１〜８−ｎより
出力される。
ここで、文字情報を入力する時は、デコーダ７のコマン
ド入力端子６へシリアルまたはパラレル（この実施例で
はシリアル例を示す）で決定されるコマンド（命令）を
外部（制御回路17a）より入力する。
ド入力端子６へシリアルまたはパラレル（この実施例で
はシリアル例を示す）で決定されるコマンド（命令）を
外部（制御回路17a）より入力する。
コマンド入力端子６にコマンドが入力されると、デコー
ド回路７がこのコマンドを解析して、入力された文字パ
ターンに応じたスイッチ９−１〜９−ｎをON/OFFするON
/OFFモード信号を出力する。これによって、スイッチ９
−１〜９−ｎが出力バッファ23から出力されるディジタ
ル画像データを出力端子８−１〜８−ｎより出力する
か、文字や数字データとして「Ｈ」，「Ｌ」を出力する
かを選択することが可能となる。
ド回路７がこのコマンドを解析して、入力された文字パ
ターンに応じたスイッチ９−１〜９−ｎをON/OFFするON
/OFFモード信号を出力する。これによって、スイッチ９
−１〜９−ｎが出力バッファ23から出力されるディジタ
ル画像データを出力端子８−１〜８−ｎより出力する
か、文字や数字データとして「Ｈ」，「Ｌ」を出力する
かを選択することが可能となる。
なお、上記実施例ではスイッチ９−１〜９−ｎをON/OFF
モード信号によりON/OFFする場合について説明したが、
マルチプレクサにより、制御回路17aからのコマンドに
基づいて出力バッファ23から出力されるディジタル画像
データを出力端子８−１〜８−ｎより出力するか、文字
・数字データとして「Ｈ」，「Ｌ」を出力するかを選択
するように構成しても良い。
モード信号によりON/OFFする場合について説明したが、
マルチプレクサにより、制御回路17aからのコマンドに
基づいて出力バッファ23から出力されるディジタル画像
データを出力端子８−１〜８−ｎより出力するか、文字
・数字データとして「Ｈ」，「Ｌ」を出力するかを選択
するように構成しても良い。
以上説明したようにこの発明は、A/D変換器に、その出
力側にディジタル画像信号の各ビットに対応してそれぞ
れ設けられ、外部入力すべき文字情報に応じて各スイッ
チの出力を「Ｈ」または「Ｌ」に設定するスイッチを具
備させたので、高価なスーパインポーザ等の文字情報発
生装置を使用せずに、入力されるアナログ画像信号のデ
ィジタル処理に並行して所望とする文字情報を重畳させ
ることができる。従って、アナログ画像信号に対する文
字画像処理コストを大幅に削減できる優れた効果を奏す
る。
力側にディジタル画像信号の各ビットに対応してそれぞ
れ設けられ、外部入力すべき文字情報に応じて各スイッ
チの出力を「Ｈ」または「Ｌ」に設定するスイッチを具
備させたので、高価なスーパインポーザ等の文字情報発
生装置を使用せずに、入力されるアナログ画像信号のデ
ィジタル処理に並行して所望とする文字情報を重畳させ
ることができる。従って、アナログ画像信号に対する文
字画像処理コストを大幅に削減できる優れた効果を奏す
る。
第１図はこの発明の一実施例を示す画像信号記憶装置の
構成を説明するブロック図、第２図は、第１図に示した
A/D変換器の詳細を説明する回路ブロック図、第３図は
従来の画像信号記憶制御装置の構成を説明するブロック
図である。 図において、1,2は入力端子、３〜５は基準電圧端子、
６はコマンド入力端子、７はデコード回路、８−１〜８
−ｎは出力端子、９−１〜９−ｎはスイッチ、10−１〜
10−ｎはコンパレータ、21はエンコーダ、22はラッチ、
23は出力バッファである。 なお、各図中の同一符号は同一または相当部分を示す。
構成を説明するブロック図、第２図は、第１図に示した
A/D変換器の詳細を説明する回路ブロック図、第３図は
従来の画像信号記憶制御装置の構成を説明するブロック
図である。 図において、1,2は入力端子、３〜５は基準電圧端子、
６はコマンド入力端子、７はデコード回路、８−１〜８
−ｎは出力端子、９−１〜９−ｎはスイッチ、10−１〜
10−ｎはコンパレータ、21はエンコーダ、22はラッチ、
23は出力バッファである。 なお、各図中の同一符号は同一または相当部分を示す。
Claims (1)
- 【請求項１】入力される画像信号をA/D変換器によりデ
ィジタル化しながらメモリに書き込み、前記メモリに書
き込まれたディジタル画像信号を所定の同期信号に基づ
いて読み出し、アナログ画像信号に変換して出力する画
像信号記憶装置において、前記A/D変換器に、その出力
側にディジタル画像信号の各ビットに対応してそれぞれ
設けられ、外部入力すべき文字情報に応じて前記A/D変
換器の出力を「Ｈ」または「Ｌ」に設定するスイッチを
具備させたことを特徴とする画像信号記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63261889A JPH0779413B2 (ja) | 1988-10-17 | 1988-10-17 | 画像信号記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63261889A JPH0779413B2 (ja) | 1988-10-17 | 1988-10-17 | 画像信号記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02108369A JPH02108369A (ja) | 1990-04-20 |
| JPH0779413B2 true JPH0779413B2 (ja) | 1995-08-23 |
Family
ID=17368175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63261889A Expired - Lifetime JPH0779413B2 (ja) | 1988-10-17 | 1988-10-17 | 画像信号記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0779413B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62152284A (ja) * | 1985-12-26 | 1987-07-07 | Fuji Photo Film Co Ltd | 静止画像記録装置 |
| JPS63124671A (ja) * | 1986-11-14 | 1988-05-28 | Nippon Telegr & Teleph Corp <Ntt> | 画像メモリおよび２値画像重ね合せ方法 |
-
1988
- 1988-10-17 JP JP63261889A patent/JPH0779413B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02108369A (ja) | 1990-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0765082A3 (en) | Subtitle signal encoding/decoding | |
| AU647452B2 (en) | Digital sound source apparatus and external memory unit used therefor | |
| US5060077A (en) | Reproduction apparatus having means for initializing flag memories during slow motion and freeze reproduction | |
| JPH04320114A (ja) | 符号化／復号化回路 | |
| JPH0421944B2 (ja) | ||
| US5396504A (en) | Error correction system of digital data | |
| KR930007676B1 (ko) | 다수의 입/출력 동작을 동시에 수행하는 신호 선택회로 | |
| JPH0779413B2 (ja) | 画像信号記憶装置 | |
| US6038692A (en) | Error correcting memory system | |
| US5404141A (en) | Signal converting apparatus utilizing an analog-digital converting section and a digital-analog converting section | |
| KR100224798B1 (ko) | 데이타 셔플링장치 | |
| JP2578940B2 (ja) | Ａ／ｄ変換回路 | |
| JP2757360B2 (ja) | １−７コード変換回路 | |
| KR0115141Y1 (ko) | 오디오 신호 기록/재생장치 | |
| JPS6058628B2 (ja) | フアクシミリ信号符号化方式 | |
| JPS6341270B2 (ja) | ||
| JPH063590B2 (ja) | メモリエラ−訂正回路 | |
| KR930007193Y1 (ko) | 음성 디코더 | |
| JPS6131886B2 (ja) | ||
| JPH0232702B2 (ja) | ||
| JP3158561B2 (ja) | データ処理装置 | |
| JPH11203447A (ja) | 復号装置及び方法 | |
| JPH10322571A (ja) | 映像信号処理装置及び方法 | |
| KR19990035592A (ko) | 엔티에스씨/팔 방송방식겸용 영상신호 저장기능을 갖는 영상기기 | |
| JPS62249574A (ja) | ビデオメモリ |