JPH0782300B2 - マトリクス型薄膜電界発光パネルの電極構造 - Google Patents

マトリクス型薄膜電界発光パネルの電極構造

Info

Publication number
JPH0782300B2
JPH0782300B2 JP61098393A JP9839386A JPH0782300B2 JP H0782300 B2 JPH0782300 B2 JP H0782300B2 JP 61098393 A JP61098393 A JP 61098393A JP 9839386 A JP9839386 A JP 9839386A JP H0782300 B2 JPH0782300 B2 JP H0782300B2
Authority
JP
Japan
Prior art keywords
electrode
electrodes
panel
data
scan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61098393A
Other languages
English (en)
Other versions
JPS61252582A (ja
Inventor
ブライアン・ジェー・ドリナー
ロバート・ティー・フリーガル
ラリイ・エル・ルイス
Original Assignee
プレイナー システムズ インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by プレイナー システムズ インコーポレーテッド filed Critical プレイナー システムズ インコーポレーテッド
Publication of JPS61252582A publication Critical patent/JPS61252582A/ja
Publication of JPH0782300B2 publication Critical patent/JPH0782300B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)

Description

【発明の詳細な説明】 本発明は、発光ピクセルのマトリクスを具える薄膜電界
発光（TFEL）表示パネルの駆動構造に関するものであ
る。
TFEL表示パネルは、コンピュータシステムで図形及び数
値データ双方を表示するため用いられる比較的薄いパネ
ルである。一般的なTFEL表示パネルには、通常それぞれ
走査電極及びデータ電極と呼ばれ、直交配置され相互の
誘電体層で分離された長い電極の２つの組と、誘電体層
の間に挟まれたZnS等の発光物質層とが含まれる。直交
配置された走査及びデータ電極の２つの組の間の交点
が、表示パネル上で発光点になるピクセルのマトリクス
を構成する。マトリクス中の各ピクセルを規定する両電
極間の電圧が、ZnS層が光を放射し始めるのに充分な電
圧レベルに達した時にピクセルが発光する。
走査及びデータ電極のアレイは、それぞれ個別の集積回
路の駆動増幅器によって駆動される。これらのICは、駆
動電圧源に対し主として抵抗性の負荷になる。走査電極
とデータ電極とは誘電体層によって分離されているの
で、ピクセル（走査電極とデータ電極との交点）は容量
性である。表示パネルはこのように電気的にはRC回路網
としてモデル化される。各電極で接続されている各ピク
セル点は、容量と並列に存在する自己と隣接する交差電
極との間の抵抗を表し、これはパネル全体について１つ
の直列RC回路網としてモデル化される。この電気的な構
成は、設計者に対して２つの基本的な問題を提起する。
第１は、RC回路網において、容量要素が存在するため
に、ピクセルの発光を生起させるに充分な電圧レベルに
充電するために一定の時間を必要とすることである。第
２は、パネルによって消費される電力が充電電圧の二乗
で変化することである。これは結局次のようになる。
このRC回路網を理想的な階段状電圧源が駆動するとすれ
ば、時間Ｔ後に容量性要素に蓄積されるエネルギーは ＷC＝CV2/2 である。容量性要素が充電される間、抵抗性要素を通っ
て電流が流れ、抵抗器で消費されるエネルギーは である。ここで ｉ＝（V/R）ｅ−t/RC である。積分を計算すると、 ＷR＝CV2/2 になる。コンデンサに蓄積されたエネルギーと抵抗器を
通して消費されたエネルギーとを合算すれば、パネルを
充電するために電圧源から引き出されるエネルギーの総
量は ＷTOT＝CV2 になる。次に、直列抵抗を通してコンデンサがアースに
放電するとすれば、蓄積されたエネルギーCV2/2が抵抗
器で消費され、従って電圧源によって供給されるエネル
ギーの全量が熱に変わる。
一般的にTFELパネルへのデータの書き込みは、一時に１
ラインずつ行電極を発光のしきい値直前の電圧レベルに
予備充電することによって行われる。各ラインの電極が
充電され即ち走査される間に、そのラインの中で予め選
択されているピクセルを附勢するように一組のデータパ
ルスが選択的に列電極の各々に印加される。データ電圧
はしばしば変調電圧と呼ばれ、発光点を通る行電極に沿
って予備充電されたピクセルの電圧レベルを上げる。変
調電圧は書き込まれる各ラインの全ての列に印加する必
要があるため、変調電圧成分はパネルの電力消費の大部
分を占めている。256行あるとすれば、１フレームのデ
ータを完結するためには最大256回の充電を行わなけれ
ばならない。
１フレームのデータは、全ての行の一連続走査の間にス
クリーン上に書き込まれるデータとして定義される。電
力は単位時間当たりの仕事に等しいので、１フレームの
間に行電極を充電するために必要な電力は、行電極の容
量と走査周波数との積の関数であり、即ち Ｐ＝ｆ・（CV２） である。１秒当たり60フレームとすれば走査周波数は60
である。この式で合成行電極容量Ｃは、行中の各ピクセ
ルの容量の全ての和である。これはピクセル容量と列の
数との積に等しい。各行が書き込まれる間に列電極を充
電するために必要な電力は、行電極を充電するために必
要な電力量とは明らかに異なる。これは、一つのライン
即ち行が書き込まれる毎に、かなりの数の列電極が完全
に充電されなければならないことによる。一般的TFELス
クリーンアレイは256行と512列とを含む。データが書き
込まれる各ラインについて凡そ半分の列がデータパルス
を受信するとすれば（従ってその行の半分のピクセルが
発光するとすれば）、書き込まれる各行について256本
の列が完全に充電されなければならない。一般的に行を
予備充電するために用いられる電圧（通常書き込み電圧
と呼ばれる）は160ボルト程度である。更にこの型の一
般的なアドレス方法においては、変調電圧として50ボル
トを必要とする。書き込み電圧が変調電圧の３倍以上で
あるとはいえ、前述のように、各行が書き込まれる度に
かなりの数の列が充電されなければならないために、変
調電圧成分は著しく電力を消費する。このように、各フ
レームの間に列電極を充電するために消費される電力
は、明らかに予備充電の段階で消費される電力より大き
いことが分かる。より大きいスクリーンについては、同
程度の光学的解像度を維持するためにはより多くの電力
が必要になるのでこの問題は尚更大きくなる。データ電
極の数が多くなるに連れてそれだけ電力消費量が増加す
る。
充分な時間を使ってより遅い速度で充電することができ
れば、変調段階の間にエネルギー節約を行うことができ
る。充電速度を遅くするに従って、RCラインの抵抗性成
分で消費されるエネルギーが少なくなる。このようなエ
ネルギー節約の技術はOhbaの米国特許第4,338,598号に
開示されている。このOhbaの特許においては、対向する
電極の組に２段階で予備電圧が印加されており、その半
分は走査電極に印加され、半分はデータ電極に印加され
ている。しかしながら、この技術は、順次走査速度即ち
１秒当たりのデータのフレームの数を減らすことが必要
になるが、これを実行するために必要な時間の形成の際
に欠点を生じることがある。この欠点は、列の充電のた
めに一定の時間が必要であり、各行が走査されている間
に選択された各列の全長の列電極を充電しなければなら
ないことによる。
従って、走査速度に影響を与えずに即ち走査速度を落と
さずに、パネルを駆動する際に消費される電力量を減ら
し、より大きなTFEL表示を構成することができるように
するための電力低減技術を実現することが必要である。
本発明は、TFELパネルの走査速度を損なわずに電力消費
を低減する手段を提供する。これは、多数の電極を使用
することを可能にし、従ってより大きいスクリーン又は
表示パネルの使用を可能にする。列に配列されるデータ
電極が分割型スクリーンアレイを形成する。表示装置の
スクリーンの上半分からなる上部分は、各々の列電極が
スクリーンの上端から下端に向けて半分よりやや少ない
位置まで延びた電極アレイを含む。同様に、表示装置の
スクリーンの下半分には、下端から上端に向けてスクリ
ーン全体の半分よりやや少ない位置まで延びた第２群の
電極が存在する。スクリーンの中央にある狭い分離帯
が、上部列電極と下部列電極とを分離している。電極の
上部及び下部アレイは相互に直線になるようになってお
り、各上部電極は直線上に対応する下部電極を有する。
分割型列電極構造にすると、データ電圧即ち変調電圧を
単一パルスではなく多段階段状パルスで印加できるよう
になる。多段階段状パルスを２段階とし、各パルスの期
間を少なくともRC時定数の２倍に等しくすると、このよ
うに充電速度をより低くすることにより、およそ25％の
電力消費の低減をもたらす。変調電圧における不連続的
な階段状の逐次的な立ち上がりはより長い時間を必要と
するが、走査速度は一定に保たれる。これは、分割型電
極構造を有するスクリーンにおいてデータフレームを完
結するために必要な時間は、全長列電極のみを持つスク
リーンにおいて必要な時間より短いことによる。分割型
スクリーン列電極が短い程充電時間が短くなり、且つ、
分割型スクリーン列アレイにするとスクリーンの上部分
及び下部分に対する走査を同時に行うことができる。
列電極を上部分アレイと下部分アレイとに分割すること
により、行電極即ち走査電極が相補的に対で駆動される
ようになる。このように一つの駆動増幅器ICが、上部列
電極アレイに対応する走査電極と下部列電極アレイに対
応するその相補的な電極とを駆動することができる。こ
のようにして、行駆動器ICの数は、これまでに必要とさ
れた半分に減る。このように、相補的な対の行電極を同
時に駆動することによって、スクリーンの走査を完結す
るために使用できる時間は２倍になる。これにより、デ
ータは、スクリーンの上半分及び下半分の両者に同時に
書き込まれる。
本発明の主たる目的は、走査速度に悪影響を与えずに電
力節約技術を用いることができるTFEL表示装置のための
電極構造を提供することにある。
本発明の他の目的は、電力消費を増加させずに従来用い
られた数より大きい数の電極を収容することができる電
極構造を提供することにある。
本発明の更に他の目的は、TFEL表示装置のデータ電極を
不連続に段階的に充電することにより、パネルによって
消費されるエネルギーを一定に保つための技術を提供す
ることにある。
本発明の更に他の目的は、TFELスクリーンの上半分と下
半分との両者が同時に書き込まれる電極構造を提供する
ことにある。
本発明における前記及びその他の目的、特徴及び利点
は、図面は用いて行われる下記の詳細な説明により更に
容易に理解されることとなろう。
TFELパネルの一般的な列電極は、第１図に示すように、
連続したRC直列接続回路網の状態として表現される。駆
動器ICを含む各電極は抵抗器Reで表示される。パネル上
で列電極が行電極と交差する点では容量が生じ、これは
第１図ではCeで表示されている。第１図の回路は、第1A
図に示されるように一つのRC回路網としてモデル化する
ことができる。第1A図においては、ｎをピクセルの数と
すると、抵抗器ＲはnReに等しくコンデンサＣはnCeに等
しい。ピクセルの数は、走査電極の数とデータ電極の数
との積に等しい。一般的には、走査電極はスクリーンの
行に上から下へ配列され、データ電極は列として配列さ
れる。走査電極と列電極とは相互に直交しており、それ
らの間に発光層が挟まれており、それら相互の間は誘電
体層によって分離されている。走査電極とデータ電極と
の間の誘電体絶縁層は容量効果を示し、個々のピクセル
に容量Ceをもたらす。
第２図は、本発明による拡大されたTFEL表示装置を示
す。一般的にTFEL表示装置は、256本の走査電極即ち行
電極と512本の列電極即ちデータ電極とを具える。第２
図は、電極の数を増すことによって、より大きいスクリ
ーンで一般的なTFELで実現されるのと同様の解像度を与
える。TFEL表示装置スクリーン10は上部列駆動器回路12
及び下部列駆動器回路14を含む。回路12及び14は、それ
ぞれ対応する垂直方向のデータ電極群16及び14を駆動す
る。これらの電極は上部分及び下部分の相補的な対を形
成しており、上部電極16の各々は対応する下部電極17と
一直線上に配列されている。例えば640本の列は、640本
の上部電極16とこれに対応する640本の下部電極17とを
有する。列電極群16及び17は、それぞれスクリーン10の
一端からスクリーンを横切ってスクリーン10の垂直方向
の全長の半分より僅かに短い長さに延びている。従っ
て、上部電極群16と下部電極群17との間に狭い分離帯18
が存在する。
また走査電極とも呼ばれる行電極は相補的の対に配列さ
れ、例えば行電極群20が下部ブランチ20a及び上部ブラ
ンチ20bとを含む。行電極20は、一組の集積回路増幅器
を含む一組の行駆動器IC22に接続される。第２図のスク
リーン全体には512本の行電極があるが、相補的対の行
電極20a及び20bを駆動するためには256個の行駆動器IC2
2があれば足りる。
第３図は、列及び行電極を駆動するために用いられる特
別な型の駆動器を示す図である。行駆動器は共通電圧源
24を具え、この共通電圧源24はゲート26及び28のような
複数のゲートに電圧を供給する。各ゲートはダイオード
30及び32のような逆方向のダイオードを含む。各駆動器
は長い電極の一つを駆動する。第３図にはこの長い電極
のうち２つの電極34及び36のみが図示されているが、実
際には、充分な光学的解像度を得るために必要な充分な
数のピクセル38を持つスクリーン10に必要な多数の行電
極がある。ピクセル38のようなピクセル（更に拡大した
ピクセル40も図示している）は行電極と列電極との交点
として規定される。各行電極は２つの並列ブランチを駆
動する。第３図においては、電極34に対するブランチは
34a及び34bで、電極36に対するブランチは36a及び36bで
示されている。従って、駆動器26がターンオンすると両
電極34a及び34bにパルスが供給され、このパルスによ
り、それぞれの行のピクセルの電圧が発光電圧の直前の
電圧レベルに上がる。
行駆動器が正の190ボルトのリフレッシュパルスを受信
し、続いて１本のラインが同時に負の160ボルトの書き
込み電圧で走査され、これは電極34及び36を含めて256
本の全ての行電極が走査されるまで行われる。負の160
ボルトは、ピクセル38に列駆動器によって選択的に付加
されるデータ電圧の予備的な印加になる。
駆動器42及び44のような各列駆動器は、駆動器42につい
てトランジスタ46及び電界効果トランジスタゲート48を
含み、駆動器44についてトランジスタ50及び電界効果ト
ランジスタゲート52を含むような２段増幅器を具えるこ
とができる。駆動器42には保護ダイオード54及び56が具
えられ、駆動器44には保護ダイオード58及び60が具えら
れる。実際には、選択されたスクリーンサイズについて
必要な解像度を具えるために必要な数の駆動器42及び44
のような列駆動器が存在する。これまで普通に用いられ
てきたものより大きいサイズのスクリーンを示す好まし
い実施例においては、640個の駆動器42及び44のような
列駆動器を具える。列駆動器42及び44のそれぞれに接続
された電圧源（図示されていない）は、電極62及び64に
選択的に開閉される。
ピクセルに印加される合計電圧が凡そ210ボルトになる
と、ピクセル38は発光電圧に達することになる（第４
図）。行電極は−160ボルトの信号で連続的に走査され
るため、各々の行が走査される時に選択された列電極に
＋50ボルトが存在すると、選択されたピクセル38が発光
することになる。ピクセル電圧を160ボルトから210ボル
トに上げることは２段階で行われる。表示パネル10の制
御論理（図示されていない）は先ずトランジスタ46をタ
ーンオンし、電源線19から電極62を25ボルトのレベルに
充電する。制御論理は次に線19からの供給電圧を＋50ボ
ルトに上げ、電極62の電圧レベルを50ボルトに上げる。
発光すべきでないピクセルに対しては、電界効果トラン
ジスタ48がターンオンし、一方トランジスタ46はオフの
状態に留まる。これにより、ピクセルの電圧が発光しき
い値を超えることを阻止する。この場合電極60は０ボル
トに留まる。この過程は、走査されているそれぞれの行
について、選択された全ての列駆動器について同時に実
行される。
駆動器26及び28のような行駆動器34aと34b及び36aと36b
のような相補的対電極を駆動するので、スクリーン10の
上部分の電極62及び64にデータパルスが供給されると同
時に、スクリーンの下端部分から延びている列66及び68
のような列電極にもデータパルスが供給される。下部列
電極66及び68は、全ての観点において駆動器42及び44の
ような列駆動器と同一の列駆動器70及び72を具える。電
極66及び68の各々は、表示スクリーン10の中央部分に狭
い分離帯18を残して対応する上部電極62及び64と一直線
上に位置する。
第５図は、列電極に２つの不連続な階段状の変調電圧を
加えることによって行われる電力の節約を説明する図で
ある。TFELパネルの抵抗性成分によって消費されるエネ
ルギーは電圧の二乗の関数であるため、不連続な階段状
の電圧でパネルを充電すると電力が節約されることが分
かる。一般的なパネルの容量性成分に蓄えられるエネル
ギーは CV2/2 であり、抵抗性成分によって消費されるエネルギーも CV2/2 である。しかしながら、変調電圧が２段階で電極に印加
されるとすれば、その１段階ずつでは電圧がV/2にな
り、従って抵抗器を通して消費されるエネルギーは （C/2）（V/2）２＋（C/2）（V/2）２ になる。これらの２つの項を合計するとエネルギー消費
は CV2/4 になる。コンデンサに蓄積されるエネルギーと抵抗器を
通して消費されるエネルギーとを合計すると、全エネル
ギーは 3CV2/4 になり、従って、１段階で50Vを印加する場合に比べ
て、パネルを発光させるために必要なエネルギーの総量
を25％節約できることになる。第５図はこのエネルギー
の節約について説明する図であり、充電のステップの数
が増えるに従って、パネルを発光させるために必要なエ
ネルギーの総量が減少することを示している。例えば、
列電極の２段階の充電では、0.75CV2のエネルギーが消
費されるに過ぎないことを示している。
各列電極を充電のために必要な時間の総量は、電極を充
電するために用いられるステップの数と共に増加する。
各ステップの長さは回路網のRC時定数によって決まる。
電力削減を最大にするためには、各ステップの期間Ｔは Ｔ≧2RC でなければならない。これにより、コンデンサは電圧が
変化する前に入力電圧の値までほぼ完全に充電され、且
つ抵抗器で消費されるエネルギーが最小になる。第４図
に示した２段階の充電の場合には、分割型列電極構造を
用いているので充分な時間がある。スクリーンの上部分
及び下部分に同時に書き込むことができるので、62、6
4、66及び68のような個々の列電極を充電するために更
に多くの時間を使っても、毎秒60フレームの表示速度が
維持される。更に、スクリーンの半分より僅かに短い長
さの列電極を充電するための時間は全長列電極を充電す
るための時間より短い。
変調電圧の多段階昇圧を用いることによって実現される
電力の節約は、更に列電極即ちデータ電極上に変調電圧
を印加するための他の技術を用いても得ることができ
る。例えば、選択されたデータ電極の電圧レベルを、予
め定められた許容時間内に予備充電レベルから変調電圧
レベルに引き上げるランプ関数を用いることができる。
ランプの傾斜は抵抗要素を通る電流が最少値を維持する
ように選ばれる。しかしながら、各データ電極を充電す
るために必要な時間は、走査速度を行電極の数で除した
値によって決まる期間を超えることはできない。理想的
にはピクセルを充電するためには定電流源を用いるべき
である。これにより、抵抗要素による熱としてのエネル
ギー損失が最少になる。ランプの傾斜及び電圧パルスの
長さがピクセルの電荷を蓄積する能力を超える速度で容
量性ピクセルに電圧を印加しない限り、多段階充電とラ
ンプ昇圧技術との両者により、定電流充電に近づけるこ
とができる。しかしながら、同時に充電速度は走査速度
の制限内でデータを書き込むのに充分な速度でなければ
ならない。例えば、毎秒60フレームが書き込まれ且つ25
6本の行電極があるとすると、256本の全ての行電極が1/
60秒のうちに走査されなければならない。更に、変調電
圧のためのもう一つの駆動波形として半波正弦波を用い
ることができるが、この波形は、実質的に走査速度に合
致して各列電極を充電するために利用できる時間周期に
等しい周期（即ちｔを全波正弦波の周期とするt/2）を
持つ必要がある。この場合、時間Ｔが走査速度を行電極
の数で除した値によって定まる周期とすれば、半波正弦
波充電を用いるためにはt/2をＴに等しくする必要があ
る。ランプ関数及び多段階充電と同様に、この電圧関数
は、列電極の抵抗性成分で消費される熱を最小にする定
電流源に近づく。各データ電極は65μｓのうちに充電さ
れそして放電されなければならない。しかしながら、半
分に分割されている列電極は、完全に充電される時間と
して全長電極の僅かに1/4の時間を必要とするに過ぎな
い。これは、全長電極については 充電時間＝２（nR）（nC）＝2n2RC であるのに対し、前記の電力節約技術を用いることがで
きる半分の長さの電極については 充電時間＝２（nR/2）（nC/d）2n2RC/4 になるからである。
本明細書中でこれまでに用いられた用語及び表現は、説
明の用語として用いられたものであり、限定する用語と
して用いられたものではなく、更に、そのような用語及
び表現の使用は、図示され又は記載された特徴又はそれ
らの特徴の部分と同等の特徴を排除するものではなく、
本発明の範囲は本発明の特許請求の範囲によってのみ定
義され且つ限定されるものである。
【図面の簡単な説明】
第１図はTFEL表示パネルの一般的な列電極のための回路
モデルを示す図、 第1A図はTFEL表示パネルの列電極の回路モデルと用語を
定義する式とを示す図、 第２図は本発明によって構成されるTFELパネルの駆動構
成を示す図、 第３図は第２図の表示パネル構成のアドレス回路に用い
られる電極駆動器を示す図、 第４図は第３図に対応する波形図、 第５図は第３図の回路を用いることによって得られる電
力の節約を示す図である。 Ｒ……抵抗、Ｃ……容量 10……TFEL表示装置スクリーン 12……上部分列駆動器回路、14……下部分列駆動器回路 16、17……垂直方向のデータ電極群 18……狭い分離帯18、19……電源線 20……行電極、22……行駆動器IC 24……共通電圧源、26、28……ゲート 30、32……逆方向のダイオード、34、36……電極 38……ピクセル、40……拡大したピクセル 42、44、70、72……列駆動器、46、50……トランジスタ 48、52……電界効果トランジスタゲート 54、56、58、60……保護ダイオード 62、64……上部分の列電極、66、68……下部分の列電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロバート・ティー・フリーガル アメリカ合衆国 オレゴン州 97005 ビ ーバートン エスダブリュー ダートムア ー シーティー 13155 (72)発明者 ラリイ・エル・ルイス アメリカ合衆国 オレゴン州 97219 ポ ートランド エスダブリュー ベアード ストリート 5332 (56)参考文献 特開 昭48−71824（ＪＰ，Ａ) 特開 昭58−57191（ＪＰ，Ａ) 特開 昭49−34296（ＪＰ，Ａ) 特開 昭53−101993（ＪＰ，Ａ) 特開 昭59−28192（ＪＰ，Ａ)

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】（ａ）マトリクス型薄膜電界発光パネルの
    上半分に位置し、その第１の端縁から該パネルを横断し
    て反対側の端縁に向かって延びている走査電極の上部の
    組、 （ｂ）前記パネルの下半分に位置し、その第１の端縁か
    ら該パネルを横断して反対側の端縁に向かって延びてい
    る走査電極の下部の組、 （ｃ）前記パネルの該上半分に位置し、前記走査電極の
    上部の組に直交して前記パネルの半分より僅かに短く延
    びているデータ電極の上部の組、 （ｄ）前記パネルの該下半分に位置し、前記走査電極の
    下部の組に直交して前記パネルの半分より僅かに短く延
    びているデータ電極の下部の組、 （ｅ）各対が前記走査電極の上部の組の１電極と前記走
    査電極の下部の組の１電極とからなる走査電極対に同時
    にラインに順番に、リフレッシュパルスを印加し続いて
    走査の間発光しきい値に達しない書き込み電圧を印加す
    る走査電極駆動手段、及び、 （ｆ）電源線とアースとの間に２個のトランジスタが直
    列に接続されその接続点からデータ電極駆動電圧が出力
    される２段増幅器を含み、前記各走査電極対が駆動され
    ると同時に、選択されたデータ電極については上段トラ
    ンジスタがターンオンし且つ下段トランジスタはオフで
    あり、選択されないデータ電極については下段トランジ
    スタがターンオンし且つ上段トランジスタはオフである
    ように動作し、選択された前記データ電極の上部の組の
    １電極と前記データ電極の下部の組の１電極とに同時に
    少なくとも２段階で階段状のデータ電極駆動電圧を印加
    し、前記書き込み電圧とデータ電極駆動電圧とが合成さ
    れて発光しきい値に達するように動作するデータ電極駆
    動手段 を具備することを特徴とするマトリクス型薄膜電界発光
    パネルの電極構造。
  2. 【請求項２】前記データ電極の上部の組の各電極がこれ
    に対応する前記データ電極の下部の組の各電極と同一直
    線上でスクリーンを横切って延在することを特徴とする
    特許請求の範囲第１項記載のマトリクス型薄膜電界発光
    パネルの電極構造。
  3. 【請求項３】前記走査電極駆動手段が、走査電圧源と、
    前記走査電極の上部の組の１電極と前記走査電極の下部
    の組の１電極とからなる走査電極対とを接続する電子ス
    イッチ手段を具備することを特徴とする特許請求の範囲
    第２項記載のマトリクス型薄膜電界発光パネルの電極構
    造。
JP61098393A 1985-04-30 1986-04-30 マトリクス型薄膜電界発光パネルの電極構造 Expired - Fee Related JPH0782300B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US729974 1985-04-30
US06/729,974 US4739320A (en) 1985-04-30 1985-04-30 Energy-efficient split-electrode TFEL panel

Publications (2)

Publication Number Publication Date
JPS61252582A JPS61252582A (ja) 1986-11-10
JPH0782300B2 true JPH0782300B2 (ja) 1995-09-06

Family

ID=24933387

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61098393A Expired - Fee Related JPH0782300B2 (ja) 1985-04-30 1986-04-30 マトリクス型薄膜電界発光パネルの電極構造

Country Status (2)

Country Link
US (1) US4739320A (ja)
JP (1) JPH0782300B2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5049865A (en) * 1987-10-29 1991-09-17 Nec Corporation Display apparatus
US4982183A (en) * 1988-03-10 1991-01-01 Planar Systems, Inc. Alternate polarity symmetric drive for scanning electrodes in a split-screen AC TFEL display device
US5010325A (en) * 1988-12-19 1991-04-23 Planar Systems, Inc. Driving network for TFEL panel employing a video frame buffer
DE69025341T2 (de) * 1989-12-22 1996-08-29 Sarnoff David Res Center Rastersequentielles Anzeigesystem mit einer von der Rückseite beleuchtbaren Anordnung von Flüssigkristallbildelementen und Verfahren zur Bilderzeugung
GB9020892D0 (en) * 1990-09-25 1990-11-07 Emi Plc Thorn Improvements in or relating to display devices
US5422654A (en) 1991-10-17 1995-06-06 Chips And Technologies, Inc. Data stream converter with increased grey levels
EP0673538A1 (en) * 1992-12-10 1995-09-27 Westinghouse Electric Corporation Increased brightness drive system for an electroluminescent display panel
US20010054989A1 (en) * 1993-10-22 2001-12-27 Matthew Zavracky Color sequential display panels
US5642129A (en) * 1994-03-23 1997-06-24 Kopin Corporation Color sequential display panels
US5585695A (en) * 1995-06-02 1996-12-17 Adrian Kitai Thin film electroluminescent display module
KR100228280B1 (ko) * 1995-12-30 1999-11-01 윤종용 표시 장치, 그 구동 회로 및 구동 방법
US6504520B1 (en) * 1998-03-19 2003-01-07 Denso Corporation Electroluminescent display device having equalized luminance
US6985142B1 (en) * 1998-09-03 2006-01-10 University Of Southern California Power-efficient, pulsed driving of capacitive loads to controllable voltage levels
JP3758930B2 (ja) * 2000-03-17 2006-03-22 三星エスディアイ株式会社 画像表示装置及びその駆動方法
KR100906964B1 (ko) * 2002-09-25 2009-07-08 삼성전자주식회사 유기 전계발광 구동 소자와 이를 갖는 유기 전계발광 표시패널
JP2006343625A (ja) * 2005-06-10 2006-12-21 Nec Electronics Corp 液晶表示装置および液晶表示装置のデータ線駆動回路
CA2621050A1 (en) 2005-09-12 2007-03-22 Ifire Technology Corp. Electroluminescent display using bipolar column drivers
JP6642595B2 (ja) * 2018-01-25 2020-02-05 セイコーエプソン株式会社 電気光学装置、および電子機器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5223690B2 (ja) * 1971-12-28 1977-06-25
US4150363A (en) * 1977-05-26 1979-04-17 International Business Machines Corporation Reduced connection for 22 character gas panel
US4485379A (en) * 1981-02-17 1984-11-27 Sharp Kabushiki Kaisha Circuit and method for driving a thin-film EL panel
US4523189A (en) * 1981-05-25 1985-06-11 Fujitsu Limited El display device
US4594589A (en) * 1981-08-31 1986-06-10 Sharp Kabushiki Kaisha Method and circuit for driving electroluminescent display panels with a stepwise driving voltage
JPS5857191A (ja) * 1981-09-30 1983-04-05 シャープ株式会社 薄膜ｅｌ表示装置の駆動方法
US4559535A (en) * 1982-07-12 1985-12-17 Sigmatron Nova, Inc. System for displaying information with multiple shades of a color on a thin-film EL matrix display panel
US4554539A (en) * 1982-11-08 1985-11-19 Rockwell International Corporation Driver circuit for an electroluminescent matrix-addressed display

Also Published As

Publication number Publication date
US4739320A (en) 1988-04-19
JPS61252582A (ja) 1986-11-10

Similar Documents

Publication Publication Date Title
US4797667A (en) Split screen electrode structure for TFEL panel
US5081400A (en) Power efficient sustain drivers and address drivers for plasma panel
US4866349A (en) Power efficient sustain drivers and address drivers for plasma panel
US4739320A (en) Energy-efficient split-electrode TFEL panel
US4888523A (en) Driving circuit of thin membrane EL display apparatus
US4237456A (en) Drive system for a thin-film EL display panel
EP0043277B1 (en) Driving a matrix type display device
KR20020089326A (ko) 절전 및 다른 개선된 특징을 갖는 액정 디스플레이를구동시키기 위한 시스템
JPH0748143B2 (ja) 表示装置の駆動方法
GB2404772A (en) Control of an electroluminescent display matrix
JPS6311680B2 (ja)
JP3301379B2 (ja) Ｅｌ表示装置
JPH09305144A (ja) Ｅｌ表示装置
JPS62513B2 (ja)
JPS638479B2 (ja)
JPS62512B2 (ja)
JPS6133198B2 (ja)
JPS62510B2 (ja)
JPH03182793A (ja) 表示装置の駆動方法
Gielow Electroluminescent driving techniques: their promise and problems
JP3244060B2 (ja) マトリックス表示パネルの駆動方式
JPH0114594B2 (ja)
JP2820944B2 (ja) 表示装置の駆動方法および装置
JPS6157639B2 (ja)
JP2664422B2 (ja) 表示装置の駆動方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees