JPH0782309B2 - 同期制御回路 - Google Patents
同期制御回路Info
- Publication number
- JPH0782309B2 JPH0782309B2 JP61110750A JP11075086A JPH0782309B2 JP H0782309 B2 JPH0782309 B2 JP H0782309B2 JP 61110750 A JP61110750 A JP 61110750A JP 11075086 A JP11075086 A JP 11075086A JP H0782309 B2 JPH0782309 B2 JP H0782309B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frequency dividing
- display
- reset
- character
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Synchronizing For Television (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、文字と図形とを重ねて表示可能とした文字・
図形表示装置などの動作速度が異なる複数の被制御系を
同期動作させるに好適な同期制御回路に関する。
図形表示装置などの動作速度が異なる複数の被制御系を
同期動作させるに好適な同期制御回路に関する。
メモリに記憶した１ビツトの情報を１画素に対応させ、
図形を画素の集りとして表示する図形画面と、文字を符
号（例えば、JIS Ｃ 6226−1983で規定されている文
字符号）に対応させ、この符号をキヤラクタジエネレー
タによつて文字を形成する画素の集りに変換して文字が
表示される文字画面とを重ね合せて表示するようにした
文字・図形表示装置においては、図形画面の表示を制御
する表示タイミング制御回路（以下、CRTCという）と、
文字画面の表示を制御するCRTCとを備え、両者を同期動
作させることによつて図形と文字を重ね合せ表示を行う
ことがある。
図形を画素の集りとして表示する図形画面と、文字を符
号（例えば、JIS Ｃ 6226−1983で規定されている文
字符号）に対応させ、この符号をキヤラクタジエネレー
タによつて文字を形成する画素の集りに変換して文字が
表示される文字画面とを重ね合せて表示するようにした
文字・図形表示装置においては、図形画面の表示を制御
する表示タイミング制御回路（以下、CRTCという）と、
文字画面の表示を制御するCRTCとを備え、両者を同期動
作させることによつて図形と文字を重ね合せ表示を行う
ことがある。
図形画面の図形描画を制御する描画プロセツサや中央処
理装置（以下、CPUという）の処理語長が８〜16ビツト
を単位として構成されることが多いため、図形画面の表
示制御も８画素、或いは16画素を単位に行うことが多
い。
理装置（以下、CPUという）の処理語長が８〜16ビツト
を単位として構成されることが多いため、図形画面の表
示制御も８画素、或いは16画素を単位に行うことが多
い。
これに対して、文字画面の表示制御では、例えばJIS
Ｃ 6234−1983で規定されている24ドツト字形の表示を
行うためには、文字の横幅24画素，文字と文字の間隔を
４画素とした場合、全角文字で28画素、半角文字で14画
素を単位としなければならない。この結果、図形画面を
制御するCRTCと、文字画面を制御するCRTCの２つのCRTC
を設け、かつ２つのCRTCを各々異なる周波数を持つクロ
ツクを用いて駆動する必要がある。
Ｃ 6234−1983で規定されている24ドツト字形の表示を
行うためには、文字の横幅24画素，文字と文字の間隔を
４画素とした場合、全角文字で28画素、半角文字で14画
素を単位としなければならない。この結果、図形画面を
制御するCRTCと、文字画面を制御するCRTCの２つのCRTC
を設け、かつ２つのCRTCを各々異なる周波数を持つクロ
ツクを用いて駆動する必要がある。
第４図は、上述したような表示装置の一般的な構成を示
すブロツク図であつて、１は図形及び文字符号の書き込
みを行うCPU,2は図形画面の表示制御を行うCRTC,3は文
字画面の表示制御を行うCRTC,4は１画素の表示時間に対
応するドツトクロツクＣを発生する発振回路、５は１文
字の横幅に相当する表示時間に対応するクロツクCn（例
えば、１文字の横幅が14画素であるならば、ドツトクロ
ツクＣの14分の１の周波数を持つクロツク）を発生する
分周回路,6はCPU1の１ワードのビツト数に相当する表示
時間に対応するクロツクCm（例えば、１ワードが16ビツ
トであるならば、ドツトクロツクＣの16分の１の周波数
を持つクロツク）を発生する分周回路,7,8はCPU1が発生
するアドレス信号とを切り換えるセレクタ,9は文字符号
を記憶するテキストVRAM,10は表示画面上での画素の明
るさを表わすビツト情報を記憶することによつて図形表
示を行うためのグラフイツクVRAM,11はCRTC3の制御によ
つてテキストVRAM9から読み出された文字符号から対応
する文字を構成する画素群を発生するキヤラクタジエネ
レータ（以下、CGという）,12はCRTC2の制御によつてグ
ラフイツクVRAM10から読み出された図形情報に対してCG
11の読み出しに要する時間だけ遅延させる遅延回路,13,
14はCG11,グラフイツクVRAM10の出力を並列・直列変換
する並直列変換回路,15は並直列変換回路13,14から出力
される文字を表わす画素と図形を表わす画素とを切り換
えて重ね合せ表示を可能とする重ね合せ制御回路,16はC
RTなどの表示装置である。
すブロツク図であつて、１は図形及び文字符号の書き込
みを行うCPU,2は図形画面の表示制御を行うCRTC,3は文
字画面の表示制御を行うCRTC,4は１画素の表示時間に対
応するドツトクロツクＣを発生する発振回路、５は１文
字の横幅に相当する表示時間に対応するクロツクCn（例
えば、１文字の横幅が14画素であるならば、ドツトクロ
ツクＣの14分の１の周波数を持つクロツク）を発生する
分周回路,6はCPU1の１ワードのビツト数に相当する表示
時間に対応するクロツクCm（例えば、１ワードが16ビツ
トであるならば、ドツトクロツクＣの16分の１の周波数
を持つクロツク）を発生する分周回路,7,8はCPU1が発生
するアドレス信号とを切り換えるセレクタ,9は文字符号
を記憶するテキストVRAM,10は表示画面上での画素の明
るさを表わすビツト情報を記憶することによつて図形表
示を行うためのグラフイツクVRAM,11はCRTC3の制御によ
つてテキストVRAM9から読み出された文字符号から対応
する文字を構成する画素群を発生するキヤラクタジエネ
レータ（以下、CGという）,12はCRTC2の制御によつてグ
ラフイツクVRAM10から読み出された図形情報に対してCG
11の読み出しに要する時間だけ遅延させる遅延回路,13,
14はCG11,グラフイツクVRAM10の出力を並列・直列変換
する並直列変換回路,15は並直列変換回路13,14から出力
される文字を表わす画素と図形を表わす画素とを切り換
えて重ね合せ表示を可能とする重ね合せ制御回路,16はC
RTなどの表示装置である。
同図において、CRTC3は外部から水平・垂直同期信号が
供給され、これらの同期信号に従つてテキストVRAM9か
ら文字符号が読み出される。分周回路５の分周率をn,分
周回路６の分周率をｍとすると、前述の24ドツトの文字
表示を行う場合、例えばｍ＝16,n＝14に設定される。こ
のため、CRTC2によつてグラフイツクVRAM10から図形情
報が読み出される周期と、CRTC3によつてテキストVRAM9
から文字符号が読み出される周期とにずれが生じること
になる。しかしながら、CRT16での１画面の表示を開始
する時点で、CRTC2,3の同期がとれている場合、すなわ
ち、CRTC2による１画面の表示が開始するのと同時に、C
RTC3による１画面の表示が開始する場合には、重ね合せ
表示が可能である。
供給され、これらの同期信号に従つてテキストVRAM9か
ら文字符号が読み出される。分周回路５の分周率をn,分
周回路６の分周率をｍとすると、前述の24ドツトの文字
表示を行う場合、例えばｍ＝16,n＝14に設定される。こ
のため、CRTC2によつてグラフイツクVRAM10から図形情
報が読み出される周期と、CRTC3によつてテキストVRAM9
から文字符号が読み出される周期とにずれが生じること
になる。しかしながら、CRT16での１画面の表示を開始
する時点で、CRTC2,3の同期がとれている場合、すなわ
ち、CRTC2による１画面の表示が開始するのと同時に、C
RTC3による１画面の表示が開始する場合には、重ね合せ
表示が可能である。
このことを第５図を用いて説明する。第５図（ａ）は分
周回路５からCRTC3に供給されるｎ分周クロツクと、こ
のｎ分周クロツクに基づいてCRTC3によつて読み出され
た文字符号からCG11で出力される文字との関係を示して
いる。ここでは、ｎ分周クロツクの１周期で文字１文字
の表示が行われる。また、第５図（ｂ）は分周回路６か
らCRTC2に供給されるｍ分周クロツクと、このｍ分周ク
ロツクに基づいてCRTC2によつてグラフイツクVRAM10か
ら読み出される図形との関係を示している。さらに、第
５図（ｃ）はｎ分周クロツク,m分周クロツクの位相関係
と、文字，図形の重ね合せの様子を示している。
周回路５からCRTC3に供給されるｎ分周クロツクと、こ
のｎ分周クロツクに基づいてCRTC3によつて読み出され
た文字符号からCG11で出力される文字との関係を示して
いる。ここでは、ｎ分周クロツクの１周期で文字１文字
の表示が行われる。また、第５図（ｂ）は分周回路６か
らCRTC2に供給されるｍ分周クロツクと、このｍ分周ク
ロツクに基づいてCRTC2によつてグラフイツクVRAM10か
ら読み出される図形との関係を示している。さらに、第
５図（ｃ）はｎ分周クロツク,m分周クロツクの位相関係
と、文字，図形の重ね合せの様子を示している。
第５図（ｃ）に示すように、文字の表示開始時点と図形
の表示開始時点とが一致していれば、文字と図形の重ね
合せ表示も表示開始時点から行われる。これに対して、
文字の表示開始時点と図形の表示開始時点とにずれがあ
る場合、重ね合せ表示の開始時点で文字表示と図形表示
の重ね合せにずれを生じてしまう。
の表示開始時点とが一致していれば、文字と図形の重ね
合せ表示も表示開始時点から行われる。これに対して、
文字の表示開始時点と図形の表示開始時点とにずれがあ
る場合、重ね合せ表示の開始時点で文字表示と図形表示
の重ね合せにずれを生じてしまう。
これを第６図に示す。第６図（ａ）は、文字表示開始時
点が図形表示開始時点よりも早い場合、第６図（ｂ）は
文字表示開始時点が図形表示開始時点よりも遅い場合を
夫々示している。第４図においては、図形表示を制御す
るCRTC2によつてCRT16での表示のタイミングを決定して
いるため、第６図（ａ）に示すように、文字表示の開始
が早すぎる場合には、１文字目の左側の１部が表示され
なくなることがあり、また、第６図（ｂ）に示すよう
に、文字表示の開始が遅すぎる場合には、１文字目の左
側に不要の空きを生じることがある。１画面の表示期間
は一定であるために、第６図（ｂ）のように表示される
場合、第１文字目は正しく表示されても、１行の最後の
文字はその右側部分が欠けて表示されることになる。
点が図形表示開始時点よりも早い場合、第６図（ｂ）は
文字表示開始時点が図形表示開始時点よりも遅い場合を
夫々示している。第４図においては、図形表示を制御す
るCRTC2によつてCRT16での表示のタイミングを決定して
いるため、第６図（ａ）に示すように、文字表示の開始
が早すぎる場合には、１文字目の左側の１部が表示され
なくなることがあり、また、第６図（ｂ）に示すよう
に、文字表示の開始が遅すぎる場合には、１文字目の左
側に不要の空きを生じることがある。１画面の表示期間
は一定であるために、第６図（ｂ）のように表示される
場合、第１文字目は正しく表示されても、１行の最後の
文字はその右側部分が欠けて表示されることになる。
以上に述べたような問題を解決するためには、表示開始
時点でｍ分周クロツクとｎ分周クロツクの同期をとる必
要がある。
時点でｍ分周クロツクとｎ分周クロツクの同期をとる必
要がある。
従来、これを実現するためには、表示開始の直前に、ｍ
分周クロツクを発生する分周回路６と、ｎ分周クロツク
を発生する分周回路５を同期にリセツトすることが行わ
れている。
分周クロツクを発生する分周回路６と、ｎ分周クロツク
を発生する分周回路５を同期にリセツトすることが行わ
れている。
第７図は上記のような考えに基づく従来の表示装置にお
ける同期制御回路の一例を示すブロツク図であつて、17
はパルス発生回路であり、第４図に対応する部分には同
一符号をつけている。また、第８図は第７図における各
部の信号を示すタイミングチヤートである。
ける同期制御回路の一例を示すブロツク図であつて、17
はパルス発生回路であり、第４図に対応する部分には同
一符号をつけている。また、第８図は第７図における各
部の信号を示すタイミングチヤートである。
以下、この従来例における同期制御の動作を説明する。
CRTC2は表示開始の前に同期信号Syを発生する。この同
期信号SyはCRTC3,パルス発生回路17,及びCRT16（第４
図）に供給される。この同期信号Syにより、CRTC3は次
の画面の表示を開始させ、パルス発生回路17は所定の時
間後、所定の時間幅のリセツト信号Rsを発生する。この
リセツト信号Rsは分周回路5,6に供給され、分周回路5,6
はリセツトされて発振回路４からのドツトクロツクＣの
分周動作を初期時点から行う。この結果、表示開始時点
において、ｍ分周クロツクCmとｎ分周クロツクCnの位相
を一致させることができる。
期信号SyはCRTC3,パルス発生回路17,及びCRT16（第４
図）に供給される。この同期信号Syにより、CRTC3は次
の画面の表示を開始させ、パルス発生回路17は所定の時
間後、所定の時間幅のリセツト信号Rsを発生する。この
リセツト信号Rsは分周回路5,6に供給され、分周回路5,6
はリセツトされて発振回路４からのドツトクロツクＣの
分周動作を初期時点から行う。この結果、表示開始時点
において、ｍ分周クロツクCmとｎ分周クロツクCnの位相
を一致させることができる。
上記のような従来技術では、リセツト信号Rsが発生され
る時点におけるｍ分周クロツクCmとｎ分周クロツクCnと
の位相関係にずれがある場合、リセツト信号Rsによつて
分周動作が中断される結果、CRTC5,6から異常に短い幅
の分周クロツクが発生されて誤動作を招く怖れがあると
いう問題があつた。
る時点におけるｍ分周クロツクCmとｎ分周クロツクCnと
の位相関係にずれがある場合、リセツト信号Rsによつて
分周動作が中断される結果、CRTC5,6から異常に短い幅
の分周クロツクが発生されて誤動作を招く怖れがあると
いう問題があつた。
本発明の目的は、CRTCの安定な動作を得つつ、２つのCR
TC間の同期が得られるようにした同期制御回路を提供す
ることにある。
TC間の同期が得られるようにした同期制御回路を提供す
ることにある。
上記目的を達成するために、本発明は、特定のCRTCが同
期信号を出力するとともに、パルス発生回路が所定幅の
リセツト信号を形成し、該リセツト信号と、該特定のCR
TC以外のCRTCに分周クロツクを供給する分周回路の出力
信号をゲート回路に供給し、該ゲート回路の出力信号に
より、該分周回路のリセツト制御を行なう。
期信号を出力するとともに、パルス発生回路が所定幅の
リセツト信号を形成し、該リセツト信号と、該特定のCR
TC以外のCRTCに分周クロツクを供給する分周回路の出力
信号をゲート回路に供給し、該ゲート回路の出力信号に
より、該分周回路のリセツト制御を行なう。
ゲート回路の出力信号は、前記リセツト信号が供給され
て後、前記分周回路がリセツトすると、前記リセツト信
号が供給されなくなるまで前記分周回路をリセツト状態
に保持する。したがつて、各分周回路の出力信号は前記
同期信号と所定の位相関係で同期がとれるし、また、各
分周回路からは短かいパルスが出力されることはない。
て後、前記分周回路がリセツトすると、前記リセツト信
号が供給されなくなるまで前記分周回路をリセツト状態
に保持する。したがつて、各分周回路の出力信号は前記
同期信号と所定の位相関係で同期がとれるし、また、各
分周回路からは短かいパルスが出力されることはない。
以下、本発明の実施例を図面によつて説明する。
第１図は本発明による同期制御回路の一実施例を示すブ
ロツク図であつて、18はゲート回路,19はリセツトタイ
ミング回路であり、第４図，第７図に対応する部分に同
一符号をつけている。また、第２図は第１図における各
部の信号を示すタイミングチヤートである。
ロツク図であつて、18はゲート回路,19はリセツトタイ
ミング回路であり、第４図，第７図に対応する部分に同
一符号をつけている。また、第２図は第１図における各
部の信号を示すタイミングチヤートである。
第１図において、CRTC2が出力する同期信号Syは、CRTC
3,パルス発生回路17およびCRT16（第４図）に供給され
る。CRTC3は同期信号Syにより、次の画面の表示動作を
開始させ、パルス発生回路17は同期信号Syに同期した一
定幅のリセツト信号Rsを発生する。このリセツト信号Rs
はゲート回路18の一方の入力となり、他方の入力として
は、分周回路５の出力，すなわちCRTC3の動作クロツク
であるｎ分周クロツクCnが供給されるゲート回路18はリ
セツト信号Rsが論理レベル“H"、かつ分周回路５からの
ｎ分周クロツクCnが論理レベル“H"となつている期間の
み、分周回路５にリセツト動作を行わせる。分周回路５
は、リセツト動作中には、論理レベル“H"を出力し続け
るため、リセツト動作を開始した後は、リセツト信号Rs
が解除されるまでの間リセツト状態となつて出力レベル
を論理レベル“H"に保持する。従つて、リセツト信号Rs
の幅を分周回路６が出力するｍ分周クロツクCmの位相に
同期するように設定しておくことにより、分周回路５が
出力するｎ分周クロツクCnと、分周回路６が出力するｍ
分周クロツクCmとの位相を同期させることができる。
3,パルス発生回路17およびCRT16（第４図）に供給され
る。CRTC3は同期信号Syにより、次の画面の表示動作を
開始させ、パルス発生回路17は同期信号Syに同期した一
定幅のリセツト信号Rsを発生する。このリセツト信号Rs
はゲート回路18の一方の入力となり、他方の入力として
は、分周回路５の出力，すなわちCRTC3の動作クロツク
であるｎ分周クロツクCnが供給されるゲート回路18はリ
セツト信号Rsが論理レベル“H"、かつ分周回路５からの
ｎ分周クロツクCnが論理レベル“H"となつている期間の
み、分周回路５にリセツト動作を行わせる。分周回路５
は、リセツト動作中には、論理レベル“H"を出力し続け
るため、リセツト動作を開始した後は、リセツト信号Rs
が解除されるまでの間リセツト状態となつて出力レベル
を論理レベル“H"に保持する。従つて、リセツト信号Rs
の幅を分周回路６が出力するｍ分周クロツクCmの位相に
同期するように設定しておくことにより、分周回路５が
出力するｎ分周クロツクCnと、分周回路６が出力するｍ
分周クロツクCmとの位相を同期させることができる。
第２図は、リセツト信号Rsが解除した時点でｎ分周クロ
ツクCnとｍ分周クロツクCmとが同時に立ち下がる例を示
しているが、リセツト信号Rsの幅を変化させることによ
り、ｎ分周クロツクCnとｍ分周クロツクCmの初期位相を
任意に設定することができる。すなわち、リセツト信号
Rsの幅を長くすれば、ｎ分周クロツクCnの位相はｍ分周
クロツクCmに対して遅れ、逆に、リセツト信号Rsの幅を
短くすれば、ｎ分周クロツクCnの位相がｍ分周クロツク
Cmに対して進むことになる。これを利用すれば、文字の
表示位置と図形の表示位置を画素単位に調整することも
可能である。
ツクCnとｍ分周クロツクCmとが同時に立ち下がる例を示
しているが、リセツト信号Rsの幅を変化させることによ
り、ｎ分周クロツクCnとｍ分周クロツクCmの初期位相を
任意に設定することができる。すなわち、リセツト信号
Rsの幅を長くすれば、ｎ分周クロツクCnの位相はｍ分周
クロツクCmに対して遅れ、逆に、リセツト信号Rsの幅を
短くすれば、ｎ分周クロツクCnの位相がｍ分周クロツク
Cmに対して進むことになる。これを利用すれば、文字の
表示位置と図形の表示位置を画素単位に調整することも
可能である。
以上説明した第１図の実施例では、同期動作中の分周回
路の出力に短いパルスを発生することがなく、従つてCR
TCを安定に動作させることが可能である。また、この実
施例に要する部品点数も少なく、安価に実施することが
可能である。
路の出力に短いパルスを発生することがなく、従つてCR
TCを安定に動作させることが可能である。また、この実
施例に要する部品点数も少なく、安価に実施することが
可能である。
第３図は本発明による同期制御回路の他の実施例を示す
ブロツク図であつて、20はCPU1によつて書き換え可能な
パルス幅設定回路であり、第１図に対応する部分には同
一部分を付している。
ブロツク図であつて、20はCPU1によつて書き換え可能な
パルス幅設定回路であり、第１図に対応する部分には同
一部分を付している。
第３図において、パルス幅設定回路20は、パルス発生回
路17が発生するリセツト信号Rsの幅を制御し、CRTC2,3
の同期動作時に分周回路６が発生するｍ分周クロツクCm
に対する分周回路５の発生するｎ分周クロツクCnの初期
位相を決定する。
路17が発生するリセツト信号Rsの幅を制御し、CRTC2,3
の同期動作時に分周回路６が発生するｍ分周クロツクCm
に対する分周回路５の発生するｎ分周クロツクCnの初期
位相を決定する。
この実施例においては、表示開始時点におけるｎ分周ク
ロツクCnとｍ分周クロツクCmとの位相関係をパルス幅設
定回路20の設定によつて可変できる結果、第６図
（ａ），（ｂ）に示したような文字表示と図形表示のず
れを意図的に発生，調整することができる。CRTC2は図
形表示の制御と同期信号Syの発生を行なうため、文字表
示と図形表示のずれは、表示画面全体に対して、文字の
表示位置が相対的に左右にずれて表示されることにな
る。文字の表示位置のずれる量は１画素単位に調整する
ことができるから、通常行われる文字単位の水平スクロ
ールに対してなめらかな水平スクロール表示を実現でき
る。
ロツクCnとｍ分周クロツクCmとの位相関係をパルス幅設
定回路20の設定によつて可変できる結果、第６図
（ａ），（ｂ）に示したような文字表示と図形表示のず
れを意図的に発生，調整することができる。CRTC2は図
形表示の制御と同期信号Syの発生を行なうため、文字表
示と図形表示のずれは、表示画面全体に対して、文字の
表示位置が相対的に左右にずれて表示されることにな
る。文字の表示位置のずれる量は１画素単位に調整する
ことができるから、通常行われる文字単位の水平スクロ
ールに対してなめらかな水平スクロール表示を実現でき
る。
以上説明したように、本発明によれば、複数のCRTCを異
なる周波数で同期動作させる際に、それぞれのCRTCの表
示開始位置を動作の不安定を招くことなく調整すること
ができ、また、必要な部品の増加もわずかであり、安価
に実施することができる。
なる周波数で同期動作させる際に、それぞれのCRTCの表
示開始位置を動作の不安定を招くことなく調整すること
ができ、また、必要な部品の増加もわずかであり、安価
に実施することができる。
第１図は本発明による同期制御回路の一実施例を示すブ
ロツク図、第２図はその動作を示すタイミングチヤー
ト、第３図は本発明による同期制御回路の他の実施例を
示すブロツク図、第４図は一般的な重ね合せ表示装置を
示すブロツク図、第５図および第６図は第４図における
CRTCのクロツクの位相と重ね合せ表示の状態の関係を示
す説明図、第７図は従来の同期制御回路の一例を示すブ
ロツク図、第８図はその動作を示すタイミングチヤート
である。 2,3……タイミング制御回路 ４……発振回路、5,6……分周回路 17……パルス発生回路、18……ゲート回路 19……リセツトタイミング発生回路 20……パルス幅設定回路
ロツク図、第２図はその動作を示すタイミングチヤー
ト、第３図は本発明による同期制御回路の他の実施例を
示すブロツク図、第４図は一般的な重ね合せ表示装置を
示すブロツク図、第５図および第６図は第４図における
CRTCのクロツクの位相と重ね合せ表示の状態の関係を示
す説明図、第７図は従来の同期制御回路の一例を示すブ
ロツク図、第８図はその動作を示すタイミングチヤート
である。 2,3……タイミング制御回路 ４……発振回路、5,6……分周回路 17……パルス発生回路、18……ゲート回路 19……リセツトタイミング発生回路 20……パルス幅設定回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 北爪 吉明 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所マイクロエレクトロニク ス機器開発研究所内 (72)発明者 村崎 繁 千葉県習志野市東習志野７丁目１番１号 株式会社日立製作所習志野工場内 (56)参考文献 特開 昭60−229094（ＪＰ，Ａ) 特開 昭60−43691（ＪＰ，Ａ)
Claims (1)
- 【請求項１】分周比が互いに異なりかつ同一の基準クロ
ックを分周する複数個の分周回路と、該分周回路毎に対
応させて設けられ対応する分周回路の出力を入力クロッ
クとし、異なる画面の表示タイミングを制御する複数個
のタイミング制御回路とを備え、該タイミング制御回路
のうちの１つを特定のタイミング制御回路として設定
し、該特定のタイミング制御回路は入力クロックに位相
同期した同期信号を発生して他のタイミング制御回路に
供給するものとし、該同期信号に基づいて全てのタイミ
ング制御回路は、それぞれ対応して設けられる異なる画
面の表示制御系を前記入力クロックに応じた互いに異な
る動作速度でかつ互いに同期して動作させる同期制御回
路において、 前記他のタイミング制御回路に対応する前記分周回路毎
にリセットタイミング回路を設け、該リセットタイミン
グ回路は、前記同期信号を入力とし該同期信号に応動し
て所定幅のリセット信号を形成して出力するパルス発生
回路と、該リセット信号と対応する分周回路の出力信号
とを入力とするゲート回路とを含んでなり、該ゲート回
路の出力信号により対応する分周回路をリセットするこ
とを特徴とする同期制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61110750A JPH0782309B2 (ja) | 1986-05-16 | 1986-05-16 | 同期制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61110750A JPH0782309B2 (ja) | 1986-05-16 | 1986-05-16 | 同期制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62267792A JPS62267792A (ja) | 1987-11-20 |
| JPH0782309B2 true JPH0782309B2 (ja) | 1995-09-06 |
Family
ID=14543604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61110750A Expired - Lifetime JPH0782309B2 (ja) | 1986-05-16 | 1986-05-16 | 同期制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0782309B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6043691A (ja) * | 1983-08-19 | 1985-03-08 | オリンパス光学工業株式会社 | Ｃｒｔコントロ−ラの駆動クロツク方式 |
| JPS60229094A (ja) * | 1984-04-27 | 1985-11-14 | 株式会社日立製作所 | 表示装置 |
-
1986
- 1986-05-16 JP JP61110750A patent/JPH0782309B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62267792A (ja) | 1987-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10153989A (ja) | ドットクロック回路 | |
| US4562402A (en) | Method and apparatus for generating phase locked digital clock signals | |
| JPH01152497A (ja) | 画像表示装置 | |
| JP3375764B2 (ja) | 字体生成装置 | |
| JPH0782309B2 (ja) | 同期制御回路 | |
| JPH0373897B2 (ja) | ||
| JP3169797B2 (ja) | 輝度制御装置 | |
| US4090187A (en) | Television titling system for producing overlapping characters | |
| JPS6112274B2 (ja) | ||
| JP2578996B2 (ja) | 液晶表示装置 | |
| JPH04204498A (ja) | 表示制御装置 | |
| KR920009008B1 (ko) | 온 스크린 표시 시스템 | |
| JP2911301B2 (ja) | 画面表示装置 | |
| KR940004182Y1 (ko) | 경사체 글자체 표시장치 | |
| JPS6153880A (ja) | 文字画像表示制御装置 | |
| JP3366704B2 (ja) | Ｌｅｄパネル制御装置 | |
| JPS54139426A (en) | Crt display unit | |
| KR940008448A (ko) | 멀티싱크(multi-sync)형 영상표시시스템에서의 시험도형(test pattern) 및 온스크린디스플레이(OSD) 발생장치 | |
| SU1525727A1 (ru) | Устройство дл отображени информации | |
| JPS603198B2 (ja) | 並列同期型タイミング発生装置 | |
| JPS6197690A (ja) | Ｃｒｔ表示装置の画面合成表示方式 | |
| KR930002307B1 (ko) | 표시 제어회로 | |
| KR930005811B1 (ko) | 표시제어장치 및 이를 집적화한 반도체 집적회로장치 | |
| KR19980060010A (ko) | 디이 신호를 동기로 한 제어 신호 생성 회로 | |
| JP2715179B2 (ja) | マイクロコンピュータ |