JPH0783051B2 - 優れたユニフォーミティを持つシリコン・オン・インシュレータ・フィルムを薄くする方法 - Google Patents

優れたユニフォーミティを持つシリコン・オン・インシュレータ・フィルムを薄くする方法

Info

Publication number
JPH0783051B2
JPH0783051B2 JP5303284A JP30328493A JPH0783051B2 JP H0783051 B2 JPH0783051 B2 JP H0783051B2 JP 5303284 A JP5303284 A JP 5303284A JP 30328493 A JP30328493 A JP 30328493A JP H0783051 B2 JPH0783051 B2 JP H0783051B2
Authority
JP
Japan
Prior art keywords
layer
silicon
polish stop
stop material
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5303284A
Other languages
English (en)
Other versions
JPH06232246A (ja
Inventor
ナサー ブティ タキ
フランシス シェパード ジョゼフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH06232246A publication Critical patent/JPH06232246A/ja
Publication of JPH0783051B2 publication Critical patent/JPH0783051B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1914—Preparing SOI wafers using bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/168—V-Grooves
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/97—Specified etch stop material

Landscapes

  • Element Separation (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、シリコン・オン・イン
シュレータ・フィルム、具体的には、該フィルムのユニ
フォーミティを改善し、より薄くする方法に関するもの
である。
【０００２】
【従来の技術】２次元のシミュレーションや各種の実験
から、Ｍ.ヨシミ他による「薄膜 SOIMOSFETsの電気特性
および技術的展望」（"Electrical Properties and Tec
hnological Perspectives of Thin-Film SOI MOSFET
s", IEICE Trans., Vol. E74, No.2, Feb. 1991, pp.
337-351）に記載されているように、シリコン・オン・
インシュレータ（以下SOIと略す）フィルムをチャネル
領域の空乏層の最大の深さ より薄く（即ち約1000Å又
はそれ以下）することは、顕著なデバイス特性をもたら
すことがわかっている。超薄型のSOIにおいては、デバ
イス本体が充分に空乏化され、その結果、極く低いチャ
ネル・ドーピングにおいても著しく改善された短チャネ
ル特性を示す。これは、また、デバイス・ターン・オン
電圧即ち閾値電圧（ＶT）、および、基板ドーピングと
チャネル長に対するトレランスとを上げる。さらに、充
分な空乏化は殆ど理想的なサブ・スレシュホールドの勾
配、４５％向上した相互コンダクタンス、優れた電流の
流れ易さ（drivability）をもたらす。これは、減少さ
れた接合容量とあわせて、薄いSOI CMOSが、それと同等
の基板Si CMOS に較べて、より速いスイッチング・スピ
ードをもたらす。超薄型SOI CMOSの持つこれらの特徴
は、深いサブ・ハーフμｍの領域で、CMOS構造をスケー
リングするのに、通常の基板シリコンでは不可能な、優
れた可能性を開くものである。
【０００３】
【発明が解決しようとする課題】厚さが1000Åに近いSO
IフィルムはSIMOX（Separation by Implanatation of O
xygen）テクノロジーを使って作ることができる。しか
し、SIMOX/SOIウェーハは欠陥密度が高い（＞1000 per
cm2）という欠点がある。しかも、市販されている薄型S
IMOX/SOIは値段が非常に高い。一方、ウェーハ接着とポ
リッシングを利用すると欠陥のないSOIフィルムをはる
かに低いコストで製造できる。しかし、現在のウェーハ
接着のテクノロジーで達成可能なSOIフィルムの厚さ
は、最も薄いものでも２μｍで、厚さのユニフォーミテ
ィ±3000Åの範囲である。従って、現在の技術で接着さ
れたSOIウェーハを、十分に空乏化したCMOSに必要な薄
さまで薄くすること（即ち1000Å以下）は、超薄型で殆
ど欠陥のないSOI材料を作るために魅力のあるアプロー
チである。厚さが均一のSOIフィルムを薄く作る方法、
さらに、自己整列アイソレーション領域を持つ超薄型の
能動デバイス領域を作る方法は望ましいことである。
【０００４】
【課題を解決するための手段】本発明は、厚さに関して
優れたユニフォーミティを持つ超薄型SOIフィルムを作
るために、SOIフィルムを薄くする方法を提供すること
を目的とする。
【０００５】本発明のもう１つの目的は、薄くしたSOI
フィルムの能動デバイス領域の間に自己整列アイソレー
ション領域を作るために、SOIフィルムを薄くする方法
を提供することである。
【０００６】即ち、本発明は、厚さに関する優れたユニ
フォーミティと、能動デバイス間に自己整列アイソレー
ション領域を備える、極めて薄い能動デバイス領域を供
するために、シリコン・オン・インシュレータ・フィル
ムを薄くする方法であって、上記方法は、基板を用意
し、該基板上に第１の厚さのアイソレーション層を形成
し、さらに、該アイソレーション層上に第２の厚さの単
結晶シリコン層を形成し、上記シリコン層上に第３の厚
さの熱酸化物層を成長させ、予め定められた能動デバイ
ス領域間のポリッシュ・ストップ領域に対応する所望の
領域で上記熱酸化物層をパターン付けし、パターン付け
された熱酸化物層を所望の領域でエッチングし、パター
ン付けされた熱酸化物層に従い、高選択性Si:SiO2エッ
チで上記シリコン層をエッチングし上記シリコン層に溝
を作り、上記の熱酸化物層、シリコン層およびアイソレ
ーション層の露出した表面に絶縁性のポリッシュ・スト
ップ材を付着させ、それぞれ上記の層の上で上部、側壁
および予め定められた厚さの底部のポリッシュ・ストッ
プ層を形成し上記溝を部分的に充填し、上記ポリッシュ
・ストップ材の層の上にポリシリコンを付着させ上記溝
を完全に充填し、上記ポリシリコン層を上記ポリッシュ
・ストップ材に達する迄プレーナ化し、反応イオンエッ
チングを使って上記上部ポリッシュ・ストップ材および
上記酸化物層をエッチングして除去し、上記シリコンと
側壁ポリッシュ・ストップ材とポリシリコンを、視覚的
ポリッシング・ストップ・インディケータとしての役割
を持つ底部ポリッシュ・ストップ材に達する迄、およ
び、底部ポリッシュ・ストップ材の厚さに対応する均一
な厚さを持つ能動デバイス領域に隣接する自己整列アイ
ソレーション領域とを、化学的機械的にポリッシングす
ることと、よりなる方法である。
【０００７】
【実施例】本発明の望ましい具体化を図１から図９に示
す。異なる図であっても同じ符号は同じ部分を指す。
【０００８】図１は、日本の信越半導体から市販されて
いるウェーハ接着したSOIウェーハのようなシリコン・
オン・インシュレータのウェーハ１０を示す。ウェーハ
１０はシリコン層１２、埋められた絶縁層１４、および
基板１６を有する。シリコン層１２は、ユニフォーミテ
ィ約±3000Åの、初めの厚さ１ー２μｍの層である。シ
リコン層１２は、(100)プレーン方向の、高品質の単結
晶SOIフィルムを有する。絶縁層１４は厚さ5000Å以下
の酸化物層を有する。
【０００９】図２に示すように、SOIフィルム１２上に
酸化物層１８を成長させる。酸化物層１８は、例えば約
1500Åの厚さの熱酸化物を有する。酸化物層１８は、周
知のパターン付けとエッチングの技術で、予め定められ
たパターンに従ってパターン付けされエッチングされ
る。予め定められたパターンとは、この後SOIフィルム
１２に形成される能動デバイス領域の間の所望のアイソ
レーション領域のパターンであり、また、化学的機械的
ポリッシングの制御を容易にするためにSOIフィルムの
切り溝（kerf）近くに付けられるインディケータ即ちポ
リッシュ・ストップ領域を含めてもよい。例えば酸化物
層１８のパターン付けされたエリア２０は、これから形
成される所望のアイソレーション領域に対応している。
酸化物層１８には複数個のパターン付けされたエリア２
０を形成できると理解されたい。
【００１０】酸化物層１８をパターン付けしエッチング
した後、SOI層１２は高選択性（Si:SiO2）エッチを使っ
てエッチングされ、露出されたSiO2層１４は有意にエッ
チされずに残る。例えば、高いSi:SiO2選択性の、方向
に依存するエッチでは、(111)プレーンに沿うよりも(10
0)プレーンに沿ったエッチ比が約１００倍で、シリコン
層１２に精密なＶ字型の溝２２が生成される。SOI層１
２のエッチングは、SOI層１２の初めの厚さによって予
め定められた時間、ウェーハ１０を水酸化カリウム溶液
に浸すことによって達成できる。例えば、初めの厚さが
２μｍのSOI層１２では約３０秒の時間が必要である。
この結果形成された溝２２の側壁エッジ２４が、(111)
プレーンにあり、(100)表面から予め定められた角度Θ
にある。具体的には、側壁エッジ２４は (100) の表面
から54.7°の角度である。 図３に示すように、x=y * t
an (35.3)で、およそ1/2Yに等しい。他の高選択性のウ
ェットエッチ、例えばエチレンジアミン・ピロカテコー
ル・水 （ethylenediamine-pyrocatechol-water）の混
合物やHNO3-HF-H2O（等方性エッチ）も使用できる。さ
らに、高選択性ドライエッチ、例えばCF4-O2混合物も使
用できる。
【００１１】図４に示すように、厚さ約100Åの緩衝酸
化物２６をオプションとして側壁エッジ２４上に成長さ
せる。緩衝酸化物２６は、シリコンと今後形成されるシ
リコン窒化物層との間のストレスを軽減させることがで
きる。このような緩衝酸化物２６は、例えば800-900℃
のドライ酸素中で成長させることができる。
【００１２】次に、図５に示すように、ウェーハ１０上
に絶縁性のポリッシュ・ストップ材２８が付着され、上
部ポリッシュ・ストップ材２８T，側壁ポリッシュ・ス
トップ材２８S，および底部ポリッシュ・ストップ材２
８Bが形成される。上部と底部のポリッシュ・ストップ
材はだいたい同じ厚さである。底部ポリッシュ・ストッ
プ材２８Bの厚さは、この後形成されるシリコン層即ち
能動デバイス領域の所望の厚さに対応して定められる厚
さである。底部ポリッシュ・ストップ材２８Bの厚さは
±100Åかより厳しいユニフォーミティ・トレランス
で、1000Åより薄いことが望ましい。ポリッシュ・スト
ップ材２８は化学蒸着された窒化物（CVD nitride）を
有することが望ましい。代わりに、例えば、テトラエチ
ルオルトシリカート（tetraethylorthosilicate:TEOS）
からできたCVD SiO2を有するものでもよいし、他の適切
なポリッシュ・ストップ材も使用できる。
【００１３】図６に示すように、ポリッシュ・ストップ
材２８の上にポリシリコン層３０が付着され、Ｖ字型溝
２２を完全に充填する。層３０はCVDポリシリコンを有
することが望ましい。
【００１４】その後、層３０は、ポリッシュ・ストップ
として上部ポリッシュ・ストップ材２８Tを使ってプレ
ーナ化される。この結果、図７に示すようなプレーナの
形状になるが、ポリシリコン３０Pは残る。
【００１５】上部ポリッシュ・ストップ材２８Tと酸化
物層１８は、例えば、反応性イオン・エッチング（reac
tive ion etching: RIE）を使って完全に除去される
（図８）。RIEは周知の技術だからここでは述べない。
【００１６】これで、SOIフィルム１２は、ポリッシュ
・ストップに底部ポリッシュ・ストップ材２８Bを使っ
て薄くする用意ができた。SOIフィルム１２は周知の化
学的機械的ポリッシングを使って薄くする。図９からわ
かるように、底部のポリッシュ・ストップ材２８Bは、
能動デバイスエリア３２に隣接して自己整列し、フィー
ルド領域３４の中に含まれている。シリコン領域とポリ
シリコン領域の間に挟まれた側壁ポリッシュ・ストップ
材２８Sの表面域はシリコンエリアに較べて極めて小さ
く、これは化学的機械的ポリッシング処理中に浸食され
た結果である。ポリッシング処理はポリッシュ用パッド
が底部ポリッシュ・ストップ材２８Bに接触した時に止
まる。底部ポリッシュ・ストップ材２８Bは、ポリッシ
ングのストップ・ポイントを示す視覚的なインディケー
タになっている。従来の技術にはストップ・ポイントを
示すインディケータがなかったので、本発明によるイン
ディケータの存在はSOIフィルムを薄くする技術におい
て利点になる。結果物としてのシリコン・フィルム層１
２は、底部ポリッシュ・ストップ材２８Bに等しい厚
さ、即ち十分に空乏化されたCMOS用に、1000Åに等しい
か以下の厚さである。最終のSOIフィルムののユニフォ
ーミティは約±3000Å/500 =±6Åであり、ここで、500
はSi:Si3N4のポリッシュ比である。本発明による方法を
使うことにより、ポリッシュ・ストップ領域がポリシリ
コンと完全に接しているので、シリコンアイランド即ち
能動デバイス領域のポリッシング中におけるエッジ腐食
が避けられることに注目されたい。
【００１７】これに対し、従来の技術では、シリコンア
イランドのエッジ腐食が起こり、結果として、SOIフィ
ルムの厚さにユニフォーミティが欠ける欠点があった。
本発明の方法は、シリコン・アイランドの近隣もSOIフ
ィルムの全域にも、ユニフォーミティを確実にするもの
である。
【００１８】本発明は、絶縁性ポリッシュ・ストップ材
２８の使用と関連して説明したが、底部ポリッシュ・ス
トップ材２８Bは、より効果的なプレーナ特性のために
残してもよいし（図９）、あるいは除去してもよい。底
部ポリッシュ・ストップ材２８Bが残れば、デバイスフ
ィールド領域をカバーするように予め定められたパター
ンに従って自己整列され有利に使える。底部ポリッシュ
・ストップ材の位置決めは集積回路設計の具体的要求に
基づいて定めればよい。集積回路設計の具体的要求には
（1）SOIフィルム１２に形成される能動デバイス領域
と、（2）能動デバイス領域の間の所望のアイソレーシ
ョン（即ちデバイス・フィールド・アイソレーション）
領域とによって、予め定められたパターンを含む。
【００１９】SOIフィルム１２を薄くするプロセスが終
了すると、基板１０は、十分に空乏化されたCMOSデバイ
スの製造ができる状態になる。これには通常のプロセス
手順が使える。図１０は、薄くしたSOIフィルム１２の
上に形成された、N-FET３６とP-FET３８のCMOSデバイス
の断面図を示す。アイソレーション領域４０は以前のポ
リッシュ・ストップを有している。
【００２０】
【発明の効果】以上に説明したように、本発明の方法を
使ってSOIフィルムを薄く作ることにより、優れたユニ
フォーミティを持つ非常に薄いSOIフィルムを作り、さ
らに、このSOIフィルム上の能動デバイス領域間に自己
整列アイソレーション領域を形成することができる。
【図面の簡単な説明】
【図１】図１から図９は本発明の各ステップでのSOIフ
ィルムを示す。図１は基板、絶縁層、シリコン層を有す
るシリコン・オン・インシュレータ・ウェーハの断面
図。
【図２】図１のウェーハ上に酸化物層を成長させた後の
断面図。
【図３】シリコン層をエッチングし溝が作られ、側壁エ
ッジを示す断面図。
【図４】側壁エッジ上にオプショナルな薄い緩衝酸化物
を成長させた後の断面図。
【図５】上部、側壁、底部それぞれの表面に絶縁性ポリ
ッシュ・ストップ材が付着された後の断面図。
【図６】ポリシリコン層がＶ字型溝を充填し、ポリッシ
ュ・ストップ材の表面に付着した後の断面図。
【図７】ポリシリコン層がプレーナ化された後のプレー
ナ形状を示す断面図。
【図８】反応イオンエッチングにより上部のポリッシュ
・ストップ材と酸化物層を除去した後の断面図。
【図９】底部のポリッシュ・ストップ材が能動デバイス
エリアに隣接して自己整列した後の断面図。
【図１０】薄くしたシリコン・オン・インシュレータフ
ィルム上に形成されたCMOSデバイスの断面図。
【符号の説明】
１０ SOIウェーハ １２ シリコン層即ちSOIフィルム １４ 絶縁層 １６ 基板 １８ 酸化物層 ２０ パターン付けされたエリア ２２ 溝 ２４ 側壁エッジ ２６ 緩衝酸化物 ２８ 絶縁性ポリッシュ・ストップ材 ３０ ポリシリコン層 ３２ 能動デバイスエリア ３４ フィールド領域 ３６ N-FET ３８ P-FET
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/12 Ｆ 29/786 (72)発明者 ジョゼフ フランシス シェパード アメリカ合衆国 12533 ニューヨーク州 ホープウェルジャンクション カントリ ークラブロード 36 (56)参考文献 特開 平２−237066（ＪＰ，Ａ) 特開 平３−250750（ＪＰ，Ａ)

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 厚さに関する優れたユニフォーミティと
    能動デバイス間に自己整列アイソレーション領域とを備
    える極めて薄い能動デバイス領域を供するために、シリ
    コン・オン・インシュレータ・フィルムを薄くする方法
    であって、上記方法は、 基板を用意し、該基板上に第１の厚さのアイソレーショ
    ン層を形成し、さらに、該アイソレーション層上に第２
    の厚さの単結晶シリコン層を形成し、 上記シリコン層上に第３の厚さの熱酸化物層を成長さ
    せ、予め定められた能動デバイス領域間のポリッシュ・
    ストップ領域に対応する所望の領域で上記熱酸化物層を
    パターン付けし、パターン付けされた熱酸化物層を所望
    の領域でエッチングし、 パターン付けされた熱酸化物層に従い、高選択性Si:SiO
    2エッチで上記シリコン層をエッチングして上記シリコ
    ン層に溝を作り、 上記の熱酸化物層、シリコン層およびアイソレーション
    層の露出した表面に絶縁性のポリッシュ・ストップ材を
    付着させ、それぞれ上記の層の上で上部、側壁および予
    め定められた厚さの底部のポリッシュ・ストップ層を形
    成し上記溝を部分的に充填し、 上記ポリッシュ・ストップ材の層の上にポリシリコンを
    付着させ上記溝を完全に充填し、 上記ポリシリコン層を上記ポリッシュ・ストップ材に達
    する迄プレーナ化し、反応イオンエッチングを使って上
    記上部ポリッシュ・ストップ材および上記酸化物層をエ
    ッチングして除去し、 上記シリコンと側壁ポリッシュ・ストップ材とポリシリ
    コンを、視覚的ポリッシング・ストップ・インディケー
    タとしての役割を持つ底部ポリッシュ・ストップ材に達
    する迄、および、底部ポリッシュ・ストップ材の厚さに
    対応する均一な厚さを持つ能動デバイス領域に隣接する
    自己整列アイソレーション領域とを、化学的機械的にポ
    リッシングすることと、 よりなる方法。
  2. 【請求項２】 上記シリコン・オン・インシュレータ・
    フィルムを薄くする方法において、上記高選択性エッチ
    がウェット水酸化カリウム(KOH)を有する請求項１に記
    載の方法。
  3. 【請求項３】 上記シリコン・オン・インシュレータ・
    フィルムを薄くする方法において、上記高選択性エッチ
    がエチレンジアミン・ピロカテコール・水の溶液を有す
    る請求項１に記載の方法。
  4. 【請求項４】 上記シリコン・オン・インシュレータ・
    フィルムを薄くする方法において、上記高選択性エッチ
    がHNO3-HF-H2Oの混合溶液を有する請求項１に記載の方
    法。
  5. 【請求項５】 上記シリコン・オン・インシュレータ・
    フィルムを薄くする方法において、上記高選択性エッチ
    が高選択性のドライエッチを有する請求項１に記載の方
    法。
  6. 【請求項６】 上記シリコン・オン・インシュレータ・
    フィルムを薄くする方法において、上記絶縁性ポリッシ
    ュ・ストップ材がCVD窒化物を有する請求項１に記載の
    方法。
  7. 【請求項７】 上記シリコン・オン・インシュレータ・
    フィルムを薄くする方法において、上記絶縁性ポリッシ
    ュ・ストップ材がCVD酸化物を有する請求項１に記載の
    方法。
  8. 【請求項８】 上記シリコン・オン・インシュレータ・
    フィルムを薄くする方法において、能動デバイス領域が
    1000ű100Åに等しいかより薄い厚さである請求項１
    に記載の方法。
  9. 【請求項９】 厚さに関する優れたユニフォーミティと
    能動デバイス間に自己整列アイソレーション領域とを備
    える極めて薄い能動デバイス領域を供するために、シリ
    コン・オン・インシュレータ・フィルムを薄くする方法
    であって、上記方法は、 基板を用意し、該基板上に第１の厚さのアイソレーショ
    ン層を形成し、さらに、該アイソレーション層上に第２
    の厚さの単結晶シリコン層を形成し、 上記シリコン層上に第３の厚さの熱酸化物層を成長さ
    せ、予め定められた能動デバイス領域間のポリッシュ・
    ストップ領域に対応する所望の領域で上記熱酸化物層を
    パターン付けし、パターン付けされた熱酸化物層を所望
    の領域でエッチングし、 パターン付けされた熱酸化物層に従い、高選択性Si:SiO
    2エッチで上記シリコン層をエッチングして上記シリコ
    ン層に溝を作り、 上記シリコン層の溝の側壁エッジ上に薄い緩衝酸化物を
    成長させ、 上記の熱酸化物層、緩衝酸化物層、およびアイソレーシ
    ョン層の露出した表面に絶縁性のポリッシュ・ストップ
    材を付着させ、それぞれ上記の層の上で上部、側壁およ
    び予め定められた厚さの底部のポリッシュ・ストップ層
    を形成し上記溝を部分的に充填し、 上記ポリッシュ・ストップ材の層の上にポリシリコンを
    付着させ上記溝を完全に充填し、 上記ポリシリコン層を上記ポリッシュ・ストップ材に達
    する迄プレーナ化し、 反応イオンエッチングを使って上記上部ポリッシュ・ス
    トップ材および上記酸化物層をエッチングして除去し、 上記シリコンと側壁緩衝酸化物と側壁ポリッシュ・スト
    ップ材とポリシリコンを、視覚的ポリッシング・ストッ
    プ・インディケータとしての役割を持つ底部ポリッシュ
    ・ストップ材に達する迄、および、底部ポリッシュ・ス
    トップ材の厚さに対応する均一な厚さを持つ能動デバイ
    ス領域に隣接する自己整列アイソレーション領域とを、
    化学的機械的にポリッシングすることと、よりなる方
    法。
JP5303284A 1992-12-23 1993-11-10 優れたユニフォーミティを持つシリコン・オン・インシュレータ・フィルムを薄くする方法 Expired - Fee Related JPH0783051B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/996,209 1992-12-23
US07/996,209 US5318663A (en) 1992-12-23 1992-12-23 Method for thinning SOI films having improved thickness uniformity

Publications (2)

Publication Number Publication Date
JPH06232246A JPH06232246A (ja) 1994-08-19
JPH0783051B2 true JPH0783051B2 (ja) 1995-09-06

Family

ID=25542622

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5303284A Expired - Fee Related JPH0783051B2 (ja) 1992-12-23 1993-11-10 優れたユニフォーミティを持つシリコン・オン・インシュレータ・フィルムを薄くする方法

Country Status (3)

Country Link
US (1) US5318663A (ja)
EP (1) EP0604348A2 (ja)
JP (1) JPH0783051B2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5540810A (en) * 1992-12-11 1996-07-30 Micron Technology Inc. IC mechanical planarization process incorporating two slurry compositions for faster material removal times
EP0654829A1 (en) * 1993-11-12 1995-05-24 STMicroelectronics, Inc. Increased density MOS-gated double diffused semiconductor devices
US5439551A (en) * 1994-03-02 1995-08-08 Micron Technology, Inc. Chemical-mechanical polishing techniques and methods of end point detection in chemical-mechanical polishing processes
US5880010A (en) * 1994-07-12 1999-03-09 Sun Microsystems, Inc. Ultrathin electronics
US5679610A (en) * 1994-12-15 1997-10-21 Kabushiki Kaisha Toshiba Method of planarizing a semiconductor workpiece surface
US5444014A (en) * 1994-12-16 1995-08-22 Electronics And Telecommunications Research Institute Method for fabricating semiconductor device
US5904515A (en) * 1995-01-27 1999-05-18 Goldstar Electron Co., Ltd. Method for fabricating a thin film transistor with the source, drain and channel in a groove in a divided gate
KR100209365B1 (ko) * 1995-11-01 1999-07-15 김영환 에스.오.아이 반도체 웨이퍼의 제조방법
FR2741749B1 (fr) * 1995-11-23 1998-02-06 Brouquet Pierre Procede d'isolement lateral par tranchees utilisant une couche sacrificielle pour l'aplanissement par polissage mecano-chimique de la couche d'isolant
WO1997019467A1 (fr) * 1995-11-23 1997-05-29 France Telecom Procede d'isolement lateral par tranchees utilisant une bicouche de protection en polysilicium sur nitrure de silicium pour l'aplanissement par polissage mecano-chimique de la couche d'isolant
FR2741748B1 (fr) * 1995-11-23 1998-02-06 Brouquet Pierre Procede d'isolement lateral avec aplanissement par polissage mecano-chimique de l'isolant assiste d'une detection de fin d'attaque
JPH09172061A (ja) * 1995-12-18 1997-06-30 Fuji Electric Co Ltd 半導体装置の製造方法
US5646053A (en) * 1995-12-20 1997-07-08 International Business Machines Corporation Method and structure for front-side gettering of silicon-on-insulator substrates
US5942449A (en) * 1996-08-28 1999-08-24 Micron Technology, Inc. Method for removing an upper layer of material from a semiconductor wafer
US6025244A (en) * 1997-12-04 2000-02-15 Fujitsu Limited Self-aligned patterns by chemical-mechanical polishing particularly suited to the formation of MCM capacitors
TW384525B (en) * 1998-06-17 2000-03-11 United Microelectronics Corp Manufacturing method for self-aligned contacts
US6137173A (en) * 1998-06-30 2000-10-24 Intel Corporation Preventing backside analysis of an integrated circuit
US6184571B1 (en) 1998-10-27 2001-02-06 Micron Technology, Inc. Method and apparatus for endpointing planarization of a microelectronic substrate
US6200875B1 (en) * 1998-12-21 2001-03-13 Taiwan Semiconductor Manufacturing Company Chemical mechanical polishing of polysilicon plug using a silicon nitride stop layer
US6919238B2 (en) * 2002-07-29 2005-07-19 Intel Corporation Silicon on insulator (SOI) transistor and methods of fabrication
WO2007004272A1 (ja) * 2005-06-30 2007-01-11 Fujitsu Limited 不純物濃度分布の予測方法及び不純物濃度分布を決定するプログラム
JP4794425B2 (ja) * 2006-12-19 2011-10-19 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
FR2938701A1 (fr) * 2008-11-20 2010-05-21 Commissariat Energie Atomique Procede d'amincissement d'un bloc reporte sur un substrat

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3508980A (en) * 1967-07-26 1970-04-28 Motorola Inc Method of fabricating an integrated circuit structure with dielectric isolation
US3844858A (en) * 1968-12-31 1974-10-29 Texas Instruments Inc Process for controlling the thickness of a thin layer of semiconductor material and semiconductor substrate
US3979237A (en) * 1972-04-24 1976-09-07 Harris Corporation Device isolation in integrated circuits
JPS5120267B2 (ja) * 1972-05-13 1976-06-23
US3911562A (en) * 1974-01-14 1975-10-14 Signetics Corp Method of chemical polishing of planar silicon structures having filled grooves therein
US3969168A (en) * 1974-02-28 1976-07-13 Motorola, Inc. Method for filling grooves and moats used on semiconductor devices
JPS5534442A (en) * 1978-08-31 1980-03-11 Fujitsu Ltd Preparation of semiconductor device
NL8700033A (nl) * 1987-01-09 1988-08-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting van het type halfgeleider op isolator.
US4735679A (en) * 1987-03-30 1988-04-05 International Business Machines Corporation Method of improving silicon-on-insulator uniformity
US4851078A (en) * 1987-06-29 1989-07-25 Harris Corporation Dielectric isolation process using double wafer bonding
JPH0770589B2 (ja) * 1990-11-15 1995-07-31 信越半導体株式会社 誘電体分離基板の製造方法
US5096535A (en) * 1990-12-21 1992-03-17 Xerox Corporation Process for manufacturing segmented channel structures
US5262346A (en) * 1992-12-16 1993-11-16 International Business Machines Corporation Nitride polish stop for forming SOI wafers

Also Published As

Publication number Publication date
US5318663A (en) 1994-06-07
JPH06232246A (ja) 1994-08-19
EP0604348A2 (en) 1994-06-29

Similar Documents

Publication Publication Date Title
US5318663A (en) Method for thinning SOI films having improved thickness uniformity
US5258318A (en) Method of forming a BiCMOS SOI wafer having thin and thick SOI regions of silicon
US5229316A (en) Semiconductor processing method for forming substrate isolation trenches
US7767541B2 (en) Methods for forming germanium-on-insulator semiconductor structures using a porous layer and semiconductor structures formed by these methods
US6211039B1 (en) Silicon-on-insulator islands and method for their formation
JP2980497B2 (ja) 誘電体分離型バイポーラトランジスタの製造方法
JP2737808B2 (ja) Ｓｏｉウエハ上の下地絶縁体層の上のシリコン・デバイス層にシリコンの複数の薄いデバイス・メサを形成する方法
US5262346A (en) Nitride polish stop for forming SOI wafers
JPH06252016A (ja) 欠陥のない薄い半導体層を形成する方法
JPH077144A (ja) Ｓｏｉトランジスタおよびそれを形成する方法
US6879000B2 (en) Isolation for SOI chip with multiple silicon film thicknesses
US6204098B1 (en) Method of formation in a silicon wafer of an insulated well
KR100561514B1 (ko) 반도체 소자 제조 방법
US6239469B1 (en) Method for fabrication of silicon on insulator substrates
KR100428526B1 (ko) 절연체상실리콘기술을위한분리산화물을형성하는방법
KR0150998B1 (ko) 이중 스토퍼를 이용한 소이 웨이퍼 제조방법
JPS59182538A (ja) 半導体装置およびその製造方法
US6479328B1 (en) Method of fabricating SOI wafer
JPS6310895B2 (ja)
JP3160966B2 (ja) Ｓｏｉ基板の製造方法
JPH0230177A (ja) 半導体装置
JPH09223730A (ja) 半導体装置およびその製造方法
JPH02260442A (ja) 誘電体分離型半導体基板
KR100289658B1 (ko) 반도체 소자 분리방법
JPS6064445A (ja) 素子分離用絶縁体層を有する半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees