JPH0783273B2

JPH0783273B2 - 符号変換装置

Info

Publication number: JPH0783273B2
Application number: JP16582686A
Authority: JP
Inventors: 章池谷
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1986-07-15
Filing date: 1986-07-15
Publication date: 1995-09-06
Anticipated expiration: 2010-09-06
Also published as: JPS6320920A

Description

【発明の詳細な説明】産業上の利用分野本発明は、ディジタル信号の記録に用いて好適なるラン
レングスリミテッド（Run Length Limited）符号を実現
するための符号変換装置に関する。

従来の技術磁気テープやディスクなどにディジタルデータを高密度
に記録する場合、通常、ランレングスリミテッド符号
（以下、RLL符号と記す）を用いる。RLL符号とはｍビッ
トのデータ語をｎビットの符号語に変換し、変換後のｎ
ビットの符号語を接続した結果得られるビット列におけ
る同一２進値の連続ビット数を、ｄ以上ｋ以下に制限す
る符号を言う。

データ語の１ビット長をＴとすると、高密度記録に適し
たRLL符号に望まれる条件として次の３点が知られてい
る。

（１）検出窓幅Tw（＝m/n・Ｔ）が大であること。

（２）最小反転間隔Tmin（＝ｄ・Tw）が大であるこ
と。

（３）最大連続ビット数ｋが小であること。

検出窓幅Twが大である程度、再生過程でのジッタやピー
クシフトなどの時間軸変動の復合誤り率に対する影響が
小さく、最小反転間隔Tminが大である程、記録・再生系
の高周波数成分遮断特性の影響を受けにくく、最大連続
ビット数ｋが小である程、再生信号からクロック情報を
抽出するセルフクロック機能が得易いが、最近の回路技
術の進歩により、最大連続ビット数ｋが15程度でも十分
にセルフクロック機能を得ることができる。

なお、上記３点に加えて、通常８ビットで表わされるデ
ィジタル映像信号の場合は、復号過程での誤り伝搬を避
けるために、８ビット単位でデータ語を符号語に変換で
きることが望まれている。

従来、上記観点から種々のRLL符号が開発されており、2
/3変換符号フラナスゼック他,USP3,689,899）もその一
つである。2/3変換符号は前記定義に従えば、ｄ＝2,k＝
９を満たすRLL符号であり、２ビットのデータ語を３ビ
ットの符号語に変換する場合と、４ビットのデータ語を
６ビットの符号語に変換する場合を切り換える、Tw＝0.
667Tなる可変長のRLL符号である。

発明が解決しようとする問題点前記2/3変換RLL符号は、前記（１）〜（３）の条件を良
く満たしている優れたRLL符号であるが、2/3変換と4/6
変換を併用している。このため、例えば８ビットで表わ
されるディジタル画像データの符号変換に際しては、デ
ータ語の区切が８ビット１語の画像データの２語にまた
がることがある。このような場合には、復号時における
符号語１語の誤りが８ビットの画像データの２語に伝搬
（拡大）する。

高密度記録を行っても復号誤り率を劣化させないことを
目的としてRLL符号を用いるにもかかわらず、前記2/3変
換符号が可変長のRLL符号であるために、かえって復号
誤りを拡大してしまう。特に、家庭用のディジタルVTR
などでは長時間記録の必要性のために、記録密度を極限
に近いところまでに高めている。したがって、再生過程
での符号語誤りも非常に多くなり、誤り伝搬（拡大）も
頻繁に起こる。これは解決しなければならない重大な問
題である。

問題点を解決するための手段本発明は、上記従来例の問題点を解決するために、次に
示す新たな手段を提供する。

８ビットのデータ語を12ビットの符号語に変換する符号
変換装置であって、８ビットのデータ語入力に対する符
号変換出力の12ビットの符号語どうしを接続して得るビ
ット列において、同一２進値の連続ビット数を２以上10
以下に制限するために、前記８ビットのデータ語入力に
対して少なくとも１語の12ビットの符号語を生成する符
号語生成手段と、前記符号語生成手段の出力を選択する
第１の選択手段と、前記符号語選択手段の出力を遅延さ
せる遅延手段と、前記遅延手段の出力を選択する第２の
選択手段とを備えることを特徴とする。

作用本発明は、先行する符号語W1と、W1に続く符号語W2のい
ずれか一方、または、両方を制御する手段を実現した。
この結果、RLL符号を構成する符号語数が従来よりも増
加し、８ビットのデータ語を12ビットの符号語に直接変
換して、ｄ＝2,k＝10なる制限を満たすRLL符号を実現し
た（Tw＝0.667T）。

実施例次に、実施例を用いて本発明を詳細に説明する。なお、
説明の都合上、本発明で使用する符号語CWを分類するた
めに、第２図に示すような符号語の特徴を表わすパラメ
ータを定める。つまり、Ｌブロック:lビット同一２進値TBが連続する符号語の始
端部。

Ｒブロック:rビット同一２進値LBが連続する符号語の終
端部。

Ｂブロック:b（＝12−ｌ−ｒ）ビットの符号語の中間
部。

本発明で使用する符号語CWとしては次の条件を満たすも
のに限る。

（Ｉ）１≦ｌ≦9,1≦ｒ≦９（II）Ｂブロックにおいては完全にd,k制限を満た
す。

（III）は、Ｂブロックにおいてはｄビット以上ｋビッ
ト以下の０と１が交互に続くことを意味する（ｂ＝０を
除く）。さらに、ｌとｒに関して次のパラメータF,Eを
導入する。

Ｆ＝０（ｌ＝１）,F＝１（２≦ｌ≦５），Ｆ＝２（６≦ｌ≦９）,E＝０（ｒ＝１），Ｅ＝１（２≦ｒ≦５）,E＝２（６≦ｒ≦９）このように定めた４つのパラメータ（TB,F,E,LB）に基
づいて、符号語どうしの接続を制御するが、この制御と
言うのは、第３図に示す第一符号語W1と第二符号語W2と
の接続に関して、符号語W1のＲブロックと符号語W2のＬ
ブロックによる接続部においてもd,k制限を満たすよう
にすることを意味する。以下では、この符号語どうしの
接続に関する規則を接続則と呼ぶ。

第１表に、前記４つのパラメータ（TB,F,E,LB）に基づ
いて規定した、本発明における符号語の組み合わせ則を
示す。第１表において、CW−Noは符号語の組み合わせ番
号と、その組み合わせを構成する符号語の識別番号であ
り、一つの組み合わせを構成する符号語には同一のデー
タ語を対応させる。

第１表におけるTB,F,E,LBは符号語に関するパラメータ
であり、EXAMPLEはそのパラメータによって表わせる符
号語の一例を示す。次に第１表の符号語の組み合わせ則
について詳細に説明する。なお、符号語の組み合わせを
明確にするために、以後、符号語をCW（F,E,LB）なる表
記を用いて記述する。また、符号語CW（F,E,LB）におけ
る１を０、０を１にすべて置き換えた符号語を符号語CW
（F,E,LB）の裏パターンと呼び、CW（F,E,LB）′と記
す。

（1.1）Ｆ≠1,E≠1,TB＝1,LB＝１の符号語CW（F,E,
1）はその裏パターンCW（F,E,1）′と、CW（F,E,1）と
F,E,TBの値が等しく、LB＝０の符号語CW（F,E,0）と、
その裏パターンCW（F,E,0）′と組み合わせる。

（CW−No＝1.1,1.2,1.3,1.4,4.1,4.2,4.3,4.4,13.1,13.
2,13.3,13.4,16.1,16.2,16.3,16.4）（1.2）Ｆ≠1,E≠1,TB＝１の符号証CW（F,1,X）は、
その裏パターンCW（F,1,X）′と組み合わせる。なお、
Ｘは０よび１のいずれをも表わす。

（CW−No＝2.1,2.2,3.1,3.2,14.1,14.2,15.1,15.2）（1.3）Ｆ＝1,E≠1,TB＝1,LB＝１の符号語CW（1,E,
1）は、CW（1,E,1）とF,E,TBの値が等しく、LB＝０の符
号語CW（1,E,0）と組み合わせる。

（CW−No＝5.1,5.2,6.1,6.2,11.1,11.2,12.1,12.2）（1.4）Ｆ＝1,E＝１の符号語CW（1,1,X）とその裏パ
ターンCW（1,1,X）′は他の符号語とは組み合わせない
で、単独でデータ語に対応させる。

（CW−No＝7.1,8.1,9.1,10.1）以上示した（1.1）〜（1.4）の符号語の組み合わせによ
り、第４図に見られるように、符号語を接続した場合に
おいても必ずd,k制限を満たすことができる。12ビット
の符号語の内、前記（Ｉ），（II）の条件を満たす符号
語のみに対して、（1.1）〜（1.4）に従って組み合わせ
を行った結果得られる符号語の組数は、計算機を用い26
4であることが容易に確かめられる。

したがって、８ビットのデータ語数が256であることか
ら、本発明のｄ＝2,k＝10を満たす12ビットのRLL符号は
８ビットのデータ語をもれなく符号変換できる。

なお、第４図の“PARAMETERS"において、E,LBは第３図
の第１符号語W1のＲブロックに関する値であり、Ｆは第
３図のW2のＬブロックに関する値であり、ＹはW2のＦ≠
１の場合において、W2を裏パターンにする場合はＹ＝
“1"、表パターンにする場合はＹ＝“0"とする値であ
り、Ｓはd,k制限を満たすために先行する符号語W1を置
き換える場合にのみ有効なパラメータであり、LB＝Ｓな
るW1の方を選ぶ。また“−”はW1には無関係であること
を示し、第４図における“EXAMPLE"は前記各パラメータ
の値に対応する、W1のＲブロック,W2のＬブロックの状
態を例示している。

第４図に示す符号語どうしの接続則をまとめると次のよ
うになる。なお、W1に先行する符号語W0及びW0に続く符
号語W1のTBは既に確定しているものとする。

（I.1）（W2のＦ＝０）又は（W1のＥ＝０かつW2のＦ
＝２）のとき、W2のTB＝W1のLBとなるようにW2を選択し
て用いる。

（I.2）（W1のＦ１かつW2のＦ＝２）のとき、W2のT
B≠W1のLBとなるようにW2を選択して用いる。

（I.3）（W2のＦ＝１かつW1のＥ＝０）のとき、W1のT
Bを変えることなくW1のLB＝W2のTBとなるようにW1を選
択して用いる。

（I.4）（W2のＦ＝１かつW1のＥ＝１）のとき、W1,W2
共そのまま用いる。

（I.5）（W2のＦ＝１かつW1のＥ＝２）のとき、W1のT
Bを変えることなくW1のLB≠W2のTBとなるようにW1を選
択して用いる。

上記（I.1）は第４図No.＝1,2,5〜8,15,16に相当し、こ
の場合、LB＝TBであるから接続部における同一２進値の
連続ビット数をBLENはBLEN＝ｒ＋ｌとなる。

ここで、Ｆ＝０のとき、前記定義よりｌ＝１であるか
ら、BLEN＝１＋ｒとなり、１ｒ９であるからｄ＝２
BLEN10＝ｋとなって、d,k制限を満たす。

一方、Ｅ＝0,F＝２のとき、前記定義よりｒ＝1,7ｌ
９であるからｄ＜７BLEN＝ｒ＋ｌ＝１＋ｌ10＝ｋと
なりd,k制限を満たす。

上記（I.2）は第４図におけるNo.＝13,14,19,20に相当
し、このとき、LB≠TBであり前記定義よりＥ１（２
ｒ９）,F＝２（７ｌ９）であるからd,k制限を満
たす。

上記（I.3）は第４図におけるNo.＝3,4に相当し、この
とき、LB＝TBであるから前記BLEN＝ｌ＋ｒとなるが、前
記定義よりＥ＝０（ｒ＝１）,F＝１（２ｌ５）であ
るからｄ＜３BLEN７ｋとなってd,k制限を満た
す。

上記（I.4）は第４図におけるNo.＝９〜12に相当し、LB
≠TBの場合（No.10,11）は前記定義よりＥ＝１（２ｒ
５）,F＝１（２ｌ５）であるからd,k制限を満た
す。

一方、LB＝TBの場合（No.9,12）は前記BLEN＝ｒ＋ｌと
なるが、４ｒ＋ｌ10であるからｄ＜４BLEN10＝
ｋとなり、d,k制限を満たす。

上記（I.5）は第４図におけるNo.＝19,20に相当し、こ
のときLB≠TBであり、前記定義よりＥ＝２（７ｒ
９）,F＝１（２ｌ５）であるから、d,k制限を満た
す。

以上示したように、前記（1.1）〜（1.4）の符号語の組
み合わせと、（I.1）〜（I.5）の接続則により、ｄ＝2,
k＝10を満たすRLL符号を得る。

なお、上記接続則（I.3）及び（I.5）でW1のTBを変化さ
せないのは、W1のTBまで変化させると、W1に先行する符
号語W0、あるいはW0よりも前の符号語にまで逆上って制
御しなければならなくなるからである。

又、W1を変化させる場合（I.3），（I.5）,W1のＥ≠
１）においては、前記符号語の組み合わせ（1.1），
（1.3）からわかるように、Ｅ≠１の符号語に関してはT
B,Fの値が等しく、LB＝０とLB＝１の符号語を必ず組み
合わせているので、W1を置き換えてもW1のＬブロックに
関するパラメータは不変であり、したがってW1に先行す
る符号語W0とW1の接続部における同一２進値の連続ビッ
ト数は、やはり２以上10以下になりd,k制限を満たす。

次に、本発明の実現化手段について第１図を用いて説明
する。第１図において、データ語保持回路１は周期的に
送られてくる８ビットのデータ語を順々に保持する。デ
ータ語保持回路１の出力は、符号語生成回路２および符
号語生成回路３の入力とする。符号語生成回路２では、
前記TB＝１なる前記符号語CW（F,E,0）（Ｆ＝0,1,2,E＝
0,1,2）と、TB＝０なる前記符号語CW（1,E,0）（Ｅ＝0,
1,2）、および、それらの符号語のL,Rブロックに関する
パラメータF,Eを生成する。ここで、符号語生成回路２
の出力に現れる符号語をCWiaとする。一方、符号語生成
回路３では、TB＝１なる符号語CW（F,E,1）（Ｆ＝0,1,
2,E＝0,2）と、TB＝０なる符号語CW（1,E,1）（Ｅ＝0,
2）を生成しする。ここで、符号語生成回路２の出力に
現れる符号語をCWibとする。なお、符号語CWiaとCWibは
ともにシリアルで送出する。

符号語CWiaとCWibは第１表に従って組み合わせた符号語
であり、それらのＬブロックを構成する２進値TBが互い
に等しいものを選ぶ。さらにTB＝１なる符号語Ａとその
裏パターンＡ′を組み合わせている場合には、符号語Ａ
を生成するものとする。なお、第１表において、他の符
号語と組み合わせない符号語については、符号語生成回
路２で生成するのと定める。

保持回路４および保持回路５は、先行する符号語W1のＲ
ブロックに関するパラメータE,LBの値を保持する。な
お、LBの値は、符号語の最終ビットの値でよい。

Ｙ生成回路６は、第４図に従ってW2を裏パターンにする
か否かを制御する値Ｙを生成する（Ｙ＝1:裏パター
ン）。

排他的論理和（EXOR）ゲート７の出力にはＹの値に応じ
て、CWia^＊｛＝CWia（Ｙ＝０），またはCWiaの裏パター
ンCWia′（Ｙ＝１）｝が現れ、同じくEXORゲート７の出
力にはCWib^＊｛＝CWib（Ｙ＝０），またはCWibの裏パタ
ーンCWib′（Ｙ＝１）｝が現れる。この後、符号語CWia
^＊は12ビット遅延回路９へ、符号語CWib^＊は12ビット遅
延回路10へそれぞれ送られる。

一方、CWia^＊の先頭ビットTBの値を保持するのが保持回
路11である。保持回路11の出力と、符号語生成回路２の
出力である符号語CWiaのＬブロックに関するパラメータ
Ｆと、先行する符号語W1のＲブロックに関するパラメー
タE,LBを保持している保持回路４と保持回路５の出力と
を用いて、第４図に従って、W1として12ビット遅延回路
９の出力を選ぶならばＳ＝０、12ビット遅延回路10の出
力を選ぶならばＳ＝１とする値Ｓを生成するのがＳ生成
回路12である。

スイッチ13は、Ｓの値に応じて12ビット遅延回路９の出
力と、12ビット遅延回路10の出力を選択して送出する。
この結果、スイッチ13の出力には、符号語CW_{（ｉ−１）}
＊（＝CW_{（ｉ−１）ａ}＊またはCW_{（ｉ−１）ｂ}＊が現
れ、第１表に従って組合わせた符号語を、第４図に従っ
て接続することができる。

以上示したように、第１図の回路構成によって８ビット
の符号語を12ビットのデータ語に変換し、変換後の12ビ
ットのデータ語どうしを接続して生じるビット列におけ
る同一進値の連続ビット数を、２以上10以下に制限でき
る。

第１図において、符号語生成回路2,3は前記符号語生成
手段に対応し、Ｙ生成回路６とEXORゲート7,8が前記第
１の選択手段に対応し、12ビット遅延回路9,10が前記遅
延手段に対応し、Ｓ生成回路12とスイッチ13が前記第２
の選択手段に対応する。

発明の効果本発明は、８ビットのデータ語を12ビットの符号語に直
接符号変換して、Tw＝0.667T、ｄ＝2,k＝10なる高密度
記録に適した性能を有するRLL符号を、非常に簡単な回
路構成で実現した。この結果、８ビットを単位とするデ
ィジタルデータの符号変換に関しては、復号時の一語の
符号語誤りが２語に拡大することはなくなり、従来に比
べてデータ語の復号誤り率を改善できる。したがって、
高密度記録を必要とするディジタルVTRや光ディスクな
どに特に効果が高く、極めて小さな回路規模で実現でき
ることと併せて、本発明の実用上の効果は大きい。

説明の都合上、NRZL記録を前提にしたがNRZI記録の場合
にも容易に適用できることは言うまでもない。

【図面の簡単な説明】

第１図は本発明を実現する回路構成の一例を示すブロッ
ク図、第２図は符号語の構造を示す説明図、第３図は符
号語どうしの接続を示す説明図、第４図は符号語どうし
の接続則の説明図である。 2,3……符号語生成回路（符号語生成手段）、６……Ｙ
生成回路、7,8……EXORゲート、9,10……12ビット遅延
回路（遅延手段）、12……Ｓ生成回路、13……スイッ
チ。

Claims

【特許請求の範囲】

【請求項１】８ビットのデータ語を12ビットの符号語に
変換する符号変換装置であって、８ビットのデータ語入
力に対する符号変換出力の12ビットの符号語どうしを接
続して得るビット列において、同一２進値の連続ビット
数を２以上で、10以上のｋ以下に制限するために、前記
８ビットのデータ語入力に対して少なくとも１語の12ビ
ットの符号語を生成する符号語生成手段と、前記符号語
生成手段の出力を選択する第１の選択手段と、前記符号
語選択手段の出力を遅延させる遅延手段と、前記遅延手
段の出力を選択する第２の選択手段とを備えることを特
徴とする符号変換装置。