JPS63229921A - 符号変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ディジタル信号の記録に用いて好適なるラン
レングスリミテッド（Ｒｕｎ　ＬｅｎｇｔｈＬｉｍｉｔ
ｅｄ）符号を実現するための符号変換装置に関する。

従来の技術 磁気テープやディスクなどにディジタルデータを高密度
に記録する場合、通常、ランレングスリミテッド符号（
以下、ＲＬＬ符号と記す）を用いる。ＲＬＬ符号とはｍ
ビットのデータ語をｎビットの符号語に変換し、変換後
のｎビットの符号語どうしを接続した結果得られるビッ
ト列における同一２進値の連続ビット数を、ｄ以上に以
下に制限する符号を言う。

データ語の１ピット長をＴとすると、高密度記録に適し
たＲＬＬ符号に望まれる条件として次の３点が知られて
いる。

（１）検出窓幅Ｔｗ（＝ｍ／ｎ−Ｔ）が大であること（
２）最小反転間隔Ｔｍ　ｉｎ　（＝ｄ−Ｔｗ　）が大で
あること （３）最大連続ピット数ｋが小であること検出窓幅Ｔｗ
が大である程、再生過程でのンツタやピークシフトなど
の時間軸変動の復号誤り率に対する影響が小さく、最小
反転間隔Ｔｍ１ｎが大である程、記録・再生系の高周波
数成分遮断特性の影響を受けにくく、最大連続ビット数
ｋが小である程、再生信号からクロック情報を抽出する
セルフクロック機能が得易い。

従来、上記観点から種々のＲＬＬ符号が開発されており
、２／３変換変換上Ｆｒａｎａｓｚｅｋ　ｅｔ　ａｌ、
。

ＵＳＰ　３，８８９，８９９　）もその一つである６２
／３変換符号は前記定義に従えば、ｄ＝２　、　ｋ＝９
　。

Ｔｗ＝　０．６６７Ｔであり、２ビットのデータ語を３
ビットの符号語に変換する場合と、４ビットのデータ語
をθビットの符号語に変換する場合を切り換える可変長
のＲＬＬ符号である。

発明が解決しようとする問題点 前記２／３変換変換上、前記（１）〜（３）の条件を良
く満たしている優れたＲＬＬ符号であるが、２／３変換
と４４変換を併用している。このため、例えば５ビット
で表わされるディジタルデータの符号変換に際しては、
データ語の区切が５ビット１語のデータの２語にまたが
ることがある。このような場合には、復号時における符
号語１語の誤りが５ビットのデータの２語に伝搬（拡大
）する。

高密度記録を行っても復号誤り率を劣化させないことを
目的としてＲＬＬ符号を用いるにもかかわらず、前記２
／／３変換符号が可変長のＲＬＬ符号であるために、か
えって復号誤シを拡大してしまう。これは解決しなけれ
ばならない重大な問題である。

本発明の目的は、前記従来例の問題点を解消し、しかも
前記従来例と等しいｄ　（＝　２　）　、　Ｔｗ（＝０
．６６７Ｔ）を有する固定長のＲＬＬ符号を実現する符
号変換装置を提供することである。

問題点を解決するための手段 本発明は、５ビットのデータ語を９ビットの符号語に変
換する符号変換装置であって、前記５ビットのデータ語
入力に対する符号変換出力の符号語どうしを接続して得
るピット列において、同一２進値の連続ビット数を２以
上に制限するために、前記５ビットのデータ語入力に対
して９ビットの符号語を生成する第１の符号語生成手段
と、直前の符号語に関する情報と前記第１の符号語生成
手段の出力の符号語に関する情報に基づいて、前記第１
の符号語生成手段の出力を反転させるか否かを制御する
ための制御信号を生成する反転制御信号生成手段と、前
記反転制御信号生成手段の出力に基づいて前記第１の符
号語生成手段の出力の符号語に関して反転・不反転を制
御する第１の反転制御手段と、前記第１の反転制御手段
の出力を遅延させる第１の遅延手段と、前記５ビットの
データ語入力に対して９ビットの符号語を生成する第２
の符号語生成手段と、前記反転制御信号生成手段の出力
に基づいて前記第２の符号語生成手段の出力の符号語に
関して反転・不反転を制御する第２の反転制御手段と、
前記第２の反転制御手段の出力を遅延させる第２の遅延
手段と、前記第１の遅延手段の出力の符号語に関する情
報と前記第１の符号語生成手段の出力の符号語に関する
情報に基づいて、前記第１の遅延手段の出力の符号語と
前記第２の遅延手段の出力の符号語を選択するための信
号を生成する選択信号生成手段と、前記選択信号生成手
段の出力に基づいて前記第１の遅延手段の出力の符号語
と前記第２の遅延手段の出力の符号語を選択する選択手
段と、前記９ビットの符号語を５ビットの符号語と４ビ
ットの符号語に分割する符号語分割手段と、前記符号語
分割手段で分割された５ビットの符号語を識別するため
の４ビットを生成する仮復号手段と、前記仮復号手段の
出力４ビットと前記符号語分割手段の出力の４ビットの
符号語の合計８ビットを入力とし、前記符号語分割手段
の入力である９ビットの符号語に対応する５ビットのデ
ータ語を復号する最終復号手段を備えた符号変換装置で
ある。

作　　用 本発明は、先行する符号語Ｗ１と、Ｗｌに続く符号語Ｗ
２のいずれか一方、または、両方を制御する手段を実現
している。この結果、ＲＬＬ符号を構成する符号語数が
従来よシも増加し、従来不可能であった５ビットのデー
タ語を９ビットの符号語に直接変換して、ｄ＝２なる制
限を満たすＲＬＬ符号が得られ（Ｔｗ＝０，６６７Ｔ）
、誤りの拡大を無くしている。

実施例 次に、ｋ＝１２を一例として本発明の詳細な説明する。

なお、ｋ＝１２は従来の２／３変換符号のに＝ｓよυ大
であるが、十分セルフクロック機能が得られる値であり
、実用上何ら支障ない。説明の都合上、本発明で使用す
る符号語を分類するために、第２図に示すような符号語
の特徴を表わすパラメータを定める。つまシ、 Ｌブロック：１ビット同一２進値ＴＢが連続する符号語
の始端部 Ｒブロック二ｒピット同一２進値ＬＢが連続する符号語
の終端部 Ｂブロック：　ｂ　（＝９−１−ｒ　）ビットの符号語
の中間部 本発明で使用する符号語としては次の条件を満たすもの
に限る。

（Ｉ）１≦１≦９．１≦ｒ≦６ （Ｉ［）　　Ｂブロックにおいては完全にｄ、に制限を
満たすω）は、Ｂブロックにおいてはｄビット以上にビ
ット以下の０と１が交互に続くことを意味する（ｂ＝ｏ
を除く）。さらに、１とｒに関して次のパラメータＦ、
Ｅを導入する。

Ｆ＝Ｏ（１＝１）、Ｆ＝１　（２≦１≦６）。

Ｆ＝２（１≧７）、Ｅ＝ｏ（ｒ＝１　）。

Ｅ＝１（２≦ｒ≦６） このように定めた４つのノ（ラメータ（ＴＢ、Ｆ。

Ｅ、ＬＢ）に基づいて、符号語どうしの接続を制御する
が、この制御と言うのは、第３図に示す第１符号語Ｗ１
と第２符号語Ｗ２との接続に関して、符号語Ｗ１のＲブ
ロックと符号語Ｗ２のＬブロックによる接続部において
もｄ、に制限を満たすようにすることを意味する。以下
では、この符号語どうしの、接続に関する規則を接続部
と呼ぶ。

第　　　１　　　表 第１表に、前記４つのパラメータ（ＴＢ、Ｆ。

Ｅ、ＬＢ）に基づいて規定した、本発明における符号語
の組み合わせ則を示す。第１表において、ＣＷ−、ｃは
符号語の組み合わせ番号と、その組み合わせを構成する
符号語の識別番号であり、一つ組み合わせを構成する符
号語には同一のデータ語を対応させる。

第１表におけるＴＢ、Ｆ、Ｅ、ＬＢは符号語に関するパ
ラメータであり、例はそのパラメータによって表わせる
符号語の一例を示す。次に第１表の符号語の組み合わせ
則について詳細に説明する。

なお、符号語Ａにおける１を０，０を１にすべて置き換
えた符号語を符号語Ａの裏パターンと呼び、Ａ′と表わ
すものとする。

（１）Ｆ〆１．Ｅ＝Ｏ、ＴＢ＝１．ＬＢ＝１゜ＬＢ＝１
Ｏ符号語ＣＷ（Ｆ、ｏ、１）は、その裏パターンＣＷ（
Ｆ、ｏ、１）’と、ＣＷ（Ｆ。

ｏ、１）とＦ、Ｅ、ＴＢＯ値が等しく、ＬＢ＝。

の符号語ＣＷ（Ｆ、Ｅ、ｏ）と、その裏パターンｃＷ（
Ｆ　、　Ｏ、Ｏ）’と組み合わせる。

（ＣＷ−沈＝１） （２）Ｆ〆１　、Ｅ：１　、ＴＢ＝１の符号語ＣＷ（Ｆ
、１．Ｘ）は、その裏パターンＣＷ（Ｆ。

１、Ｘ）’と組み合わせる。なお、Ｘは○および１のい
ずれをも表わす。

（ＣＷ’−４＝２　、３　、１０　） （３３Ｆ＝１　、Ｅ＝Ｏ，ＴＢ＝１　　、ＬＢ＝１（７
）符号語ＣＷ（１，ｏ、１）は、ＣＷ（１，ｏ、１）と
Ｆ、Ｅ、ＴＢの値が等しく、ＬＢ＝Ｏの符号語ＣＷ（１
，０，０）と組み合わせる。

（ＣＷ’−屋＝４．　ｅ；　） （４）　　Ｆ＝１＋　Ｅ＝１ｏ符号１ｃＷ（１，１，Ｘ
）とその裏パターンＣＷ（１，１，Ｘ）’は他の符号語
とは組み合わせないで、単独でデータ語に対応させる。

（ＣＷ−４＝６．了、８．９） 第　　　２　　　表 第３．１表 第３．２表 以上示した（１）〜（４）の符号語の組み合わせにより
、第２表に見られるように、符号語を接続した場合にお
いても必ずｄ、に制限を満たすことができる。

９ビットの符号語の内、前記（１）の条件を満たす符号
語のみに対して、（１，１）（１，４）に従って組み合
わせを行った結果得られる符号語の組数は、第３表に示
すように６６である。なお、第３表の組合せは一例であ
り謂記（１）〜（４）の符号語の組み合せ則に従うかぎ
りどの様に組み合わせてもよい。

５ビットで表わせるデータ語数は６４であることから、
本発明のｄ＝２．に＝１２を満たす９ビットのＲＬＬ符
号は６ビソトのデータ語をもれなく符号変換できる。次
に、本発明の実現化手段について第１図を用いて説明す
る。第１図において、データ語保持回路１は周期的に送
られてくる５ビットのデータ語を順々に保持する。デー
タ語保持回路１の出力は、符号語生成回路２および符号
語生成回路３の入力とする°。符号語生成回路２では、
前記ＴＢ＝１なる前記符号語ＣＷ（Ｆ、Ｅ、０）（Ｆ＝
０．１．２．Ｅ＝０．１　）と、ＴＢ＝。

なる前記符号語ＣＷ（１，Ｅ、ｏ）（Ｅ＝ｏ、１）、お
よび、それらの符号語のり、Ｒブロックに関するパラメ
ータＦ、Ｅを生成する。ここで、符号語生成回路２の出
力に現われる符号語をＣＷｉａとする。一方、符号語生
成回路３では、ＴＢ＝１なる符号語ＣＷ（Ｆ、○＄１　
）（Ｆ＝０．１１２）と、ＴＢ＝ｏなる符号語ＣＷ（１
，０，１）を生成しする。ここで、符号語生成回路２の
出力に現われる符号語をＣＷ　ｉ　ｂとする。なお、符
号語ＣＷ　ｉ　ａとＣＷｉｂはともにシリアルで送出す
る。符号語ＣＷ　ｆ　ａとＣＷｉｂは第１表に従って組
み合わせた符号語であり、それらのＬブロックを構成す
る２進値ＴＢが互いに等しいものを選ぶ。さらにＴＢ＝
１なる符号語Ａとその裏パターンＡ′を組み合わせてい
る場合には、符号語Ａを生成するものとする。

なお、第１表において、他の符号語と組み合わせない符
号語については、符号語生成回路２で生成するものと定
める。

保持回路４および保持回路６は、先行する符号語Ｗ１の
Ｒブロックに関するパラメータＥ、ＬＢの値を保持する
。なお、ＬＢの値は、符号語の最終ビットの値でよい。

反転制御信号生成回路６は、第２表に従っ−ｙ２を裏パ
ターンにするか否かを制御する値Ｙを生成する（Ｙ＝１
：裏パターン）。

反転制御回路７の出力にはＹの値に応じて、ＣＷ’ｉ　
ａ”　（＝ＣＷｉ　ａ　（Ｖ＝Ｏ）　、またはＣＷｉａ
の裏パター／ｃＷｉａ’（Ｖ＝１））が現われ、同じく
反転制御回路８の出力にはＣＷｉ　ｂ”　（＝ＣＷｉ　
ｂ　（Ｖ＝Ｏ）またはＣＷｉｂ　ｃ７）裏パターンｃｗ
ｉｂ′（■＝１））が現われる。この後、符号語ＣＷｉ
♂は９ビット遅延回路９へ、符号語ＣＷｉｂ”は９ビッ
ト遅延回路１０へそれぞれ送られる。

一方、ＣＷｉ♂の先頭ピノ）ＴＢの値を保持するのが保
持回路１１である。保持回路１１の出力と、符号語生成
回路２の出力である符号語ＣＷｉａのＬブロックに関す
るパラメータＦと、先行する符号語Ｗ１のＲブロックに
関するパラメータＥ。

ＬＢを保持している保持回路４と保持回路６の出力とを
用いて、第２表に従って、ｗｌとして９ビット遅延回路
９の出力を選ぶならばＳ＝ｏ、９ビット遅延回路１０の
出力を選ぶならばＳ＝１とする値Ｓを生成するのが選択
信号生成回路１２である。

選択回路１３は、Ｓの値に応じて９ビット遅延回路９の
出力と、９ビット遅延回路１ｏの出力を選択して送出す
る。この結果、選択回路１３の出力には、符号語ＣＷ（
ｉ−１）”　（：ＣＷ（ｔ　、１）ａ　ｍ　、　ｊたは
ＣＷ（ｉ−１）ｂりが現われ、第１表に従って組み合わ
せた符号語を、第２表に従って接続することができる。

以上示したように、第１図の回路構成によって８ビット
の符号語を９ピツｉ・のデータ語に変換し、変換後の９
ビットのデータ語どうしを接続して生じるビット列にお
ける同一２進値の連続ピット数を、２以上１２以下に制
限できる。

次に、９ビットの符号語から５ビットのデータ語を復号
する復号回路について説明する。

従来の復号法では復号対象の９ビットを直接５ビットの
データ語に復号しなければならない。この復号をＲＯＭ
　（Ｒｅａｄ　０ｎｌｙ　Ｍｅｍｏｒｙ）で行うものと
すると、ＲＯＭに必要な容量は２Ｘ６＝３ｋｂｉｔｓで
ある。

一方、本発明で用いる復号回路に必要なＲＯＭの容量は
およそ１．６ｋｂｉｔｓに縮小できる。以下、本発明の
復号回路を第４図を用いて詳細に説明する。

第　　　４　　　表 第４図において、先ず、ビット列をパラレルデータに変
換するためのシリアル・パラレル変換回路１４の出力を
、符号語単位で保持する保持回路１５の出力には、９ビ
ットの符号語が現われる。

次いで、この復号対象の９ビットを５ビットと４ビット
の２つのビット列に分割する。このとき、第１表の符号
語の前５ビットのビットパターンは第４表に示す１６通
りであり、各ビットパターンは４ビットで識別できる。

仮復号回路１６は９ビットの符号語の前５ビットの入力
に対応する４ビットの識別番号を出力とする。

仮復号回路１６からの４ビットと保持回路１６の下位４
ビットの合計８ビットの値は最終復号回路１７の入力と
なる。

この８ビットは復号対象の９ビットの符号語の識別番号
であるから、最終復号回路１７は入力の９ビットに対応
するｅビットのデータ語を復号するように定めておけば
良い。

以上示した復号に要するＲＯＭの容量は、次のようにな
る。先ず仮偵号に（２Ｘ　４）　＝１２８ビソト、最終
復号に２　Ｘ　６＝１．５　ｋｂｉｔｇである。

したがって、復号に要するＲＯＭの容量は約１６００ｂ
ｉｔｓ　となり、従来の約１／２になる。

発明の効果 本発明は、５ビットのデータ語を９ビットの符号語に直
接符号変換して、Ｔｗ＝０．６６７Ｔ、ｄ＝２なる高密
度記録に適した性能を有するＲＬＬ符号を、非常に簡単
な回路構成で実現した。この結果、５ビットを単位とす
るディジタルデータの符号変換に関しては、復号時の一
語の符号語誤りが２語に拡大することはなくなシ、従来
に比べてデータ語の復号誤り率を大きく改善できる。

さらに、仮復号と最終復号を組み合わせる２段階の復号
法により、従来の復号法に比べて復号に必要なＲＯＭの
容量を約１／２に低減できる。

以上のように、本発明は記録再生特性に優れるＲＬＬ符
号を実現するのみならず、実用化も非常に容易であると
いう優れた特長を備えている。したがって、高密度記録
を必要とするディジタルＶＴＲや光ディスクなどに特に
効果が高く、極めて小さな回路規模で実現できることと
併せて、本発明の実用上の効果は大きい。

なお、説明の都合上ＮＲＺＬ記録を前提に説明したが、
ＮＲＺＩ記録の場合にも容易に適用できることは言うま
でもない。

【図面の簡単な説明】

第１図は本発明を実現する回路構成の一例を示すブロッ
ク図、第２図は符号語の構造を示す説明図、第３図は符
号語どうしの接続を示す説明図、第４図は復号回路のブ
ロック図である。 １・・・・・・データ語保持回路、２，３・・・・・・
符号語生成回路、４，５．１１・・・・・・保持回路、
６・・・・・・反転制御信号生成回路、７，８・・・・
・・反転制御回路、９゜１ｏ・・・・・・遅延回路、１
２・・・・・・選択信号生成回路、１３・・・・・・選
択回路。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第２
図 第３図 第４図

Claims (1)

【特許請求の範囲】
1. ６ビットのデータ語を９ビットの符号語に変換する符号
   変換装置であって、前記６ビットのデータ語入力に対す
   る符号変換出力の符号語どうしを接続して得るビット列
   において、同一２進値の連続ピット数を２以上に制限す
   るために、前記６ビットのデータ語入力に対して９ビッ
   トの符号語を生成する第１の符号語生成手段と、直前の
   符号語に関する情報と前記第１の符号語生成手段の出力
   の符号語に関する情報に基づいて、前記第１の符号語生
   成手段の出力を反転させるか否かを制御するための制御
   信号を生成する反転制御信号生成手段と、前記反転制御
   信号生成手段の出力に基づいて前記第１の符号語生成手
   段の出力の符号語に関して反転・不反転を制御する第１
   の反転制御手段と、前記第１の反転制御手段の出力を遅
   延させる第１の遅延手段と、前記６ビットのデータ語入
   力に対して９ビットの符号語を生成する第２の符号語生
   成手段と、前記反転制御信号生成手段の出力に基づいて
   前記第２の符号語生成手段の出力の符号語に関して反転
   ・不反転を制御する第２の反転制御手段と、前記第２の
   反転制御手段の出力を遅延させる第２の遅延手段と、前
   記第１の遅延手段の出力の符号語に関する情報と前記第
   １の符号語生成手段の出力の符号語に関する情報に基づ
   いて、前記第１の遅延手段の出力の符号語と前記第２の
   遅延手段の出力の符号語を選択するための信号を生成す
   る選択信号生成手段と、前記選択信号生成手段の出力に
   基づいて前記第１の遅延手段の出力の符号語と前記第２
   の遅延手段の出力の符号語を選択する選択手段と、前記
   ９ビットの符号語を５ビットの符号語と４ビットの符号
   語に分割する符号語分割手段と、前記符号語分割手段で
   分割された５ビットの符号語を識別するための４ビット
   を生成する仮復号手段と、前記仮復号手段の出力４ビッ
   トと前記符号語分割手段の出力の４ビットの符号語の合
   計８ビットを入力とし、前記符号語分割手段の入力であ
   る９ビットの符号語に対応する６ビットのデータ語を復
   号する最終復号手段を備えることを特徴とする符号変換
   装置。