JPH0783360B2

JPH0783360B2 - 同期方式

Info

Publication number: JPH0783360B2
Application number: JP62023194A
Authority: JP
Inventors: 正弘松本; 晃渡辺; 和雄大橋
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1986-06-27
Filing date: 1987-02-03
Publication date: 1995-09-06
Anticipated expiration: 2010-09-06
Also published as: JPS6399646A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、ローカルエリアネットワーク（LAN）等で
回線交換を実現するため、ネットワークノード間でクロ
ックを同期化する同期方式に関するものである。

〔従来の技術〕

LAN等で回線交換を実現するためには、少なくとも送信
側及び受信側ノードに接続された端末相互間の通信速度
を同期化する必要があり、これは従来、時分割多重（TD
M）方式により実現されていた。即ち、端末が接続され
るノード以外に、ネットワーク全体の同期化等を管理す
る制御装置をネットワーク上に置き、複数のタイムスロ
ットを有する固定長のフレームの特定のタイムスロット
を上記制御装置の制御により対応する送受信ノードに割
り当てることにより、当該送受信ノードが常に特定のタ
イムスロットを占有するようにして割り当てられたタイ
ムスロット数に応じた通信速度での回線交換が実現され
ている。

また、トークンリングやトークンバス等のパケット多重
方式のネットワークにおいて回線交換を実現したものは
これまで見られなかったが、本出願人による昭和61年５
月14日付出願の「データ転送制御方式」により、ネット
ワーク全体にわたって同期が確立されていることを前提
として、送受信バッファの転送遅延を制御することによ
り回線交換を実現可能としたものが提案されている。

〔発明が解決しようとする問題点〕

しかしながら、従来の回線交換ネットワークにおいて
は、ネットワークは全体にわたって同期化されており、
また、回線交換サービスの速度はネットワーク内の通信
速度に依存していた。逆に云えば、各種の回線速度の公
倍数からネットワークの通信速度が決定されており、こ
の通信速度によってネットワークノード間に同期を確立
していた。

従って、従来の方式によれば、ネットワーク上に制御装
置を設けてネットワーク全体にわたった同期を確立する
必要があり、また、回線交換サービスの速度もネットワ
ーク内の通信速度に依存せざるを得ないなどという問題
点を有していた。

この発明は、上記のような問題点を解消するためになさ
れたもので、ネットワーク内の通信速度に依存すること
なく、トークンリングやトークンバス等のパケット多重
ネットワークで回線交換を可能とするため、ネットワー
ク内の特定のノード間で同期を確立することができる同
期方式を得ることを目的としている。

〔問題点を解決するための手段〕

この発明に係る同期方式は、パケット多重ネットワーク
において、ノード間にクロック同期を確立する際に同期
のマスタとして機能するノードは、当該ノードに接続さ
れた端末に基本クロックを供給するとともに当該基本ク
ロックの位相情報を所定ビットのディジタル情報として
生成する基本クロック生成手段６を備え、上記ディジタ
ル位相情報をパケットとしてネットワーク上に送出し、
同期のスレーブとして機能するノードは、上記基本クロ
ックに同期したクロックを再生する基本クロック再生手
段７を備え、ノード間の同期を確立するようにしたもの
である。

〔作用〕

この発明においては、トークンリングやトークンバス等
のパケット多重ネットワークのノード間にクロック同期
を確立する際に、同期のマスタとして機能するノードが
端末に供給される基本クロック（マスタクロック）のデ
ィジタル位相情報を基本クロック生成手段６により生成
して、これを相手側ノード宛のパケットにしてネットワ
ーク上に送出する。一方、同期のスレーブとして機能す
るノードは上記ディジタル位相情報を受信し、基本クロ
ック再生手段７により上記マスタクロックに同期したス
レーブクロックを再生し、これを端末に供給する。これ
により特定のノード間の同期が確立される。

〔発明の実施例〕

以下、この発明の一実施例を図について説明する。第１
図はノードとなる要部の構成を示す図であり、図におい
て、１はノードであり、上記のようなネットワークを形
成する伝送線路11にトランシーバ２により接続されてい
る。３は送受信制御回路であり、ネットワークの方式に
応じた媒体アクセス制御と後述の基本クロック位相情報
を含むデータの送受信制御機能を有するものである。４
は送信データバッファで、端末インタフェース線路12を
介して接続された端末13からの送信データを一時的に蓄
積するもので、この送信データバッファ４に蓄積された
データは当該ノード１がトークンの着信等により送信権
を獲得すると伝送線路11にバースト的に送出される。５
は受信データバッファで、端末13に宛てたデータを伝送
線路11から受信し、これを蓄積して端末13へ連続的に送
出する。ここで、伝送線路11上の通信速度は端末13の通
信速度に比して十分に高速であり、端末インタフェース
線路12上の連続的なデータストリームは、伝送線路11上
を時間圧縮された形でバースト的（断続的）に流れるデ
ータストリームに対応する。なお、パケット多重ネット
ワークにより回線交換を実現するためには、受信データ
バッファ５のアンダーフローやオーバフローを防止して
連続的なデータストリームを保証することが重要となる
が、これは本出願人による前述の「データ転送制御方
式」に述べられているような送受信バッファの制御によ
り可能である。一方、６は基本クロック生成回路、７は
基本クロック再生回路で、本発明の同期方式を実現する
ための手段となる特徴的な回路である。この実施例で
は、当該ノード１がクロックマスタとなる場合には、基
本クロック生成回路６の機能が利用され、ノードがクロ
ックスレーブとなる場合には基本クロック再生回路７の
機能が利用される。８はセレクタ回路であり、端末13へ
基本クロック生成回路６のマスタクロック14を供給する
か、基本クロック再生回路７のスレーブクロック15を供
給するかはオペレータ等により設定されるセレクタ制御
信号９によって切替えることができる。なお、端末13に
対して、マスタクロック14,スレーブクロック15の双方
を供給し、端末13の送信機能をマスタクロック14で動作
させ、受信機能をスレーブクロック15で動作させる構成
も考えられるが、クロックの選択の問題は本発明の目的
ではない。10は上記送受信データバッファ4,5及びセレ
クタ回路８と端末13とのインタフェースをとる端末イン
タフェース回路であり、端末インタフェース線路12とし
て例えばRS232Cの如き標準的なインタフェースを端末13
に提供する。

第２図は本実施例における前記基本クロック生成回路６
の構成例を示す図である。図において、61は発振回路、
62は中間出力が得られる分周回路であり、この例では８
分周回路としており、最終出力が端末13に供給されるマ
スタクロック14となるとともに各分周段π/8,π/4,π/
2,πの４ビットのディジタル値が上記マスタクロック14
の位相情報として送受信制御回路３へ出力される。即
ち、上記分周回路62はマスタクロック14を生成する機能
とそのディジタル位相情報を生成する機能とを一つの回
路により実現するものである。

第３図は、上記分周回路62の入力，中間出力および最終
出力、即ちマスタクロック14のタイムチャートを示した
ものであり、マスタクロックの１周期（２π）の位相が
π/8ステップ、即ち４ビットでディジタル化されること
を示している。マスタノードが上記マスタクロック14の
位相情報を送信する場合は、このディジタル位相の最新
データ、即ち送信時点のディジタル位相情報（マスタ位
相情報）を送信する。

第４図は本実施例における前記基本クロック再生回路７
の構成例を示す図である。図において、71はマスタノー
ドから送信され送受信制御回路３を介して入力される前
記ディジタル位相情報を保持する４ビットのマスタ位相
レジスタ、72はスレーブクロック15のディジタル位相情
報を保持するスレーブ位相レジスタであり、上記各レジ
スタ71,72はマスタ位相情報受信の度に送受信制御回路
３から出力される位相情報受信パルス31によって保持内
容が更新される。73は減算器で、上記各レジスタ71と72
の位相差を出力し、この位相差はD/Aコンバータ74でア
ナログ電圧に変換されて電圧制御発振器（VCO）75に与
えられ、その発振周波数を制御する。電圧制御発振器75
の出力は、第２図と同様な分周回路76に入力され、この
分周回路76は端末13に供給するスレーブクロック15を生
成すると同時に当該スレーブクロック15のディジタル位
相情報を生成し、これをスレーム位相レジスタ72に供給
する。即ち、この基本クロック再生回路７は、位相情報
がサンプリングされて比較される点を除き、従来のPLL
と基本的な差異はなく、サンプリング周期に比して位相
差の変動が十分小さければ、サンプリング定理によって
スレーブ位相はマスタ位相にロックできる。

また、第５図は基本クロック再生回路の第２の実施例の
構成を示す図である。図において、76Aは再生用クロッ
クを所定の比率で分周り、スレーブクロック15を出力す
ると同時にスレーブ位相情報を出力る可変分周回路、73
Aはマスタノードから送信され送受信制御回路３を介し
て入力されるマスタ位相情報と前記スレーブ位相情報を
減算して、マスタ位相情報とスレーブ位相情報との間の
誤差を得、この誤差情報の全部または一部を位相制御情
報として上記分周回路76Aに与える演算回路としての減
算器である。

このような構成において、位相情報受信パルス31はマス
タ位相情報が受信される度に発生し、その瞬間の位相制
御情報71Aの値を保持するために可変分周回路76Aに与え
られる。可変分周回路76Aはこの保持した値に従ってス
レーブ位相を調整し、マスタ位相との誤差を一定に保つ
ように動作する。即ち、マスタ位相に対してステーブ位
相が遅れていれば位相制御情報71Aは正の値を示し、こ
の時、可変分周回路76Aは分周比を下げてスレーブ位相
を進める修正を施す。逆に、マスタ位相に対してスレー
ブ位相が進んでいれば位相制御情報71Aは負の値を示
し、この時、可変分周回路76Aは分周比を上げてスレー
ブ位相を遅らせる修正を施す。第６図は誤差情報のリス
トであり、４ビットの位相情報を16進で示している。第
６図から誤差情報が０〜７（正の値）の時、マスタ位相
に比しスレーブ位相が等しいか遅れており、誤差情報が
８〜Ｆ（負の値）の時、マスタ位相に比してスレーブ位
相が進んでいることが判る。従って、誤差情報の正，負
の符号ビット（π相情報）だけを利用して可変分周回路
76Aを制御することができる。第５図では、誤差情報の
π相を位相制御情報71Aとして用いている。

第７図は可変分周回路76Aの構成例の詳細図であり、非
常に良く知られた回路である。

第７図において、ANDゲートG2の出力が常に“H"であれ
ば、Ｊ−ＫフリップフロップFF3は再生用クロック63を
単に２分周に、後段の同期式４ビットカウンタC1および
C2とともに全体として512分周回路を構成する。

第８図はスレーブ位相の遅れを修正する場合の可変分周
回路76Aの動作を示すタイムチャートである。

第８図を参考にして、第７図の可変分周回路の動作を説
明する。

スレーブ位相がマスタ位相に比して遅れている時、位相
制御情報71Aは“L"であり、位相情報受信パルス31の後
縁（立上り）でFF1aがセットされる。FF1aのＱ出力が
“H"となり、FF3のＱ出力が“L"であればAND条件が成立
して、G1aの出力が“H"となる。この状態で再生クロッ
ク63が発生するとその後縁（立下り）でFF3のＱ出力は
“H"に変換し、FF2aのＱ出力も“H"になると同時にFF1a
はリセットされる。さて、FF2aがセットされているとAN
DゲートG2の出力は“L"となるため、次の再生用クロッ
クの発生に対して、FF3の状態は不変であり、Ｑ＝“H"
を保持する。従って、次段の同期式４ビットカウンタC1
に対してキャリー入力（CI）が２クロック連続で与えら
れることによってπ/512相当の進み制御がなされる。第
８図において、点線は可変分周制御がなされない場合の
FF3およびC1（π/128相出力）の動作を示している。

第９図は、スレーブ位相がマスタ位相に比して進んでい
る場合の可変分周回路の動作を示すタイムチャートであ
り、説明は省略する。

以上のような可変分周制御により、パケット多重化ネッ
トワークを通して伝達されるマスタ位相にスレーブ位相
を追随させることができる。

可変分周回路76Aの分周段数，マスタおよびスレーブ位
相情報のビット幅は、送受信クロック偏差とマスタ位相
の伝達間隔およびマスタおよびスレーブ位相の許容誤差
から適宜決定すればよい。

次に、第10図ないし第13図に本願の同期方式の概念図及
びフレーム構成図を示して作用について説明する。

本願の同期方式は第10図に示すように、送信側クロック
（マスタクロック）によって計測された現在時刻t_nを位
相情報として受信側へ伝達することにより、受信側クロ
ック（スレーブクロック）ｔ′_ｎの遅れ進み±Δｎを補
正し、マスタクロックに同期させるものである。この
時、伝達遅延τは一定でなければならないが、伝達間隔
t_n+1−t_nは一定周期でなくとも良く、送受信クロックの
誤差の程度により、伝達間隔の最大値が規定される。伝
達遅延τはパケットが所定の伝送線路上を流れる時間で
あり、常に一定である。また、トークンリングやトーク
ンバス等のパケット多重ネットワークにおいては、トー
クン等の循環により各ノードの送信待ち時間の上限が保
証されており、基本クロック生成回路６及び基本クロッ
ク再生回路７の構成要素を上記送信待ち時間が最大とな
るときでも送受信クロックの誤差が許容できる程度に高
精度とすることにより上記条件は満足される。従って、
受信側では送信側現在時刻を受信して、t_n+1−t_n＝ｔ′
_ｎ＋１−ｔ′_ｍ，即ち誤差Δｎが一定となるようにスレ
ーブクロックを補正することによりマスタクロックに同
期させることができる。

次に第12図を用いて具体的に説明する。送信側では、発
振回路61の発振周波数が分周回路62により分周されて、
周波数foHzのマスタクロックと1/8πステップで量子化
された位相情報θｏが生成され、送信時点tiの位相情報
θｏ（ti）がサンプリングされて第11図に示す如きフレ
ーム構成でネットワーク上に送信される。この位相情報
θｏ（ti）はネットワーク伝達遅延τを置いて受信側に
到達し、送受信制御回路３内の受信レジスタ3aで直並列
変換される。この時、送受信制御回路３から受信フレー
ムのフレーム種別FCに基づく位相情報受信パルス31が発
せられ、このタイミングで上記位相情報θｏ（ti）がマ
スタ位相レジスタ71に保持されるとともに、周波数fcHz
のスレーブクロックのti＋τ時点の位相情報θｃ（ti＋
τ）がサンリングされてスレーブ位相レジスタ72に保持
される。上記各レジスタ71,72に保持された位相情報θ
ｏ（ti）とθｃ（ti＋τ）は補数回路73aと加算回路73b
とから構成される減算器73に入力されてその位相差が求
められる。そして、ディジタル値として出力される上記
位相差がD/Aコンバータ74によりアナログ値に変換され
て、電圧制御発振器75に位相差θｏ（ti）−θｃ（ti＋
τ）に比例する制御電圧として印加される。電圧制御発
振器75では上記制御電圧により位相差が一定となるよう
に発振周波数が制御され、その出力が分周回路76に入力
される。分周回路76では上記発振周波数を分周すること
によりマスタクロックに同期したスレーブクロックを生
成するとともに、その位相情報θｃが生成され、次の位
相情報受信パルス31の受信タイミングに備えられる。

ここで、同期のための条件を図において説明すると、ネ
ットワーク伝達遅延τが一定であることと、伝達間隔t
_n+1−t_nに規制されるサンプリング周波数の最小値1/
（１t_n+1−t_n）maxがサンプリング定理によりマスタク
ロックとスレーブクロッの各周波数fo,fcの最大偏差の
２倍以上であることである。前述したように、伝達遅延
τは一定であり、各クロックを高精度とすることにより
サンプリング周期に比して位相差の変動を十分小さくす
れば、スレーブ位相はマスタ位相にロックでき、ネット
ワークを介して離れて設置された特定のノード間におい
て、マスタ位相情報をネットワークを通して伝達するこ
とにより同期を確立することができる。

また、基本クロック再生手段として第５図に示す回路を
用いた場合、第13図に示す如く、フレーム構成でネット
ワーク上に送信された送信時点tiの位相情報θｏはネッ
トワーク伝達遅延τを置いて受信側に到達し、送受信制
御回路３内の受信レジスタ3aで直並列変換される。この
時、送受信制御回路３から受信フレーのフレーム種別FC
に基づく位相情報受信パルス31が発せられ、減算器73A
によって得られる位相制御情報71Aが、このタイミング
によって可変分周回路76Aに与えられ前記の可変分周制
御がなされ、マスタ位相にスレーブ位相を同期化させる
ことができる。

ノード間にクロック同期さえ確立すれば、パケット多重
ネットワークにおいて回線交換を実現することが可能と
なる。

また、本願の同期方式によれば、第11図に示したフレー
ム構成の宛先アドレスDAによって以下に示す３種類の同
期系統が可能となる。

ケース1;DAがブロードキャストアドレスの場合、１台の
マスタに全系が同期する。

ケース2;DAがマルチキャストアドレスの場合、グループ
毎にマスタを持ち、グループ毎に同期する。

ケース3;DAが個別アドレスの場合、対向ノード間毎に同
期が確立できる。

即ち、ネットワーク全体を制御する特別な制御装置を持
つことなく、従来のネットワークに任意の通信速度での
回線交換機能が付加されたネットワークが形成でき（ケ
ース１）、また、従来全く不可能とされていた異なる同
期系統が共存するネットワークを形成でき（ケース2,
3）、この場合にはネットワーク全体の同期及び通信速
度に依存することなく、夫々対応するノード間で任意の
通信速度による回線交換が実現できる。

なお、以上の説明では、基本クロック生成回路６の中に
発振回路61を持つものとしたが、ノード外から供給され
るクロックを発振回路61の出力と同様に扱い、外部クロ
ックによりノード間の同期を確立させることも勿論可能
である。

また、基本クロック生成回路６と基本クロック再生回路
７を共に有するノード１の個性例について示したが、ノ
ードによっては上記のいずれか一方のみを備えるように
してもよい。

〔発明の効果〕

以上のように、この発明によれば、パケット多重ネット
ワークを介して接続されるノード間に同期を確立でき、
しかもネットワーク内の通信速度に依ることなくマスタ
ノードの基本クロックに対してスレーブノードのクロッ
クを同期することができる。更に、ネットワーク内にマ
スタノードを複数設置し、各マスタノードから発信する
マスタ位相情報をそれぞれ異なる宛先ノード群を指定す
るマルチキャストフレームとして、あるいは個別アドレ
スを指定して送ることにより、従来全く不可能とされて
いたネットワーク内に複数の同期系統を同時に存在させ
ることが可能となり、ネットワーク全体の同期や通信速
度に依存することのない回線交換が実現される。

【図面の簡単な説明】

第１図はこの発明の一実施例によるノードのブロック構
成図、第２図は基本クロック生成回路の一例を示すブロ
ック構成図、第３図は基本クロック生成および基本クロ
ック再生回路における分周回路の動作と位相の量子化の
様子を示すタイミングチャート、第４図は基本クロック
再生回路の一例を示す構成図、第５図は基本クロック再
生回路の他の一例を示す構成図、第６図は第５図におけ
る減算器から出力される誤差情報のリストを示す図、第
７図は第５図における可変分周回路の詳細な構成を示す
構成図、第８図は第７図においてスレーブ位相の遅れが
補正される場合の可変分周回路の動作を示すタイムチャ
ート、第９図はスレーブ位相がマスタ位相に比して進ん
でいる場合の可変分周回路の動作を示すタイムチャー
ト、第10図はこの発明による同期方式の条件を説明する
ための概念図、第11図は実施例におけるフレーム構成
図、第12図は第４図に示す基本クロック再生手段を用い
た時の同期方式の動作を説明するための概要図、第13図
は第５図に示す基本クロック再生手段を用いた時の同期
方式の動作を説明するための概要図である。１……ノード、２……トランシーバ、３……送受信制御
回路、４……送信データバッファ、５……受信データバ
ッファ、６……基本クロック生成回路（基本クロック生
成手段）、７……基本クロッ再生回路（基本クロック再
生手段）、８……セレクタ回路、９……セレクタ制御信
号、10……端末インタフェース回路、11……伝送線路、
12……端末インタフェース線路、13……端末、14……マ
スタクロック（基本クロック）、15……スレーブクロッ
ク、31……位相情報受信パルス、61……発振回路、62…
…分周回路、63……再生用クロック、71……マスタ位相
レジスタ、72……スレーブ位相レジスタ、73,73A……減
算器、74……D/Aコンバータ、75……電圧制御発振器、7
6……分周回路、76A……可変分周回路。なお、図中同一符号は同一又は相当部分を示す。

Claims

【特許請求の範囲】

【請求項１】パケット多重ネットワークにおいて、ノー
ド間にクロック同期を確立する際に同期のマスタとして
機能するノードは、基本クロックの位相情報を所定ビッ
トのディジタル情報として生成する基本クロック生成手
段を備え、上記ディジタル位相情報をパケットとしてネ
ットワーク上に送出し、同期のスレーブとして機能する
ノードは、ネットワークを介して上記ディジタル位相情
報を受信して上記基本クロックに同期したクロックを再
生する基本クロック再生手段を備え、ノード間の同期を
確立するようにしたことを特徴とする同期方式。
【請求項２】ノードは基本クロック生成手段と基本クロ
ック再生手段の両方を備えて成ることを特徴とする特許
請求の範囲第１項記載の同期方式。
【請求項３】ノードは基本クロック生成手段と基本クロ
ック再生手段のいずれか一方を備えて成ることを特徴と
する特許請求の範囲第１項記載の同期方式。
【請求項４】基本クロック生成手段は、発振回路と当該
発振回路の出力周波数を分周して各分周段のディジタル
値を出力して上記基本クロックの位相情報を生成する分
周回路とから成ることを特徴とする特許請求の範囲第１
項記載の同期方式。
【請求項５】基本クロック生成手段は外部から入力され
るクロックの周波数を分周して各分周段のディジタル値
を出力して上記基本クロックの位相情報を生成する分周
回路とから成ることを特徴とする特許請求の範囲第１項
記載の同期方式。
【請求項６】基本クロック再生手段は、ネットワークを
介して受信されるディジタル位相情報を保持するマスタ
位相レジスタと、発振周波数が制御電圧により制御可能
な電圧制御発振機と、当該発振器の出力周波数を分周し
て各分周段のディジタル値を出力して上記クロックの位
相情報を生成する分周回路と、当該分周回路から出力さ
れるディジタル位相情報を保持するスレーブ位相レジス
タと、上記マスタレジスタとスレーブ位相レジスタの出
力を減算してそれらの位相差を出力する減算器と、当該
減算器のディジタル出力をアナログ電圧に変換して上記
電圧制御発振器の制御電圧として供給するD/Aコンバー
タとから成ることを特徴とする特許請求の範囲第１項記
載の同期方式。
【請求項７】基本クロック再生手段は、クロックの分周
比が可変できる可変分周回路と、ネットワークを介して
受信されるマスタ位相と受信ノードにおいて上記可変分
周回路により生成されるスレーブ位相とを比較して上記
可変分周回路の分周比を制御し、上記スレーブ位相を上
記マスタ位相に追随させる演算回路とを備えていること
を特徴とする特許請求の範囲第１項記載の同期方式。