JPH0783439B2 - 映像信号処理装置 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は映像信号をアナログ／デジタル変換器によりデ
ジタル映像信号に変換した後、画像メモリーを用いてデ
ジタル信号処理を行う映像信号処理装置に関するもの
で、特に、アナログ／デジタル変換に伴う量子化誤差を
視覚上目立たないようにするための映像信号処理装置に
関するものである。

従来の技術 近年、半導体技術の急速な発展により、大規模デジタル
回路LSI化や、ビデオレートで動作可能な高速アナログ
／デジタル変換器（以下、A/D変換器と略す）、デジタ
ル／アナログ変換器（以下、D/A変換器と略す）が実現
可能となり、民生用映像機器へのデジタル信号処理が実
現のものとなってきている。

民生用映像機器であるテレビ受像器やビデオテープレコ
ーダのデジタル化により基本性能の向上、ニューメディ
ア機器との効率的な結合、品質の安定均一性、部品点数
の削減、サービスの効率化等が図られるとともに、近年
では大容量化、低価格の著しいデジタルメモリーとメモ
リーコントロールの採用により、画面静止、親子画面
（ピクチャーインピクチャー）、マルチ画面等の種々の
機械的特徴を有したデジタル応用機器が開発されている
（「テレビ技術」1986,VOL34,P19）。

第４図は画像メモリーを利用したデジタル映像信号処理
装置の一例である。同図中で１は映像信号入力端子、２
はクロック発生部、３はクランプ回路、４はA/D変換
器、６は画像メモリー、７はメモリー制御部、８はメモ
リー制御回路に指令又はデータ等を与えるためのマイク
ロコンピュータ（マイコン）、９はデジタル／アナログ
変換器（以下D/A変換器と略す）、10は映像信号出力端
子である。

以上のように構成されたデジタル映像信号処理装置につ
いて、以下にその動作を説明する。

まず、映像信号入力端子１に入力された入力映像信号の
水平同期信号先端をクランプ回路３で所定の置位に固定
し、A/D変換器４でデジタル信号に変換し画像メモリー
６に書き込む。このとき、画像メモリー６の書込みアド
レス、読出しアドレス、書込みと読出しのタイミングの
制御はメモリー制御部７で行われ、メモリー制御部７に
よるメモリー制御により、画像の合成、画像データの間
引き、時間軸変動分の除去等の種々の機能が実現可能と
なる。又、マイクロコンピュータ（以下マイコンと略
す）８から送られるデータは、上記の種々の機能を選択
するためのモード指令や、メモリー上のアドレス指定等
のデータをメモリー制御部７に伝送するためのもので、
種々の機能の組み合わせ、選択、他機器との結合等をソ
フトウェアー的に変更、指定可能にしている。画像メモ
リー６で種々の変換処理が行われたデジタル信号は、D/
A変換器９でアナログ映像信号に変換され、映像信号出
力端子10に出力される。

なお、第４図中でクロック発生回路２ではA/D変換器4,D
/A変換器９のサンプルリングクロックを発生するととも
に、画像メモリー６の書込み、読出しタイミング、デジ
タルデータの転送等の各種タイミングパルスの生成のた
めの基準クロックにもなっている。クロック周波数は、
一般には、入力映像信号中の水平同期信号を所定の分周
比で分周したものや、入力映像信号中に含まれる搬送色
副搬送波（バースト信号）に同期した形で３〜４逓倍さ
れたものが用いられる。

上記の構成により、映像信号をデジタル化してメモリー
にストアーすることが可能となり、画像を静止させた
り、別系統の入力画像と同期を合わせたり、画像の縮
少、拡大等といった機能を有することが可能となる訳で
あるが、映像信号をA/D変換、D/A変換する際にデジタル
画像特有の画質劣化をひきおこす。

デジタル化に伴う画質劣化として最も代表的なものとし
ては、良く知られているように、量子化誤差があり現実
には階調が緩やかに変化している映像信号部分では量子
化誤差が相関をもち、量子化レベルが変化するところ
で、あたかも地図の等高線のような輪郭が見られ、これ
は偽輪郭（false contouring）と呼ばれている（「画像
デジタル信号処理」吹抜敬彦著、日刊工業新聞社、P7
7）。

例えば第５図（ａ）に示すような映像信号を量子化した
場合は、同図（ｂ）のような階段状の波形となり量子化
誤差が視覚感度の高い２次元低周波成分（低周波空間周
波数成分）となり、画面上では静止した偽輪郭成分とし
て認識される。１フレーム内の映像信号が全て第５図
（ａ）のランプ波形であった場合に、量子化後の信号
（同図（ｂ））をTV画面で観測すると第５図（ｅ）の一
点鎖線Ａのような縦縞がみられ視覚的に好ましくない状
態となる。

上述の偽輪郭は量子化ビット数として７ビットであれば
視覚的には検知できないと言われているが、多数回の演
算処理、高画質化等を実現するには８ビット以上が必要
である。よって、一般に高画質のデジタル処理を行うに
は量子化ビット数として８ビット以上が要求されること
になる。

発明が解決しようとする問題点 しかしながら、上記した構成において量子化ビット数を
８ビット以上に選定することは、画像メモリーの増大、
メモリー制御部の複雑化、A/D,D/A変換器のコストアッ
プ等につながり、現状の民生用機器では６〜７ビットの
デジタル処理を行うことが一般的であり、上述の偽輪郭
やS/N劣化等の画質劣化を生じるという問題点を有して
いた。

本発明は上記問題点に鑑み、量子化に伴い生ずる偽輪郭
現象を視覚上目立たなくし、実質上、量子化ビット数を
１ビット分増加した場合と同様な画像品質を得ることが
可能となるような映像信号処理装置を提供するものであ
る。

問題点を解決するための手段 上記問題点を解決するために本発明の映像信号処理装置
は、入力映像信号をアナログ／デジタル変換器によって
デジタル信号に変換した後、画像メモリーを用いてデジ
タル信号処理を行う映像信号処理装置において、上記入
力映像信号から水平同期信号を分離する水平同期分離回
路と、上記水平同期分離回路の出力である水平同期信号
を1/2分周する分周器と、上記1/2分周器の出力パルスが
高レベル時には、第１のクランプ電圧に上記入力映像信
号をクランプし、上記1/2分周器の出力パルスが低レベ
ル時には、上記第１のクランプ電圧にくらべて、アナロ
グ／デジタル変換時の最下位ビットの1/2相当の電圧だ
け高いか又は低い第２のクランプ電圧に上記入力映像信
号をクランプするように構成されたクランプ回路と、上
記クランプ回路の出力をデジタル信号に変換するための
アナログ／デジタル変換器とを有するという構成を備え
たものである。

作用 本発明は上記した構成により、A/D変換前の映像信号の
クランプ電圧として、最下位ビット（LSB）の1/2に相当
する入力電圧分だけ異なる第１のクランプ電圧と第２の
クランプ電圧の２種類のクランプ電圧を設定し、水平同
期信号を分周して得た制御パルスを用いて、一水平走査
期間毎に上記２種類のクランプ電圧に交互にクランプす
る。すなわち、第１の水平走査期間の入力映像信号は、
第１のクランプ電圧にクランプされ、次の第２の水平走
査期間の入力映像信号は、上記第１のクランプ電圧より
1/2LSB相当分だけ高い（又は低い）第２のクランプ電圧
にクランプされ、入力映像信号は一水平走査期間毎に1/
2LSB分の直流シフトが施される。

上述のクランプ操作により、A/D変換時の電圧比較器の
スレッシレベルが、一水平走査期間毎に1/2LSB相当分だ
け上下し、前述した偽輪郭現象が目立つように、階調の
ゆるやかな映像信号が入力された場合にも偽輪郭発生位
置が、一水平走査期間毎に交互に変化し、D/A変換後の
映像信号の偽輪郭発生は２次元周波数（空間周波数）と
して視覚上２倍になり目立たなくなる。

更に、上述のクランプ電圧の制御に加えて、A/D変換器
の画像データを１水平走査期間分だけ遅延（以下1H遅延
と略す）するように構成されたラインメモリーに導き、
1H遅延前の画像データと1H遅延後の画像データを比較
し、双方の画像データがほぼ同一である場合、すなわち
双方の画像データにライン相関性がある場合には演算部
において1H遅延前と1H遅延後の画像データの平均化（平
滑化）を行い実質上の量子化ビット数を１ビット分向上
することを可能にしている。これにより偽輪郭を視覚上
目立たなくするのみならず、量子化雑音も含めたS/N比
の向上を図ることが可能になった。

実 施 例 以下本発明の一実施例の映像信号処理装置について図面
を参照しながら説明する。

第１図は本発明の第１の実施例における映像信号処理装
置の主要ブロックを示すものである。第１図において１
は入力端子、２はクロック発生回路、４はA/D変換器、
６は画像メモリー、７はメモリー制御部、８はマイコ
ン、９はD/A変換器、10は出力端子、21はクランプ電圧
制御回路、22は水平同期分離回路、23はクランプ回路で
ある。

以上のように構成された映像信号処理装置について、以
下第１図及び第５図を用いてその動作を説明する。

まず、第１図中の入力端子１に入力された映像信号中の
水平同期信号を水平同期分離回路22で分離し、クランプ
電圧制御回路21で水平同期信号を1/2分周し、最初の一
水平走査期間は高レベルに、次の一水平走査期間は低レ
ベルになるような水平走査期間の２倍の周期をもつ制御
パルスを生成する。

更に、クランプ電圧制御回路21で生成された制御パルス
はクランプ回路23に供給され、ここで上記制御パルスが
高レベル時には第１のクランプ電圧V₁でもって入力映像
信号をクランプし、上記制御パルスが低レベル時には上
記第１のクランプ電圧より最下位ビット（LBS）の1/2に
相当する入力電圧分だけ高い（又は低い）クランプ電圧
V₂でもって入力映像信号をクランプする。これにより、
クランプ回路23で映像信号は、１水平走査期間毎に1/2L
SB相当のDC電圧差を持ってクランプされ、A/D変換器４
に供給される。

A/D変換器４では、クロック発生回路２で発生したクロ
ックパルスに応じて映像信号をサンプリングし、更にデ
ジタル信号に変換する。このとき、A/D変換器４に入力
される映像信号はA/D変換器４の比較電圧分のうち1/2LS
B相当分だけ１水平走査毎にDCシフトしてクランプされ
ているため、一水平走査期間毎にサンプリング波形が交
互に変化することになる。

そのようすを第５図を用いて説明する。第５図（ａ）は
入力映像信号であり、これをクランプ回路23でクランプ
した後、A/D変換器４でサンプリングすると、最初の水
平走査期間ではクランプ電圧V₁にクランプされていると
すれば、サンプリング後の映像信号は第５図（ｂ）のよ
うになる。

次の１水平走査期間では映像信号はクランプ電圧制御回
路21により制御されクランプ電圧V₂（V₁＜V₂）にクラン
プされるために、サンプリング後の映像信号は第５図
（ｃ）のように、一水平走査期間前の映像信号（第５図
（ｂ））くらべ1/2LSB相当分だけ上方にシフトした形で
サンプリングされる。このように、一水平走査期間内毎
にサンプリング点が1/2LSB相当分だけ振幅方向で上下し
てサンプリングされる点が本発明の映像信号処理装置の
特徴である。

上述のようにしてサンプリングされた映像信号は、A/D
変換器４で更に符号化されデジタル信号に変換された
後、前述したメモリー制御部７で制御される書込みタイ
ミングに基づいて画像メモリー６に書込まれるととも
に、アドレス制御等によりマイコン８で指定したモード
による画像データ処理が行われる。画像メモリー6,メモ
リー制御部7,マイコン８で所定の画像データ処理が行わ
れた後、読出しタイミングに基づいて画像データが読出
され、D/A変換器９でもってアナログ映像信号に変換さ
れる。

以上のように本実施例によれば、A/D変換前の映像信号
を一水平走査期間毎に、1/2LSB相当分だけ異なるクラン
プ電圧にクランプしていくことにより、量子化時に生ず
る偽輪郭現象を視覚上目立たなくすることができる。

次に本発明の第２の実施例について説明する。

第２図は本発明の第２の実施例を示す映像信号処理装置
のブロック図である。第１図の構成と異なる点は、第１
図ではクランプ回路23のクランプ電圧を１水平走査期間
毎に切り換えることにより上述した偽輪郭現象を目立た
なくしたが、第２図ではクランプ回路３のクランプ電圧
は固定値とし、その代わりにA/D変換時に使用する比較
電圧を１水平走査期間毎に1/2LSB相当分だけ上下させて
偽輪郭現象を目立たなくしている。すなわち、第２図に
おいて、クランプ回路３で所定の電圧にクランプされた
映像信号はA/D変換器４でデジタル信号に変換される訳
であるが、その際に、前述した水平同期分離回路23の出
力である水平同期信号を比較電圧制御回路24で1/2分周
し、出力パルスが高レベル時は低レベル時にくらべて比
較電圧発生回路25の比較電圧を1/2LSB相当分だけ高く設
定してA/D変換を行うように比較電圧発生回路25の比較
電圧値を制御する。これにより、第１の実施例と同様の
効果を得ることができる。

以上のように第１の実施例と第２の実施例とは偽輪郭現
象を目立たなくするという点に関し同等の効果を得るこ
とができるが、更に、偽輪郭現象を目立たなくし、S/N
比の改善をも行うためには第３図に示すような第３の実
施例が有効である。

以下に本発明の第３の実施例について第３図を用いて説
明する。同図において、１は入力端子、２はクロック発
生部、３はクランプ回路、４はA/D変換器、６は画像メ
モリー、７はメモリー制御部、８はマイコン、９はD/A
変換器、10は出力端子、22は水平同期分離回路、24は比
較電圧制御回路、25は比較電圧発生回路で、以上は第２
図の構成と同様なものである。第２図の構成と異なるの
は、A/D変換器４の後にラインメモリー27,ライン相関検
出部29,演算部28を設けた点と、上記ラインメモリー27
の制御用にラインメモリー制御部26を設けた点である。
ここでラインメモリー27は１水平走査期間だけ遅延可能
なデジタルメモリーであり、A/D変換後のデジタル映像
信号をラインメモリー27により１水平走査期間だけ遅延
した信号と、遅延前の信号をライン相関検出部29に入力
し、両信号間の差を検出することで両信号間のライン相
関量を検出する。ライン相関量が大きい、すなわち１水
平走査期間前の信号と現在の信号とがほぼ同一の場合に
は演算部28で両信号を加算し、その平均値をとり、画像
メモリー６に出力し、ライン相関両が小さい、すなわち
１水平走査期間前の信号と現在の信号とが異なる場合、
には演算部28ではA/D変換器４の出力信号をそのまま画
像メモリ６に出力する。

以上の動作を行うことにより、ライン相関量が大きい場
合は隣接する水平走査線どうしの平均化（平滑化）がお
こなわれ、前述したA/D変換時のサンプル点が１平平走
査期間毎に1/2LSB相当分だけ移動するという本実施例1,
又は２で説明した動作と相まって、視覚上は量子化ビッ
ト数が１ビット分だけ増加したことになる。例えば、ラ
イン相関を有する第５図（ａ）の映像信号を考えると、
本実施例1,又は２で前述したようにA/D変換器４でサン
プリングされた映像信号のようすは、最初の水平同期期
間では第５図（ｂ）のようになり、次の水平同期期間で
は第５図（ｃ）のようになり、これをラインメモリー27
と演算部28とによりデジタル的にライン間の平均化処理
を施した後、D/A変換器９でもってアナログ信号に変換
すると第５図（ｄ）のようになり、振幅方向の量子化の
幅は２倍となり、量子化ビット数としては実質上１ビッ
ト増加したことになる。これにより、偽輪郭現象が目立
たなくなり、量子化雑音も低減されS/N比も向上するこ
ととなる。

なお、第３の実施例において、ラインメモリー27,ライ
ン相関検出部29,及び演算部28はA/D変換後にデジタル的
に処理するものとして説明したが、A/D変換後でアナロ
グ的に処理してもよい。その際は、ラインメモリー27は
アナログ遅延素子であるCCD等を用いる必要がある。

また、第１の実施例におけるクランプ電圧制御回路21
と、第２の実施例における比較比較電圧制御回路24は、
水平同期信号を分周する分周器として説明したが、１水
平走査期間毎に、クランプ電圧又はA/D変換器の比較電
圧を切り換えることが可能であれば何でも良い。

発明の効果 以上のように本発明は、１水平走査期間毎に1/2LSB相当
分だけ異なる電圧にクランプするように構成されたクラ
ンプ回路と、上記クランプ回路制御するために、水平同
期信号を1/2分周する分周器とを設けることにより、量
子化誤差により生ずる偽輪郭現象を目立たなくし、更
に、ラインメモリーとライン相関量を検出するライン相
関検出器と、ライン相関量が大なる場合にはライン間の
相加平均をとるように構成された演算部とを付加するこ
とにより、実質上の量子化ビット数が１ビット増加した
と同等の効果を得、S/N比の向上を図ることができる。

【図面の簡単な説明】

第１図は本発明の第１の実施例における映像信号処理装
置のブロック図、第２図は本発明の第２の実施例におけ
る映像信号処理装置のブロック図、第３図は本発明の第
３の実施例における映像信号処理装置のブロック図、第
４図は従来の映像信号処理装置のブロック図、第５図は
説明図である。 21……クランプ電圧制御回路、22……水平同期分離回
路、23……クランプ回路、24……比較電圧制御回路、25
……比較電圧発生回路、26……ラインメモリー制御部、
27……ラインメモリー、28……演算部、29……ライン相
関検出部。

Claims (4)

【特許請求の範囲】
1. 【請求項１】入力映像信号をアナログ／デジタル変換器
   によってデジタル信号に変換した後、画像メモリーを用
   いてデジタル信号処理を行う映像信号処理装置であっ
   て、上記入力映像信号から水平同期信号を分離する水平
   同期分離回路と、上記水平同期分離回路の出力である水
   平同期信号を1/2分周する分周器と、上記1/2分周器の出
   力パルスが高レベル時には、第１のクランプ電圧に上記
   入力映像信号をクランプし、上記1/2分周器の出力パル
   スが低レベル時には、上記第１のクランプ電圧にくらべ
   て、アナログ／デジタル変換時の分解能電圧幅の1/2の
   電圧分だけ高いか又は低い第２のクランプ電圧に上記入
   力映像信号をクランプするように構成されたクランプ回
   路と、上記クランプ回路の出力をデジタル信号に変換す
   るためのアナログ／デジタル変換器とを有することを特
   徴とする映像信号処理装置。
2. 【請求項２】入力映像信号をアナログ／デジタル変換器
   によってデジタル信号に変換した後、画像メモリーを用
   いてデジタル信号処理を行う映像信号処理装置であっ
   て、上記入力映像信号から水平同期信号を分離する水平
   同期分離回路と、上記水平同期分離回路の出力である水
   平同期信号を1/2分周する分周器と、上記1/2分周器の出
   力パルスが高レベル時には、第１のクランプ電圧に上記
   入力映像信号をクランプし、上記1/2分周器の出力パル
   スが低レベル時には、上記第１のクランプ電圧にくらべ
   て、アナログ／デジタル変換時の分解能電圧幅の1/2の
   電圧分だけ高いか又は低い第２のクランプ電圧に上記入
   力映像信号をクランプするように構成されたクランプ回
   路と、上記クランプ回路の出力をデジタル信号に変換す
   るためのアナログ／デジタル変換器と、アナログ／デジ
   タル変換器の出力を１水平走査期間遅延させるように構
   成されたラインメモリーと、上記ラインメモリー出力と
   上記アナログ／デジタル変換器の出力との相関量を検出
   するライン相関検出器と、上記ライン相関検出出力によ
   り、上記ライン相関量が大なる場合には、上記アナログ
   ／デジタル変換器の出力と上記ラインメモリーの出力と
   の相加平均をとるように構成された演算部とを有するこ
   とを特徴とする映像信号処理装置。
3. 【請求項３】入力映像信号をアナログ／デジタル変換器
   によってデジタル信号に変換した後、画像メモリーを用
   いてデジタル信号処理を行う映像信号処理装置におい
   て、上記入力映像信号から水平同期信号を分離する水平
   同期分離回路と、上記水平同期分離回路の出力である水
   平同期信号を1/2分周する分周器と、上記入力映像信号
   を所定の電圧にクランプするクランプ回路と、上記1/2
   分周器の出力パルスが高レベル時には、上記アナログ／
   デジタル変換器の比較電圧に第１の比較電圧を用い、上
   記1/2分周器の出力パルスが低レベル時には、上記アナ
   ログ／デジタル変換器の比較電圧にアナログ／デジタル
   変換時の分解能電圧幅の1/2の電圧分だけ高いか又は低
   い第２の比較電圧を用いて上記クランプ回路の出力をデ
   ジタル信号に変換するアナログ／デジタル変換器とを有
   することを特徴とする映像信号処理装置。
4. 【請求項４】入力映像信号をアナログ／デジタル変換器
   によってデジタル信号に変換した後、画像メモリーを用
   いてデジタル信号処理を行う映像信号処理装置におい
   て、上記入力映像信号から水平同期信号を分離する水平
   同期分離回路と、上記水平同期分離回路の出力である水
   平同期信号を1/2分周する分周器と、上記入力映像信号
   を所定の電圧にクランプするクランプ回路と、上記1/2
   分周器の出力パルスが高レベル時には、上記アナログ／
   デジタル変換器の比較電圧に第１の比較電圧を用い、上
   記1/2分周器の出力パルスが低レベル時には、上記アナ
   ログ／デジタル変換器の比較電圧にアナログ／デジタル
   変換時の分解能電圧幅の1/2の電圧分だけ高いか又は低
   い第２の比較電圧を用いて上記クランプ回路の出力をデ
   ジタル信号に変換するアナログ／デジタル変換器と、ア
   ナログ／デジタル変換器の出力を１水平走査期間遅延さ
   せるように構成されたラインメモリーと、上記ラインメ
   モリー出力と上記アナログ／デジタル変換器の出力との
   相関量を検出するライン相関検出器と、上記ライン相関
   検出出力により、上記ライン相関電が大なる場合には上
   記アナログ／デジタル変換器の出力と上記ラインメモリ
   ーの出力との相加平均をとるように構成された演算部と
   を有することを特徴とする映像信号処理装置。