JPH0784073B2 - パ−ソナルコンピユ−タの印刷制御システム - Google Patents
パ−ソナルコンピユ−タの印刷制御システムInfo
- Publication number
- JPH0784073B2 JPH0784073B2 JP62102624A JP10262487A JPH0784073B2 JP H0784073 B2 JPH0784073 B2 JP H0784073B2 JP 62102624 A JP62102624 A JP 62102624A JP 10262487 A JP10262487 A JP 10262487A JP H0784073 B2 JPH0784073 B2 JP H0784073B2
- Authority
- JP
- Japan
- Prior art keywords
- personal computer
- memory
- image
- control system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
- G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
- G06K15/12—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers
- G06K15/128—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers generating or processing printable items, e.g. characters
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Optics & Photonics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Dot-Matrix Printers And Others (AREA)
- Laser Beam Printer (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、レーザビームプリンタ（以下、LBPと略す）
等のページプリンタを印刷装置またはハードコピー出力
装置とするパーソナルコンピュータに係り、特に低価格
で高速にハードコピーができるパーソナルコンピュータ
の印刷制御システムに関する。
等のページプリンタを印刷装置またはハードコピー出力
装置とするパーソナルコンピュータに係り、特に低価格
で高速にハードコピーができるパーソナルコンピュータ
の印刷制御システムに関する。
［従来の技術］ 従来、印刷の途中で一時停止し、再び次の行から印刷を
始めるようなことができず、１ページ単位でしか印刷が
できない印刷装置として、LBPを代表とするページプリ
ンタが知られている。
始めるようなことができず、１ページ単位でしか印刷が
できない印刷装置として、LBPを代表とするページプリ
ンタが知られている。
ページプリンタには、LBPの他に発光ダイオードを利用
したLEDプリンタ、液晶シャッタを利用したLCXプリンタ
等がある。
したLEDプリンタ、液晶シャッタを利用したLCXプリンタ
等がある。
このようなページプリンタについては、例えば、日経エ
レクトロニクス誌1985年４月８日号（No.366）第135な
いし157頁に記載されているように、ページプリンタ内
部に１ページ分のイメージデータを格納するビットマッ
プメモリ（フレームメモリ）、パーソナルコンピュータ
（以下、パソコンと略す）から送られてくる文字コード
を格納するキャラクタマップメモリ、文字コードに対応
した字体を蓄えるフォントメモリ（キャラクタジェネレ
ータ）、ページプリンタ全体の制御を行なうプロセッサ
等を搭載したものとなっている。
レクトロニクス誌1985年４月８日号（No.366）第135な
いし157頁に記載されているように、ページプリンタ内
部に１ページ分のイメージデータを格納するビットマッ
プメモリ（フレームメモリ）、パーソナルコンピュータ
（以下、パソコンと略す）から送られてくる文字コード
を格納するキャラクタマップメモリ、文字コードに対応
した字体を蓄えるフォントメモリ（キャラクタジェネレ
ータ）、ページプリンタ全体の制御を行なうプロセッサ
等を搭載したものとなっている。
また、パソコン側も、イメージデータを蓄えるメモリお
よび文字コードを蓄えるメモリをもち、これらのイメー
ジおよび文字コードを通信ケーブルを介してパソコンと
ページプリンタとを接続していた。すなわち、RS−232C
やセントロニクス等のインタフェースにより、文字は文
字コード信号で、グラフィック画像はイメージ信号で転
送していた。
よび文字コードを蓄えるメモリをもち、これらのイメー
ジおよび文字コードを通信ケーブルを介してパソコンと
ページプリンタとを接続していた。すなわち、RS−232C
やセントロニクス等のインタフェースにより、文字は文
字コード信号で、グラフィック画像はイメージ信号で転
送していた。
［発明が解決しようとする問題点］ 上記従来技術では、フレームメモリ、キャラクタマップ
メモリ、キャラクタジェネレータ等がパソコンおよびプ
リンタの双方に必要なためパソコンシステム全体として
高価になること、イメージ信号のみを高速に転送するこ
とができないこと等の問題があった。
メモリ、キャラクタジェネレータ等がパソコンおよびプ
リンタの双方に必要なためパソコンシステム全体として
高価になること、イメージ信号のみを高速に転送するこ
とができないこと等の問題があった。
本発明の目的は、安価で、かつ高速にデータ転送が行な
えるパーソナルコンピュータの印刷制御システムを提供
することにある。
えるパーソナルコンピュータの印刷制御システムを提供
することにある。
［問題点を解決するための手段］ 上記目的を達成するために、本発明は、 ページプリンタを印刷装置とするパーソナルコンピュー
タの印刷制御システムにおいて、 イメージデータを格納する印刷用メモリと、 該印刷用メモリにイメージを書込む書込手段と、 上記印刷用メモリ内のイメージデータを少なくとも上記
ページプリンタの印刷速度で読出す読出手段と、 該読出されたイメージデータの上記ページプリンタへの
転送速度を上記ページプリンタの印刷速度に一致させる
転送速度制御手段と を備えたことを特徴とするものである。
タの印刷制御システムにおいて、 イメージデータを格納する印刷用メモリと、 該印刷用メモリにイメージを書込む書込手段と、 上記印刷用メモリ内のイメージデータを少なくとも上記
ページプリンタの印刷速度で読出す読出手段と、 該読出されたイメージデータの上記ページプリンタへの
転送速度を上記ページプリンタの印刷速度に一致させる
転送速度制御手段と を備えたことを特徴とするものである。
上記転送速度制御手段は、少なくとも１行分のラインバ
ッファを有し、上記ページプリンタからの水平同期信号
に同期して上記ラインバッファから上記イメージデータ
を１行分毎に出力することができる。
ッファを有し、上記ページプリンタからの水平同期信号
に同期して上記ラインバッファから上記イメージデータ
を１行分毎に出力することができる。
上記書込手段は、上記パーソナルコンピュータ内のキャ
ラクタジェネレータを用いて作成した文字を上記印刷用
メモリにイメージ展開することができる。
ラクタジェネレータを用いて作成した文字を上記印刷用
メモリにイメージ展開することができる。
また、上記書込手段は、上記パーソナルコンピュータ内
のCRTコントローラにより作成したグラフィック画像を
上記印刷用メモリに書込むことができる。
のCRTコントローラにより作成したグラフィック画像を
上記印刷用メモリに書込むことができる。
さらに、上記印刷用メモリは、上記パーソナルコンピュ
ータ内のフレームバッファに共用することができる。
ータ内のフレームバッファに共用することができる。
［作用］ 本発明では、パソコンのバス上に繋がれたページプリン
タ用メモリの容量を、ページプリンタの記録画素数と同
じかそれ以上とし、文字や表、図形等をイメージデータ
としてページプリンタ用メモリに記憶する。ページプリ
ンタはページ単位でしかデータを止められず、またペー
ジプリンタ特有のデータ転送方式であるビデオインタフ
ェースを用いるため、ページプリンタ用メモリからイメ
ージデータを読出す速度はページプリンタの平均転送速
度と等しいかまたはそれより遠い速度とし、さらにこの
読出されたイメージデータをページプリンタの転送速度
に合わせるためにメモリ等によるデータバッファを用い
るようにした。
タ用メモリの容量を、ページプリンタの記録画素数と同
じかそれ以上とし、文字や表、図形等をイメージデータ
としてページプリンタ用メモリに記憶する。ページプリ
ンタはページ単位でしかデータを止められず、またペー
ジプリンタ特有のデータ転送方式であるビデオインタフ
ェースを用いるため、ページプリンタ用メモリからイメ
ージデータを読出す速度はページプリンタの平均転送速
度と等しいかまたはそれより遠い速度とし、さらにこの
読出されたイメージデータをページプリンタの転送速度
に合わせるためにメモリ等によるデータバッファを用い
るようにした。
すなわち、従来ページプリンタ内に設けていた印刷用メ
モリであるフレームメモリはパソコン内に設け、パソコ
ン内で文字や表、図形等をイメージデータとして展開し
印刷用メモリ上に記憶し、ページプリンタへのデータ転
送は先ず印刷用メモリから少なくともページプリンタの
１行分よりも容量の大きいデータバッファへ、ページプ
リンタのデータ転送速度に等しいかまたはそれより速く
転送し蓄え、このデータバッファ内に蓄えたデータをペ
ージプリンタの転送速度を等しい速度で転送する。
モリであるフレームメモリはパソコン内に設け、パソコ
ン内で文字や表、図形等をイメージデータとして展開し
印刷用メモリ上に記憶し、ページプリンタへのデータ転
送は先ず印刷用メモリから少なくともページプリンタの
１行分よりも容量の大きいデータバッファへ、ページプ
リンタのデータ転送速度に等しいかまたはそれより速く
転送し蓄え、このデータバッファ内に蓄えたデータをペ
ージプリンタの転送速度を等しい速度で転送する。
印刷用メモリは、パソコン内のフレームメモリに共用す
ることができ、かつキャラクタジェネレータは、パソコ
ン内のものを利用することができるので、全体として安
価なパソコンシステムを構成することができる。また、
ページプリンタには、その動作速度に合った速度でイメ
ージデータが転送されるので、その最大印刷速度を損な
うこともない。
ることができ、かつキャラクタジェネレータは、パソコ
ン内のものを利用することができるので、全体として安
価なパソコンシステムを構成することができる。また、
ページプリンタには、その動作速度に合った速度でイメ
ージデータが転送されるので、その最大印刷速度を損な
うこともない。
［実施例］ 以下、本発明の一実施例を第１図、第２図および第３図
を用いて説明する。本実施例では、ページプリンタとし
てLBPについて説明する。
を用いて説明する。本実施例では、ページプリンタとし
てLBPについて説明する。
パソコン１の内部は、大まかに分類すると、システム全
体の制御を行なう制御部２、LBP用メモリ３、LBP用メモ
リ３にイメージを書く書込手段４、LBP7の速度と等しい
かまたはそれより速いスピードでLBP用メモリ３から読
出す読出手段５、LBP用メモリ３から読出されたデータ
をLBP7への転送速度に合わせる転送速度制御手段６等に
より構成し、このパソコン１とビデオインタフェースを
もつLBP7とを接続することによりパソコンシステムを構
成している。
体の制御を行なう制御部２、LBP用メモリ３、LBP用メモ
リ３にイメージを書く書込手段４、LBP7の速度と等しい
かまたはそれより速いスピードでLBP用メモリ３から読
出す読出手段５、LBP用メモリ３から読出されたデータ
をLBP7への転送速度に合わせる転送速度制御手段６等に
より構成し、このパソコン１とビデオインタフェースを
もつLBP7とを接続することによりパソコンシステムを構
成している。
本実施例における詳細としては、制御部２はCPU8、およ
びこのCPU8とデータバス９、アドレスバス10、制御線11
で接続されたメインメモリ12で構成される。書込手段４
はキャラクタジェネレータ（CG）13、CRTコントローラ1
4等で構成される。読出手段５はダイレクトメモリアク
セスコントローラ（DMAC）15で構成され、転送速度制御
手段６は高電力出力用バッファ16、FIFO（ファーストイ
ンファーストアウトバッファ）17、発振回路18、カウン
タ19、RSフリップフロップ20、ANDゲート21、カウンタ2
2、パラレル／シリアル変換回路23および高電力出力用
バッファ24等で構成される。
びこのCPU8とデータバス９、アドレスバス10、制御線11
で接続されたメインメモリ12で構成される。書込手段４
はキャラクタジェネレータ（CG）13、CRTコントローラ1
4等で構成される。読出手段５はダイレクトメモリアク
セスコントローラ（DMAC）15で構成され、転送速度制御
手段６は高電力出力用バッファ16、FIFO（ファーストイ
ンファーストアウトバッファ）17、発振回路18、カウン
タ19、RSフリップフロップ20、ANDゲート21、カウンタ2
2、パラレル／シリアル変換回路23および高電力出力用
バッファ24等で構成される。
LBP用メモリ３は少なくとも１ページ分の記憶容量が必
要であり、本実施例ではLBP7と解像度400DPI（Dot Per
Inch）、記録サイズA4のものを用いたため、2Mバイトの
増設メモリを用い、これをパソコン内データバス９、ア
ドレスバス10、制御線11を介して制御部２やその他のも
のと接続している。このLBP用メモリ３はパソコン自体
のフレームバッファメモリに利用することも可能であ
る。
要であり、本実施例ではLBP7と解像度400DPI（Dot Per
Inch）、記録サイズA4のものを用いたため、2Mバイトの
増設メモリを用い、これをパソコン内データバス９、ア
ドレスバス10、制御線11を介して制御部２やその他のも
のと接続している。このLBP用メモリ３はパソコン自体
のフレームバッファメモリに利用することも可能であ
る。
次に、第２図のフローチャートおよび第３図のタイミン
グ図を参照して、第１図のシステムの動作を説明する。
グ図を参照して、第１図のシステムの動作を説明する。
LBP用メモリ３へのイメージデータの書込みは、制御部
２の制御のもとでCG4の文字データをイメージデータに
展開して書込んだり、CRTC14で描画したイメージデータ
を書込んだり、あるいは外部機器から入力したデータを
書込んだりするようにしている。このようにして１ペー
ジ分の書込みが終了したならば、次に読出手段であるDM
AC5を制御部２でイニシャライズしてLBP7が準備完了か
どうか確認し、準備完了ならは、１ページ分のデータを
連続的に転送速度制御手段６へ８ビット情報として約34
0KHz程度の周波数で読出すようにしている。なお、制御
部２はこの読出し終了後、同じものを複数枚コピーする
か、次ページの記録を行なうかチェックし、複数枚コピ
ーする場合はDMAイニシャライズから、次のページの記
録の場合はLBP用メモリ３へのデータ書込みより再度行
なうようにしている。
２の制御のもとでCG4の文字データをイメージデータに
展開して書込んだり、CRTC14で描画したイメージデータ
を書込んだり、あるいは外部機器から入力したデータを
書込んだりするようにしている。このようにして１ペー
ジ分の書込みが終了したならば、次に読出手段であるDM
AC5を制御部２でイニシャライズしてLBP7が準備完了か
どうか確認し、準備完了ならは、１ページ分のデータを
連続的に転送速度制御手段６へ８ビット情報として約34
0KHz程度の周波数で読出すようにしている。なお、制御
部２はこの読出し終了後、同じものを複数枚コピーする
か、次ページの記録を行なうかチェックし、複数枚コピ
ーする場合はDMAイニシャライズから、次のページの記
録の場合はLBP用メモリ３へのデータ書込みより再度行
なうようにしている。
転送速度制御手段６はDMAC15により連続的に読出された
８ビットのデータ（Ａ）（Ｂ）（第３図では、８ビット
中の２ビットのみを例示している）をバッファ16を介し
てFIFO17に蓄え、これをLBP7より出力される垂直同期信
号（Ｃ）、水平同期（Ｄ）に合わせLBP7の記録有効範囲
内に１行分のデータをLBP7へ送るよう８ビットのデータ
の速度変換を行ない、さらにこの８ビット（Ｆ）（Ｇ）
をパラレル／シリアル変換回路23で１ビットのビデオイ
ンターフェース信号（Ｉ）に変換しバッファ24を介して
LBP7へ送出するようになっている。なお、発振回路18は
LBP7の画素周波数のクロックを発振させるもので、本実
施例では3.25MHzのクロックを発振させている。また、L
BP7の記録有効範囲であることを示す信号（Ｅ）は、LBP
7の水平同期信号（Ｄ）を基準にし（すなわち、カウン
タ19をリセットし）、発振回路18のクロックをカウンタ
19でカウントして（例えばカウント数128でRSフリップ
フロップ20をセットし、カウント数2928でリセットする
ことにより）作成している。さらにLBP7の記録有効範囲
であることを示す信号（Ｅ）と発振回路18の出力である
クロックとをAND回路21で論理積をとり、これをカウン
タ22で1/8に分周した信号（Ｈ）にしている。FIFO17か
らパラレル／シリアル変換器23への並列データ取込は、
信号（Ｈ）に従って行ない、パラレル／シリアル変換器
23からの直列データ出力はAND回路21の出力に従って行
なうことによりLBP7の速度に合ったデータとして出力す
るようになっている。ここでFIFO17は１ページ内の途中
でデータを止めることはできず、LBP7へデータを転送中
はデータを空にすることはできない。そこでDMAC15から
送られてくるデータの１行分のデータ転送時間をT1、LB
P7の水平同期信号の１周期をT2とすると、本発明ではT1
≦T2であるから、FIFOメモリ17の容量は少なくとも１行
以上の容量が必要となる。本実施例ではこのメモリ容量
は512Kバイト用いているが、１ページ分の容量は必要と
しない。このため本実施例によれば小規模な回路構成に
てLBP7へ記録を行なうことができる。
８ビットのデータ（Ａ）（Ｂ）（第３図では、８ビット
中の２ビットのみを例示している）をバッファ16を介し
てFIFO17に蓄え、これをLBP7より出力される垂直同期信
号（Ｃ）、水平同期（Ｄ）に合わせLBP7の記録有効範囲
内に１行分のデータをLBP7へ送るよう８ビットのデータ
の速度変換を行ない、さらにこの８ビット（Ｆ）（Ｇ）
をパラレル／シリアル変換回路23で１ビットのビデオイ
ンターフェース信号（Ｉ）に変換しバッファ24を介して
LBP7へ送出するようになっている。なお、発振回路18は
LBP7の画素周波数のクロックを発振させるもので、本実
施例では3.25MHzのクロックを発振させている。また、L
BP7の記録有効範囲であることを示す信号（Ｅ）は、LBP
7の水平同期信号（Ｄ）を基準にし（すなわち、カウン
タ19をリセットし）、発振回路18のクロックをカウンタ
19でカウントして（例えばカウント数128でRSフリップ
フロップ20をセットし、カウント数2928でリセットする
ことにより）作成している。さらにLBP7の記録有効範囲
であることを示す信号（Ｅ）と発振回路18の出力である
クロックとをAND回路21で論理積をとり、これをカウン
タ22で1/8に分周した信号（Ｈ）にしている。FIFO17か
らパラレル／シリアル変換器23への並列データ取込は、
信号（Ｈ）に従って行ない、パラレル／シリアル変換器
23からの直列データ出力はAND回路21の出力に従って行
なうことによりLBP7の速度に合ったデータとして出力す
るようになっている。ここでFIFO17は１ページ内の途中
でデータを止めることはできず、LBP7へデータを転送中
はデータを空にすることはできない。そこでDMAC15から
送られてくるデータの１行分のデータ転送時間をT1、LB
P7の水平同期信号の１周期をT2とすると、本発明ではT1
≦T2であるから、FIFOメモリ17の容量は少なくとも１行
以上の容量が必要となる。本実施例ではこのメモリ容量
は512Kバイト用いているが、１ページ分の容量は必要と
しない。このため本実施例によれば小規模な回路構成に
てLBP7へ記録を行なうことができる。
第４図は本発明における他の実施例を示す。
パソコンシステム内制御部２の処理能力が非常に高速化
が進んできたため、DMACを使わなくとも高速にデータ転
送が行なえるようになった。すなわちデータバス９、ア
ドレスバス10、制御線11から簡単なインタフェース25を
設け、LBP用メモ３の内容を制御部２で処理し、インタ
フェース25より高速にデータを読出すことで実現でき
る。また、転送速度制御手段６として前実施例のFIFO17
を使用しなくとも切換回路27、RAMもしくはRAMに類する
メモリ26、アドレスデコーダ28、LBPデータ転送回路29
の構成によっても実現できる。すなわち切換回路27がRA
M26とインタフェース25を接続している状態において
は、アドレスデコーダ28を用いてLBP用メモリ３の内容
をRAM26に蓄えるようにしている。また切換回路27がRAM
26とパラレル／シリアル変換回路23を接続している状態
ではLBPデータ転送回路29によりLBP側がデータは要求し
ている時にアドレスデコーダ28を用いてLBP側へデータ
を転送し記録するもので、本実施例においても小規模な
ハード構成によりLBPの最大記録速度で記録することが
できる効果がある。
が進んできたため、DMACを使わなくとも高速にデータ転
送が行なえるようになった。すなわちデータバス９、ア
ドレスバス10、制御線11から簡単なインタフェース25を
設け、LBP用メモ３の内容を制御部２で処理し、インタ
フェース25より高速にデータを読出すことで実現でき
る。また、転送速度制御手段６として前実施例のFIFO17
を使用しなくとも切換回路27、RAMもしくはRAMに類する
メモリ26、アドレスデコーダ28、LBPデータ転送回路29
の構成によっても実現できる。すなわち切換回路27がRA
M26とインタフェース25を接続している状態において
は、アドレスデコーダ28を用いてLBP用メモリ３の内容
をRAM26に蓄えるようにしている。また切換回路27がRAM
26とパラレル／シリアル変換回路23を接続している状態
ではLBPデータ転送回路29によりLBP側がデータは要求し
ている時にアドレスデコーダ28を用いてLBP側へデータ
を転送し記録するもので、本実施例においても小規模な
ハード構成によりLBPの最大記録速度で記録することが
できる効果がある。
なお、本実施例ではページプリンタとしてLBPを用いて
説明したが、これに限らずLEDプリンタやLCXプリンタ等
のページプリンタを用いても同様に実現できる。
説明したが、これに限らずLEDプリンタやLCXプリンタ等
のページプリンタを用いても同様に実現できる。
［発明の効果］ 本発明によれば、LBP側に記録イメージを蓄えるフレー
ムメモリおよびキャラクタジェネレータ等を搭載する必
要がないので、ページプリンタを安価にすることがで
き、かつ、パソコンへのハードウエア付加は少なくて済
むので、パソコンシステム全体としての価格を低減する
ことができる。
ムメモリおよびキャラクタジェネレータ等を搭載する必
要がないので、ページプリンタを安価にすることがで
き、かつ、パソコンへのハードウエア付加は少なくて済
むので、パソコンシステム全体としての価格を低減する
ことができる。
第１図は本発明の一実施例の構成図、第２図は第１図の
パソコンの記録処理フローチャート、第３図は第１図の
LBP用メモリから読出されたデータをLBPへの転送速度に
合わせる手段における主要部タイミングチャート、第４
図は本発明の他の一実施例の構成図を示す。 １……パソコン、２……制御部、３……LBP用メモリ、
４……書込手段、５……読出手段、６……転送速度制御
手段、７……LBP、８……CPU、９……データバス、10…
…アドレスバス、11……制御線、12……メインメモリ、
13……キャラクタジェネレータ、14……CRTコントロー
ラ、15……DMAC、16……バッファ、17……FIFOメモリ、
18……発振回路、19……カウンタ、20……RSフリップフ
ロップ、21……AND回路、22……カウンタ、23……パラ
レル／シリアル変換回路、24……バッファ、25……イン
タフェース回路、26……RAMメモリ、27……切換回路、2
8……アドレスデコーダ。
パソコンの記録処理フローチャート、第３図は第１図の
LBP用メモリから読出されたデータをLBPへの転送速度に
合わせる手段における主要部タイミングチャート、第４
図は本発明の他の一実施例の構成図を示す。 １……パソコン、２……制御部、３……LBP用メモリ、
４……書込手段、５……読出手段、６……転送速度制御
手段、７……LBP、８……CPU、９……データバス、10…
…アドレスバス、11……制御線、12……メインメモリ、
13……キャラクタジェネレータ、14……CRTコントロー
ラ、15……DMAC、16……バッファ、17……FIFOメモリ、
18……発振回路、19……カウンタ、20……RSフリップフ
ロップ、21……AND回路、22……カウンタ、23……パラ
レル／シリアル変換回路、24……バッファ、25……イン
タフェース回路、26……RAMメモリ、27……切換回路、2
8……アドレスデコーダ。
Claims (5)
- 【請求項１】ページプリンタを印刷装置として接続する
パーソナルコンピュータシステムの印刷制御システムに
おいて、 パーソナルコンピュータシステムの内部バスに接続さ
れ、少なくともページプリンタ１ページ分以上の印刷情
報をイメージとして記憶する印刷用フレームメモリと、 上記内部バスに接続され、印刷情報をイメージとして展
開し、該イメージデータを上記内部バスを介して上記印
刷用フレームメモリに書き込む印刷イメージ書込手段
と、 上記内部バスに接続され、上記印刷用フレームメモリか
らイメージデータを、上記内部バスを介してプリンタの
印刷速度以上の速度で読みだす印刷イメージ読出手段
と、 パーソナルコンピュータシステムの内部に設けられ、読
み出されたイメージデータを、ページプリンタの印刷速
度に合致させて出力する転送速度制御手段と を備えたことを特徴とするパーソナルコンピュータの印
刷制御システム。 - 【請求項２】上記転送速度制御手段は、少なくとも１行
分のラインバッファを有し、上記ページプリンタからの
水平同期信号に同期して上記ラインバッファから上記イ
メージデータを１行分毎に出力する特許請求の範囲第１
項記載のパーソナルコンピュータの印刷制御システム。 - 【請求項３】上記書込手段は、上記パーソナルコンピュ
ータ内のキャラクタジェネレータを用いて作成した文字
を上記印刷用フレームメモリにイメージ展開する特許請
求の範囲第１項記載のパーソナルコンピュータの印刷制
御システム。 - 【請求項４】上記書込手段は、上記パーソナルコンピュ
ータ内のCRTコントローラにより作成したグラフィック
画像を上記印刷用フレームメモリに書き込む特許請求の
範囲第１項記載のパーソナルコンピュータの印刷制御シ
ステム。 - 【請求項５】上記印刷用フレームメモリとして、上記パ
ーソナルコンピュータ内のフレームバッファを共用する
特許請求の範囲第１項記載のパーソナルコンピュータの
印刷制御システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62102624A JPH0784073B2 (ja) | 1987-04-24 | 1987-04-24 | パ−ソナルコンピユ−タの印刷制御システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62102624A JPH0784073B2 (ja) | 1987-04-24 | 1987-04-24 | パ−ソナルコンピユ−タの印刷制御システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63267556A JPS63267556A (ja) | 1988-11-04 |
| JPH0784073B2 true JPH0784073B2 (ja) | 1995-09-13 |
Family
ID=14332395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62102624A Expired - Lifetime JPH0784073B2 (ja) | 1987-04-24 | 1987-04-24 | パ−ソナルコンピユ−タの印刷制御システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0784073B2 (ja) |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5513468A (en) * | 1978-07-17 | 1980-01-30 | Toshiba Corp | Display unit |
| JPS5599641A (en) * | 1979-01-24 | 1980-07-29 | Toshiba Corp | Control system for printer |
| JPS56156876A (en) * | 1980-05-08 | 1981-12-03 | Fujitsu Ltd | Character pattern output device |
| JPS57142687A (en) * | 1981-02-27 | 1982-09-03 | Casio Computer Co Ltd | Crt display unit |
| JPS58128879A (ja) * | 1982-01-26 | 1983-08-01 | Toshiba Corp | ペ−ジプリンタのフオ−ムオ−バレイ制御方式 |
| JPS58198962A (ja) * | 1982-05-17 | 1983-11-19 | Fuji Xerox Co Ltd | 光ビ−ムの走査装置 |
| JPS59180627A (ja) * | 1983-03-31 | 1984-10-13 | Fujitsu Ltd | デ−タ出力システム |
| JPH0729449B2 (ja) * | 1984-10-22 | 1995-04-05 | 富士ゼロックス株式会社 | プリンタ制御装置 |
| JPS61204732A (ja) * | 1985-03-07 | 1986-09-10 | Ricoh Co Ltd | ホスト内蔵型プリンタ制御装置 |
-
1987
- 1987-04-24 JP JP62102624A patent/JPH0784073B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63267556A (ja) | 1988-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5671445A (en) | Interface for transmitting graphics data to a printer from a host computer system in rasterized form | |
| US5615314A (en) | Interface for providing rasterized data to an imaging device | |
| US4476542A (en) | Printing system | |
| JP2004048372A (ja) | 画像処理装置、画像入出力装置、変倍処理方法、及びメモリ制御方法 | |
| US4809215A (en) | Information processing system having decode, write and read means | |
| US5043918A (en) | Multiple bus image controller structure for color page printers | |
| US6483604B1 (en) | Disk-based image storage system and method with prioritized loading and retrieval operations | |
| US4520455A (en) | Printing system | |
| JPS63267556A (ja) | パ−ソナルコンピユ−タの印刷制御システム | |
| US6801332B1 (en) | Composite apparatus and printer sharing method | |
| JP2502753B2 (ja) | 画像出力装置 | |
| JP2752821B2 (ja) | 画像記録装置 | |
| US5583558A (en) | Recording apparatus for carrying out high-density dot printing | |
| JP3304769B2 (ja) | アドレス変換装置 | |
| KR100228788B1 (ko) | 칼라 프린팅 시스템에서의 메모리의 다이나믹 구성방법 및 회로 | |
| JP2782798B2 (ja) | 画像出力装置 | |
| US6577313B1 (en) | Image data control apparatus | |
| JPH047965A (ja) | プリンタコントローラ | |
| JPH047966A (ja) | プリンタコントローラ | |
| JP3799011B2 (ja) | 全ページの印刷データを生成する方法 | |
| KR100186226B1 (ko) | 화상형성장치의 흰선 표현력 개선회로 | |
| JP2598125B2 (ja) | 出力制御装置 | |
| JPS60245362A (ja) | プリンタ制御装置 | |
| Caul et al. | A Canon laser printer controller | |
| JPS60178528A (ja) | バッフア制御方式 |