JPH0784655A - 駆動回路 - Google Patents

Abstract

(57)【要約】 【目的】 パワートランジスタの過熱や過電流を論理的
に検出してその動作を制限する保護回路を具え、しかも
その専用電源端子等の配設を不要としながら、同保護回
路の安定した保護動作を保証することのできる駆動回路
を提供する。 【構成】 入力端子に印加される駆動指令信号に基づい
て負荷を駆動せしめるパワートランジスタ、及び該パワ
ートランジスタの過熱や過電流を論理的に検出してその
動作を制限する保護回路を併せ有する駆動回路を対象と
して、上記駆動指令信号を保護回路にもその電源として
併せ供給する給電回路、及び同電源として併せ供給する
信号のレベルが保護回路を安定に動作させ得る所定のレ
ベルとなるまで、パワートランジスタのターンオンを禁
止する起動制御回路を具える。加えて、保護回路の接地
をパワートランジスタの接地に共通接続し、給電回路に
は、保護回路への給電線に流れる電流を制限する抵抗器
を挿入する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、例えばＣＰＵやＣ−
ＭＯＳゲート等から与えられる駆動指令信号に基づいて
負荷を駆動せしめるパワートランジスタ、及び該パワー
トランジスタの過熱や過電流を論理的に検出してその動
作を制限する保護回路を併せ有する駆動回路に関し、特
に上記保護回路を具えながらその専用電源端子の配設を
不要とするなど、回路自体の簡略化、並びに上記保護回
路を具えない回路との互換性の維持を図るための同駆動
回路構成の改良に関する。

【０００２】

【従来の技術】図６に、この種の駆動回路として従来採
用されている回路の一例を示す。同図６に示されるよう
に、駆動回路３０は、ドレイン端子Ｄを介してドレイン
電極が負荷４０に接続され、ソース端子Ｓを介してソー
ス電極が接地されたパワートランジスタ（Ｎチャンネル
・パワーＭＯＳ−ＦＥＴ）３１、電源端子Ｖccから電源
が供給され且つ、その接地線が接地端子ＧＮＤに接続さ
れて、上記パワートランジスタ３１の過熱や過電流を論
理的に検出する保護回路３３、そしてゲート端子Ｇに入
力される駆動指令信号とこの保護回路３３による過熱や
過電流の検出信号との論理積信号を抵抗Ｒを介して上記
パワートランジスタ３１のゲート電極に与えるアンド回
路３２、をそれぞれ具えて構成される。

【０００３】そして、その駆動動作に際し、上記アンド
回路３２は、保護回路３３によって過熱や過電流が検出
されていないことを条件に、上記ゲート端子Ｇに入力さ
れる駆動指令信号をパワートランジスタ３１のゲート電
極に加える。パワートランジスタ３１は、こうして駆動
指令信号がそのゲート電極に加わることによってオンと
なり、上記ドレイン端子Ｄに接続されている負荷４０に
電流が流れる状態としてこれを駆動する。保護回路３３
によってパワートランジスタ３１の過熱や過電流が検出
された場合には、上記アンド回路３２によってパワート
ランジスタ３１に対する駆動指令信号の印加が禁止さ
れ、これにより該パワートランジスタ３１も速やかにタ
ーンオフとなって、その後の過熱や過電流が防止される
ようになる。過熱の原因としては、負荷４０が半短絡状
態となることなどが挙げられ、過電流の原因としては、
同じく負荷４０またはハーネスが電源（＋Ｂ）と短絡状
態となることなどが挙げられる。

【０００４】なおここで、上記負荷４０としては、リレ
ーやソレノイド等のインダクタンス負荷、或いはランプ
負荷などがある。この駆動回路３０が、例えば車両に搭
載されるエンジンの電子制御装置にあって、エンジンの
運転状態を操作する各種弁等の電気的な駆動に供される
ものである場合には、上記ゲート端子Ｇに入力される駆
動指令信号も、同エンジンの電子制御装置を構成するＣ
ＰＵ１０から発せられる当該弁等の駆動指令であって、
通常は、それがＣ−ＭＯＳゲート２０等を通じて適宜に
増幅、整形された信号となる。

【０００５】

【発明が解決しようとする課題】このように、パワート
ランジスタとその保護回路を有する駆動回路にあっては
通常、ゲート端子Ｇ、ドレイン端子Ｄ、ソース端子Ｓに
加え、保護回路３３専用の電源端子Ｖcc及び接地端子Ｇ
ＮＤを具える構成となる。すなわち、通常のバイポーラ
型のパワートランジスタに比べ、これら電源端子Ｖcc及
び接地端子ＧＮＤ、並びにそのための配線が余分に必要
となる。このことは、こうした駆動回路を用いるため
に、それ専用の基板設計等が強いられることを意味す
る。

【０００６】一方、負荷４０を駆動する上記パワートラ
ンジスタ３１には、数アンペア〜数百ミリアンペアの電
流が流れることから、その特にドレイン−ソースには太
めの配線（例えば、幅３ｍｍ以上の配線）を施したいと
ころであるが、上記電源端子Ｖcc及び接地端子ＧＮＤに
かかる配線がその近傍に敷設されるため、そのための十
分な配線幅を確保することができない実情にある。この
配線幅を確保するために、パワートランジスタ３１と保
護回路３３と間の素子間隔を広げるなどの対策もないで
はないが、実装密度が下がることとなり、実用的ではな
い。

【０００７】なお従来は、例えば特開昭６３−２２９７
５７号公報に記載の装置にみられるように、保護回路の
電源を入力信号からとり、併せてその接地もパワートラ
ンジスタの接地線（ソース線）に共通接続するようにし
て、該保護回路を併せ有する駆動回路を構成した例もあ
る。確かにこうした構成によれば、パワートランジスタ
の配線幅を確保しつつそれら素子の高密度実装が可能と
なり、併せて回路自体の簡略化、並びに保護回路を具え
ない回路との互換性の維持等も図られるようにはなる。
しかし、この公報に記載された装置において採用される
保護回路とは、その温度保護部にしろ過電流保護部にし
ろ、何れも回路の振舞いをアナログ的に検出して、パワ
ートランジスタのゲートに加わる信号を制限するもので
あることから、精度的に問題があり、特にその過電流保
護部などは、製造のばらつきはもとより、温度等、外部
の環境によっても、その保護動作に大きな影響を受ける
こととなる。パワートランジスタの過熱や過電流に対し
てこれを精度よく保護するためには、ゲート回路や定電
流源、コンパレータ等を用いた論理的な検出が必須であ
り、その場合には、図６に示される回路のように、保護
回路専用の電源並びに接地を設けることが、その安定し
た動作を保証する上で極めて有効となる。

【０００８】また、従来の駆動回路としては、他に例え
ば、特開平１−２４９９４１号公報に記載の回路、特開
平２−３０１８０２号公報に記載の回路、或いは実開平
３−１０３６３０号公報に記載の回路などがあり、これ
らも全て、パワートランジスタの異常を検出してその保
護を図る保護回路を併せ具えるものではあるが、上述の
課題に対してこれを本質的に解消し得るものではない。

【０００９】この発明は、こうした実情に鑑みてなされ
たものであり、パワートランジスタの過熱や過電流を論
理的に検出してその動作を制限する保護回路を具え、し
かもその専用電源端子等の配設を不要としながら、同保
護回路の安定した保護動作を保証することのできる駆動
回路を提供することを目的とする。

【００１０】

【課題を解決するための手段】こうした目的を達成する
ため、この発明では、入力端子に加わる信号が能動レベ
ルとなることに基づいてオンとなり、出力端子に接続さ
れた負荷を駆動するパワートランジスタと、該パワート
ランジスタの過熱や過電流を論理的に検出して前記能動
レベルにある入力信号を制限する保護回路とを具える駆
動回路において、前記入力端子に加わる信号を前記保護
回路にもその電源として併せ供給する給電回路と、同電
源として併せ供給する信号のレベルが前記保護回路を安
定に動作させ得る所定のレベルとなるまで、前記パワー
トランジスタのターンオンを禁止する起動制御回路と、
を具えるようにする。

【００１１】

【作用】保護回路は、上記給電回路を通じてその電源が
供給されることにより、それ専用の電源端子或いは電源
線といったものは不要になる。該保護回路は、常に電源
が供給されている必要はなく、入力端子に信号（電圧）
が印加されているときにのみ能動状態にあれば、機能
上、特に問題はない。

【００１２】ただし、入力端子に信号が印加された直後
等、過渡的な状態においては、過熱や過電流についてた
とえこうして論理的に精度よく検出を行うことのできる
保護回路とはいえ、その動作状態は保証されず、したが
ってその検出結果や保護動作が必ずしも、同時点でのパ
ワートランジスタの状態に即したものになるとは限らな
い。過熱や過電流について、精度の高い検出を行うこう
のできる回路であればこそ、その信頼性を維持する上で
は、安定した回路状態において使用することが大前提と
なり、また重要となる。

【００１３】そこで、上記起動制御回路を設け、上記電
源として併せ供給する信号のレベルがこの保護回路を安
定に動作させ得る所定のレベルとなるまでパワートラン
ジスタのターンオンが禁止されるようにすれば、保護回
路の過渡状態での検出結果や保護動作に関するこうした
懸念も解消され、保護回路、ひいては駆動回路全体につ
いての高い信頼性が維持されるようになる。

【００１４】なお、保護回路専用の電源端子或いは電源
線といったものを不要にするこうした構成によって、パ
ワートランジスタの配線幅を確保しつつそれら素子の高
密度実装が可能となり、併せて回路自体の簡略化、並び
に保護回路を具えない回路との互換性の維持等が図られ
るようになることは前述した通りである。

【００１５】また、こうした構成に加えて更に、上記保
護回路の接地をパワートランジスタの接地に共通接続
し、上記給電回路についてもこれに、同保護回路への給
電線に流れる電流を制限する抵抗器等の電流制限手段を
具えるようにすれば、こうした効果も更に確実なものと
なる。

【００１６】通常、論理回路系の接地とパワー系（電力
系）の接地とでは、そこに流れる電流により電位差が生
じる。すなわち、パワートランジスタには大電流が流れ
るため、その接地電位が上昇し、 パワートランジスタの接地電位 ＞ 論理回路の接地電
位 といった関係となる。そして、上記保護回路とパワート
ランジスタとで接地を共通とすることは、保護回路の接
地電位も高められて、その前段の論理回路（図６のＣ−
ＭＯＳゲート）との間に電位差を生じることを意味し、
該前段の論理回路の動作電圧では、電位不足によってこ
の保護回路が動作不能となる懸念がある。換言すれば、
パワートランジスタと接地を共通にしてもそれら保護回
路が確実に動作するためには、前段の論理回路の動作電
圧よりも低い電圧にて、同保護回路の保護動作が開始さ
れる仕様とする必要がある。

【００１７】そこでこのように、上記給電回路に対して
保護回路への給電線に流れる電流を制限する抵抗器等の
電流制限手段を具えるようにすれば、同保護回路の入力
インピーダンスが高くなり、より低い電圧で、その保護
動作が開始されるようにすることが可能となる。また、
その際の該保護回路の動作に対する信頼性を確保する手
段としても、上記起動制御回路の配設は有効である。

【００１８】そしてこの場合には、ゲート端子に相当す
る入力端子、ドレイン端子に相当する出力端子、及びソ
ース端子に相当する接地端子の３つの端子で保護回路を
併せ具える駆動回路の実現が可能となり、これを１チッ
プＩＣとしてＩＣ化するなどすれば、ピン配置等に関し
ては、前述したバイポーラ型のパワートランジスタとの
完全な互換性が確保されるようにもなる。

【００１９】また、上記起動制御回路は、上記給電回路
を通じて保護回路の電源として併せ供給する信号のレベ
ルがこの保護回路を安定に動作させ得る所定のレベルと
なるまでパワートランジスタのターンオンを禁止するも
のであったが、他に・同給電回路を通じて保護回路の電
源として併せ供給する信号のレベルが該保護回路を安定
に動作させ得る所定のレベルとなるまで、同保護回路に
よる保護機能を無効にする保護機能制御回路を具える構
成とすることもできる。この場合には、パワートランジ
スタの動作とは無関係に、保護回路の保護機能のみが、
同回路の安定が確保されるまで無効とされるものである
ことから、パワートランジスタ自体はこれを、上記入力
端子への信号の印加と同時に起動（ターンオン）させる
ことが可能となる。そしてこの場合も、同保護回路の過
渡状態での検出結果や保護動作に関する上述した懸念が
解消され、保護回路、ひいては駆動回路全体についての
高い信頼性が維持されるようになる。

【００２０】

【実施例】図１に、この発明にかかる駆動回路について
その第１の実施例を示す。この実施例の駆動回路３００
Ａにあっても、負荷４０としては、リレーやソレノイド
等のインダクタンス負荷、或いはランプ負荷などを想定
している。

【００２１】またこの駆動回路３００Ａが、例えば車両
に搭載されるエンジンの電子制御装置にあって、エンジ
ンの運転状態を操作する各種弁等の電気的な駆動に供さ
れるものである場合には、その入力端子ＩＮ（ゲート端
子Ｇ相当）に入力される駆動指令信号も、同エンジンの
電子制御装置を構成するＣＰＵまたはゲート回路等から
発せられる当該弁等の駆動指令となる。ここでは便宜
上、それら前段の装置についての図示は割愛した。

【００２２】はじめに、該実施例の駆動回路３００Ａの
構成について説明する。同図１に示されるように、この
駆動回路３００Ａは、出力端子ＯＵＴ（ドレイン端子Ｄ
相当）を介してドレイン電極が負荷４０に接続され、接
地端子ＧＮＤ（ソース端子Ｓ相当）を介してソース電極
が接地されたパワートランジスタ（Ｎチャンネル・パワ
ーＭＯＳ−ＦＥＴ）３０１、ナンド回路３０３及びトラ
ンジスタ（ＭＯＳ−ＦＥＴ）３０４と協働して上記入力
端子ＩＮに入力される信号（駆動指令信号）のレベルに
所定のヒステリシス（ここでは遅延）を持たせる入力ヒ
ステリシス回路３１０、上記パワートランジスタ３０１
を過熱から保護する過熱保護回路３２０、同パワートラ
ンジスタ３０１を過電流から保護する過電流保護回路３
３０、これら各保護回路３２０及び３３０による異常検
出信号の論理積信号を上記ナンド回路３０３の他方入力
端に与えるアンド回路３０５、そして上記入力ヒステリ
シス回路３１０及び上記各保護回路３２０及び３３０に
対し、上記入力端子ＩＮに入力される信号（駆動指令信
号）から電流を所要に制限した信号をその電源として供
給する抵抗（抵抗器）３０２を具えて構成される。

【００２３】またこの駆動回路３００Ａでは、上記入力
ヒステリシス回路３１０及び上記各保護回路３２０及び
３３０の電源を入力端子ＩＮに入力される信号からとる
ことに加え、それら回路の接地をパワートランジスタ３
０１の接地、すなわち接地端子ＧＮＤに共通接続して、
同図１に示されるような３端子のみからなる駆動回路構
成を実現している。

【００２４】ここで、上記入力ヒステリシス回路３１０
は、非反転入力に上記抵抗３０２を介した入力信号が加
えられ、反転入力には基準電圧Ｖthが加えられるコンパ
レータ３１１と、同抵抗３０２を介した入力信号に基づ
いて、該コンパレータ３１１の上記基準電圧Ｖthを分圧
形成する定電流源３１２及び抵抗３１３とを有して構成
される回路である。

【００２５】因みに、上記入力信号が論理ハイレベルと
なる電圧（若しくは図６に示した前段のＣ−ＭＯＳゲー
ト２０の動作電圧）が４．５Ｖ（ボルト）であるとすれ
ば、上記分圧形成される基準電圧Ｖthは、約３Ｖ（ボル
ト）程度に設定される。これは、上記各保護回路３２０
及び３３０などの論理回路部分の接地をパワートランジ
スタ３０１の接地に共通接続したことに対する配慮であ
る。

【００２６】すなわち通常、論理回路系の接地とパワー
系（電力系）の接地とでは、そこに流れる電流により電
位差が生じる。すなわち、パワートランジスタ３０１に
はそのターンオンに伴って大電流が流れるため、その接
地電位が上昇する。例えば先の図６に付記するように、
パワー系の接地電位をＥ0 、また論理回路系の接地電位
をＥ1 若しくはＥ2 とした場合、パワートランジスタが
ターンオンされることによって、それら接地電位は パワートランジスタの接地電位Ｅ0 ＞ 保護回路の接地電位Ｅ2 若しくは ゲート回路の接地電位Ｅ1 といった関係となる。そして通常、それら電位の差は、
１．５Ｖ（ボルト）程度であることが知られている。し
かし、この実施例の駆動回路３００Ａのように、入力ヒ
ステリシス回路３１０やナンド回路３０３、アンド回路
３０５をはじめ、上記各保護回路３２０及び３３０等の
論理回路部分の接地をパワートランジスタ３０１の接地
に共通接続した場合、それら論理回路部分の接地電位
（Ｅ2 ）も、該パワートランジスタ３０１の接地電位
（Ｅ0 ）に引き上げられることとなり、ひいてはその前
段のゲート回路（図６のＣ−ＭＯＳゲート２０）の接地
電位Ｅ1との間に、 保護回路等の接地電位（Ｅ2 ） ＞ ゲート回路の接地電位Ｅ1 すなわち パワートランジスタの接地電位Ｅ0 といった電位差が生じるようになる。すなわち、前段の
ゲート回路の動作電圧がたとえ４．５Ｖであったとして
も、該電位差（≒１．５Ｖ）によって、当該駆動回路３
００Ａから見た場合には、３Ｖ程度の電圧しか確保でき
ないこととなる。このため、こうした電位差によっても
上記各保護回路３２０及び３３０等の論理回路部分が確
実に動作するためには、この電位差分だけ低い電圧、例
えば３Ｖにて、それら動作が開始される仕様とする必要
がある。

【００２７】そこで、この実施例の駆動回路３００Ａで
は、同入力ヒステリシス回路３１０をはじめ、各保護回
路３２０及び３３０等の給電線に対し、例えば１ｋΩ程
度の抵抗３０２を挿入することでそれら給電線に流れる
電流を制限するとともに、それら回路が３Ｖ程度のより
低い電圧で正常動作するよう、同各回路の回路定数を定
めている。そして、上記入力ヒステリシス回路３１０を
構成するコンパレータ３１１に対しその基準電圧Ｖthと
して設定される上記３Ｖといった電圧値は、それら保護
回路３２０及び３３０等が安定動作し得る最低電圧、す
なわち動作保証電圧としての意味合いを持つ。上記コン
パレータ３１１は、その非反転入力に加えられる入力信
号の信号レベルがこの基準電圧Ｖth（＝３Ｖ）を超えて
はじめて論理ハイレベルとなる信号を出力するものであ
り、またナンド回路３０３は、少なくともこの入力ヒス
テリシス回路３１０（コンパレータ３１１）からの出力
が論理ローレベルにある期間、トランジスタ３０４をオ
ンとして、上記パワートランジスタ３０１がターンオン
されることを禁止するよう機能する。すなわち、少なく
とも上記入力信号の信号レベルが各保護回路３２０及び
３３０等の論理回路部分の動作保証電圧に達するまで
は、パワートランジスタ３０１のターンオンは禁止され
る。

【００２８】他方、上記過熱保護回路３２０は、定電流
源３２１、ダイオード３２２、コンパレータ３２３、そ
して該コンパレータ３２３の比較基準電圧を分圧形成す
る抵抗３２４及び３２５を具えて構成されている。コン
パレータ３２３は、その反転入力端が上記ダイオード３
２２のアノード側に接続され、且つその非反転入力に上
記分圧形成される比較基準電圧が加えられる。すなわ
ち、この過熱保護回路３２０では、上記ダイオード３２
２の順方向電圧（ＶF ）が温度によって変化する特性を
利用しており、該駆動回路３００Ａが過熱状態となって
この順方向電圧が上記比較基準電圧を超えるとき、コン
パレータ３２２を通じて、論理ローレベルとなる過熱検
出信号を出力する。なお、この過熱の原因として、負荷
４０が半短絡状態となることなどが挙げられることは前
述した通りである。

【００２９】また、上記過電流保護回路３３０は、当該
駆動回路３００Ａの出力信号（パワートランジスタ３０
１のドレイン電流）が受入されるバッファ回路３３１、
該バッファ回路３３１の出力段抵抗３３２、コンパレー
タ３３３、そして該コンパレータ３３３の比較基準電圧
を分圧形成する抵抗３３４、３３５、及び同コンパレー
タ３３３の出力調整用分圧抵抗３３６、３３７をそれぞ
れ具える構成となっている。コンパレータ３３３は、そ
の反転入力に上記バッファ回路３３１を介して当該駆動
回路３００Ａの出力信号がモニタ入力され、且つその非
反転入力に上記分圧形成される比較基準電圧が加えられ
る。したがって、この過電流保護回路３３０では、上記
モニタ入力される信号レベルが上記比較基準電圧を超え
るとき、同コンパレータ３３３を通じて、これも論理ロ
ーレベルとなる過電流検出信号を出力する。この過電流
の原因として、負荷４０またはハーネスが電源（＋Ｂ）
と短絡状態となることなどが挙げられることも前述し
た。

【００３０】このように、過熱保護回路３２０及び過電
流保護回路３３０からは共に、当該駆動回路３００Ａの
正常動作時には、その検出信号として論理ハイレベルに
ある信号が出力され、同駆動回路３００Ａの過熱、或い
は過電流が検出されることにより、同検出信号として論
理ローレベルとなる信号が出力されるようになる。

【００３１】そしてこのため、アンド回路３０５にあっ
ても、駆動回路３００Ａの正常動作時には、その出力と
して論理ハイレベルに維持される信号を上記ナンド回路
３０３に加えるようになり、同駆動回路３００Ａの過
熱、或いは過電流といった異常の何れか一方でも検出さ
れることにより、そのナンド回路３０３に加える出力の
論理レベルを論理ローレベルに反転する。

【００３２】ナンド回路３０３は、これに入力される信
号の論理レベルが全て論理ハイレベルにある場合にのみ
その出力を論理ローレベルとし、同入力される信号の１
つでも論理ローレベルとなった場合には、その出力を論
理ハイレベルとする回路であり、上記入力ヒステリシス
回路３１０からの出力が論理ハイレベルに安定された後
も、こうして駆動回路３００Ａの過熱、或いは過電流と
いった異常が検出された場合には、その出力レベルを論
理ハイレベルとして、したがってトランジスタ３０４を
オンとして、上記パワートランジスタ３０１を強制的に
ターンオフ状態とする。

【００３３】図２は、こうした実施例の駆動回路３００
Ａについてその動作例を示したものであり、次に、同図
２を併せ参照して、同駆動回路３００Ａ全体としての動
作を更に詳述する。

【００３４】この駆動回路３００Ａでは、図２（ａ）に
示される態様で、その入力端子ＩＮに印加されるとする
信号（駆動指令信号）に対し、同図２（ａ）に付記する
態様に設定されているとする基準電圧Ｖthによって、こ
の印加された入力信号の信号レベルが上記各保護回路３
２０及び３３０の動作保証電圧に達したか否かを監視す
る。なお、この図２（ａ）においては、説明の便宜上、
上記入力信号の立ち上がりエッジ部分や立下がりエッジ
部分での論理レベル反転にかかる挙動をことさら緩やか
に誇張して図示している。

【００３５】すなわちいま、上記入力信号が、時刻ｔ1
に立ち上がりを開始し、時刻ｔ2 に上記基準電圧Ｖthを
超えたとすると、上記入力ヒステリシス回路３１０から
出力されてナンド回路３０３に与えられる信号は、図２
（ｂ）に示されるように、該時刻ｔ2 をもって、論理ハ
イレベルとなる。

【００３６】なお、この時刻ｔ1 〜時刻ｔ2 の間は、上
記入力ヒステリシス回路３１０の出力信号が論理ローレ
ベルに維持されることから、ナンド回路３０３の出力が
論理ハイレベルとなり（図２（ｃ）参照）、その間、ト
ランジスタ３０４もオンとなる（図２（ｄ）参照）。こ
うしてトランジスタ３０４がオンとなっている間は、パ
ワートランジスタ３０１のゲート電位が接地電位に維持
されることから、同パワートランジスタ３０１がターン
オンされることはない（図２（ｆ）参照）。

【００３７】そして上述のように、時刻ｔ2 において、
入力ヒステリシス回路３１０の出力信号が論理ハイレベ
ルとなれば、上記アンド回路３０５の出力が論理ハイレ
ベルにあることを条件に、すなわち上記各保護回路３２
０及び３３０により過熱や過電流についての異常が検出
されていないことを条件に、ナンド回路３０３の出力が
論理ローレベルとなり（図２（ｃ）参照）、これに伴っ
てトランジスタ３０４もオフとなる（図２（ｄ）参
照）。パワートランジスタ３０１にあっても、これによ
ってそのゲート電位が上記入力信号の電位に引き上げら
れ、ターンオンする（図２（ｆ）参照）。すなわち、出
力端子ＯＵＴに接続されている負荷４０に電流が流れる
状態となってこれが駆動される。

【００３８】一方、時刻ｔ3 において、図２（ａ）に示
される如く、入力信号が再び立ち上がりを開始し、時刻
ｔ4 に上記基準電圧Ｖthを超えたとすると、入力ヒステ
リシス回路３１０、ナンド回路３０３、トランジスタ３
０４、アンド回路３０５、及びパワートランジスタ３０
１は各々、上記同様に振舞い、以後、同図２（ｂ）〜
（ｆ）に示される状態に維持されることとなるが、途
中、時刻ｔ5 において、上記保護回路３２０或いは３３
０の何れかにより、過熱或いは過電流についての異常が
検出されたとすると、図２（ｅ）に示される態様で、ア
ンド回路３０５の論理積出力が論理ローレベルに立ち下
がる。そしてこれにより、ナンド回路３０３は、そのナ
ンド出力が、図２（ｃ）に示される如く論理ハイレベル
に反転し、該ナンド出力の論理ハイレベルへの反転に伴
って、トランジスタ３０４も、同図２（ｄ）に示される
如くオンとなる。こうしてトランジスタ３０４がオンと
なれば、パワートランジスタ３０１のゲート電位も強制
的に接地電位に落とされるようになり、ひいては図２
（ｆ）に示されるように、同パワートランジスタ３０１
は速やかにターンオフとなる。すなわち、こうした過熱
或いは過電流から有効に保護されるようになる。

【００３９】以上のように、この実施例の保護回路３０
０Ａによれば、 ・保護回路３２０或いは３３０には、入力端子ＩＮに印
加された信号が電源として供給され、それ専用の電源端
子或いは電源線といったものは不要になる。 ・保護回路３２０或いは３３０は、その接地も、パワー
トランジスタ３０１の接地に共通接続され、それ専用の
接地端子といったものも不要となる。 ・これにより、従来のゲート端子Ｇに相当する入力端子
ＩＮ、従来のドレイン端子Ｄに相当する出力端子ＯＵ
Ｔ、及び従来のソース端子Ｓに相当する接地端子ＧＮＤ
の３つの端子で、保護回路を併せ具える駆動回路の実現
が可能となり、これを１チップＩＣとしてＩＣ化するな
どすれば、ピン配置等に関しては、バイポーラ型のパワ
ートランジスタなどとの完全な互換性が確保されるよう
になる。 ・また、保護回路専用の電源端子或いは接地端子といっ
たものを不要にするこうした構成によって、パワートラ
ンジスタの配線幅を確保しつつ、それら素子の高密度実
装を図ることも容易となる。 ・一方、保護回路３２０或いは３３０の電源を入力端子
ＩＮに印加される信号からとる場合、同入力端子ＩＮに
信号が印加された直後等、過渡的な状態においては、こ
れら保護回路３２０或いは３３０が過熱や過電流につい
てたとえ上述の如く論理的に精度よく検出を行うことの
できる回路であるとはいえ、その動作状態は保証されな
いが、入力ヒステリシス回路３１０を設け、ナンド回路
３０４及びトランジスタ３０４との協働のもとに、それ
ら保護回路３２０或いは３３０への電源として供給され
る入力信号のレベルが同保護回路３２０或いは３３０を
安定に動作させ得る所定のレベルとなるまでパワートラ
ンジスタ３０１のターンオンが禁止されるようにしたこ
とによって、保護回路３２０或いは３３０の過渡状態で
の検出結果や保護動作に関するこうした懸念も解消さ
れ、保護回路、ひいては駆動回路３００Ａ全体について
の高い信頼性が維持されるようになる。 ・また、保護回路３２０或いは３３０等の接地をパワー
トランジスタ３０１の接地に共通接続したことにより、
該駆動回路３００Ａの接地電位がその前段の論理回路
（図６のＣ−ＭＯＳゲート２０）の接地電位よりも高く
なる電位差が生じ、同駆動回路３００Ａの論理回路部分
（入力ヒステリシス回路３１０、ナンド回路３０３、ア
ンド回路３０５、各保護回路３２０及び３３０部分）が
電位不足によって動作不能となる可能性が生じるが、そ
れら論理回路部分へのへの電源として供給される入力信
号の電流を制限する上記抵抗３０２を設けたことによっ
て、その入力インピーダンスが高められ、ひいては、上
記前段の論理回路の動作電圧よりも低い電圧でそれら論
理回路部分の安定した動作が保証されるようになる。 等々、多くの優れた効果が得られるようになる。

【００４０】図３に、この発明にかかる駆動回路の第２
の実施例を示す。この第２の実施例の駆動回路３００Ｂ
は、上記第１の実施例にかかる駆動回路３００Ａとその
過電流保護回路の構成を異にするのみで、他の構成は全
て共通となっている。

【００４１】すなわち、該駆動回路３００Ｂを構成する
過電流保護回路３４０は、そのモニタを、パワートラン
ジスタ３０１のソース電極と接地端子ＧＮＤとの間に挿
入したシャント抵抗３０６の両端電圧から得るようにし
たものであり、シャント抵抗３０６の両端から導出され
る信号線に接続される入力調整抵抗３４１、３４２、及
び３４３に加え、それら抵抗を介して同シャント抵抗３
０６の両端電圧信号が入力される差動増幅器３４５、該
差動増幅器３４５の帰還抵抗３４６、コンパレータ３４
７、そして該コンパレータ３４７の比較基準電圧を分圧
形成する抵抗３４８及び３４９をそれぞれ具える構成と
なっている。コンパレータ３４７は、上記差動増幅器３
４５の出力をその反転入力に受け、非反転入力には上記
抵抗３４８及び３４９によって分圧設定された比較基準
電圧が加えられる。すなわち、該過電流保護回路３４０
では、負荷４０の短絡等により、上記シャント抵抗３０
６に過電流が流れたとき、上記差動増幅器３４５の出力
がこの比較基準電圧を超えるよう回路設計がなされてお
り、この差動増幅器３４５の出力が同比較基準電圧を超
えることをトリガとして、コンパレータ３４７から論理
ローレベルの信号が出力されるようになっている。

【００４２】このような過電流保護回路３４０を具える
駆動回路３００Ｂによっても、基本的には、上記第１の
実施例にかかる駆動回路３００Ａと同様の作用効果が奏
されるようになる。

【００４３】また、図４には、この発明にかかる駆動回
路の第３の実施例として、更に異なる形態の過電流保護
回路を具える駆動回路３００Ｃについてその構成を示
す。この第３の実施例の駆動回路３００Ｃに採用される
過電流保護回路３５０は、その過電流の検出に伴って、
パワートランジスタ３０１の出力電流を遮断することな
く、その電流量を制限するよう機能する回路であり、図
４に示されように、当該駆動回路３００Ｃの出力端子Ｏ
ＵＴ（パワートランジスタ３０１のドレイン電極）から
導出される信号線に接続された抵抗３５１、該抵抗３５
１の他方端と接地線との間に図示の如く挿入されたツェ
ナーダイオード３５２、該ツェナーダイオード３５２の
カソード側にゲート電極が接続されたトランジスタ（Ｍ
ＯＳ−ＦＥＴ）３５３、及びパワートランジスタ３０１
のゲート電極と該トランジスタ３５３のドレイン電極と
の間に図示の如く挿入されたダイオードアレイ３５４を
それぞれ具えて構成される。

【００４４】すなわちいま、負荷４０の短絡等によって
パワートランジスタ３０１に大電流が流れたとすると、
該パワートランジスタ３０１のオン抵抗が上昇し、ひい
ては出力端子ＯＵＴの電位も上昇する。そしてその結
果、トランジスタ３５３のオン電圧を超えて該出力端子
ＯＵＴの電位が上昇すると、トランジスタ３５３がオン
となり、上記ダイオードアレイ３５４を通して、パワー
トランジスタ３０１のゲート電圧が低下させられるよう
になる。こうしてゲート電圧が低下させられる同パワー
トランジスタ３０１は、その出力電流も自ずと制限され
るようになる。

【００４５】保護回路として、このような過電流保護回
路３５０を用いることにより、過熱保護回路３２０が作
動する以前に、過電流によってボンディングワイヤ等が
溶断されるといったような事故は有効に防止される。

【００４６】その他、駆動回路全体としての機能、並び
に作用効果は、この駆動回路３００Ｃにおいても、先の
第１或いは第２の実施例として示した駆動回路３００Ａ
或いは３００Ｂと基本的に変わるところはない。

【００４７】ところで、これら実施例の駆動回路３００
Ａ〜３００Ｃでは何れも、入力端子ＩＮに印加される信
号のレベルが保護回路を安定に動作させ得る所定のレベ
ル（上述の例では３Ｖ）となるまで、パワートランジス
タ３０１のターンオンを禁止するといった構成を採って
いるが、他に例えば、 ・同入力信号のレベルが保護回路を安定に動作させ得る
所定のレベルとなるまで、同保護回路による保護機能を
無効にする といった構成を採用することもできる。図５に、第４の
実施例として、先の図１に示した第１の実施例の駆動回
路３００Ａをこうした前提のもとにアレンジした駆動回
路３００Ａ’についてその構成を示す。

【００４８】すなわちこの駆動回路３００Ａ’は、駆動
回路３００Ａのナンド回路３０３をアンド回路３０３’
に、また駆動回路３００Ａのアンド回路３０５をナンド
回路３０５’にそれぞれ変更したものであり、こうした
構成によって、 ( a)入力ヒステリシス回路３１０の出力が論理ハイレベ
ルとなるまでは、すなわち入力端子ＩＮに印加された信
号のレベルが保護回路３２０或いは３３０を安定に動作
させ得る所定のレベル（３Ｖ）に達するまでは、それら
保護回路３２０或いは３３０から出力される検出信号の
論理レベルが如何なる場合も、アンド回路３０３’を通
じて無視される。すなわちその間、トランジスタ３０４
がオンとなることはない。 ( b)入力ヒステリシス回路３１０の出力が論理ハイレベ
ルとなれば、すなわち入力端子ＩＮに印加された信号の
レベルが保護回路３２０或いは３３０を安定に動作させ
得る所定のレベル（３Ｖ）に達すれば、ナンド回路３０
５’の出力が有効となる。すなわち、それら保護回路３
２０或いは３３０から過熱或いは過電流の検出を示す論
理ローレベルの信号が出力されれば、ナンド回路３０
５’の出力が論理ハイレベルとなり、トランジスタ３０
４はオンとなる。 ( c)入力ヒステリシス回路３１０の出力が論理ローレベ
ルにあっても、すなわち入力端子ＩＮに印加された信号
のレベルが保護回路３２０或いは３３０を安定に動作さ
せ得る所定のレベル（３Ｖ）に達する以前であっても、
トランジスタ３０４はオフ状態に維持されることから、
パワートランジスタ３０１のターンオン条件は満たされ
る。 といった機能が実現されるようになる。

【００４９】このため、この第４の実施例の駆動回路３
００Ａ’によれば、パワートランジスタ３０１について
はこれを、上記入力端子ＩＮへの信号の印加と同時に起
動（ターンオン）させることが可能となり、しかもその
場合であっても、各保護回路３２０或いは３３０の過渡
状態での検出結果や保護動作に関する前述した懸念は解
消され、それら保護回路、ひいては該駆動回路３００
Ａ’全体についての高い信頼性が維持されるようにな
る。

【００５０】なお、この第４の実施例によるアレンジ
は、図３に示した第２の実施例にかかる駆動回路３００
Ｂ、或いは図４に示した第３の実施例にかかる駆動回路
３００Ｃについても同様に、上記に準じた態様で適用す
ることが可能である。

【００５１】また、上記各実施例における入力ヒステリ
シス回路、並びにこれと協働利用される各種論理回路、
トランジスタ等に関する構成は任意であり、 ・入力信号のレベルが保護回路を安定に動作させ得る所
定のレベルとなるまで、パワートランジスタのターンオ
ンを禁止する構成、或いは ・入力信号のレベルが保護回路を安定に動作させ得る所
定のレベルとなるまで、同保護回路による保護機能を無
効にする構成、が実質的に満たされるものであれば、保
護回路についてその安定した動作を保証することはでき
る。

【００５２】また、保護回路の構成も、上記各実施例に
おいて採用した構成に限られることなく任意であり、過
熱や過電流について論理的に精度の高い検出を行い得る
ものであれば、この発明にかかる駆動回路に併せ搭載さ
れる保護回路として適宜採用可能である。

【００５３】

【発明の効果】以上説明したように、この発明によれ
ば、パワートランジスタの過熱や過電流を論理的に検出
してその動作を制限する保護回路を具え、しかもその専
用電源端子等の配設を不要としながら、同保護回路の安
定した保護動作を保証することができるようになる。ま
た、保護回路専用の電源端子或いは電源線といったもの
を不要にするこうした構成により、パワートランジスタ
の配線幅を確保しつつそれら素子の高密度実装が可能と
なり、併せて回路自体の簡略化、並びに保護回路を具え
ない回路との互換性の維持等が図られるようにもなる。

【図面の簡単な説明】

【図１】この発明にかかる駆動回路の第１の実施例につ
いてその回路構成を示す回路図（一部ブロック図）であ
る。

【図２】図１に示される実施例の駆動回路の動作例を示
すタイミングチャートである。

【図３】この発明にかかる駆動回路の第２の実施例につ
いてその回路構成を示す回路図（一部ブロック図）であ
る。

【図４】この発明にかかる駆動回路の第３の実施例につ
いてその回路構成を示す回路図（ブロック図）である。

【図５】この発明にかかる駆動回路の第４の実施例につ
いてその回路構成を示す回路図（ブロック図）である。

【図６】パワートランジスタとその保護回路を具える従
来の駆動回路についてその一例を示すブロック図ある。

【符号の説明】 １０…ＣＰＵ、２０…Ｃ−ＭＯＳゲート、３０…駆動回
路、３１…パワートランジスタ（パワーＭＯＳ−ＦＥ
Ｔ）、３２…アンド回路、３３…保護回路、４０…負
荷、３００Ａ、３００Ａ’、３００Ｂ、３００Ｃ…駆動
回路、３０１…パワートランジスタ（パワーＭＯＳ−Ｆ
ＥＴ）、３０２…抵抗（抵抗器）、３０３…ナンド回
路、３０３’…アンド回路、３０４…トランジスタ（Ｍ
ＯＳ−ＦＥＴ）、３０５アンド回路、３０５’…ナンド
回路、３０６…抵抗（抵抗器）、３１０…入力ヒステリ
シス回路、３１１…コンパレータ、３１２…定電流源、
３１３…抵抗（抵抗器）、３２０…過熱保護回路、３２
１…定電流源、３２２…ダイオード、３２３…コンパレ
ータ、３２４、３２５…抵抗（抵抗器）、３３０…過電
流保護回路、３３１…バッファ回路、３３２、３３４、
３３５、３３６、３３７…抵抗（抵抗器）、３３３…コ
ンパレータ、３４０…過電流保護回路、３４１、３４
２、３４３、３４６、３４８、３４９…抵抗（抵抗
器）、３４５…差動増幅器、３４７…コンパレータ、３
５０…過電流保護回路、３５１…抵抗（抵抗器）、３５
２…ツェナーダイオード、３５３…トランジスタ（ＭＯ
Ｓ−ＦＥＴ）、３５４…ダイオード、Ｒ…抵抗（抵抗
器）。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｋ 17/695

Claims (4)

【特許請求の範囲】
1. 【請求項１】入力端子に加わる信号が能動レベルとなる
   ことに基づいてオンとなり、出力端子に接続された負荷
   を駆動するパワートランジスタと、該パワートランジス
   タの過熱や過電流を論理的に検出して前記能動レベルに
   ある入力信号を制限する保護回路とを具える駆動回路に
   おいて、 前記入力端子に加わる信号を前記保護回路にもその電源
   として併せ供給する給電回路と、 同電源として併せ供給する信号のレベルが前記保護回路
   を安定に動作させ得る所定のレベルとなるまで、前記パ
   ワートランジスタのターンオンを禁止する起動制御回路
   と、 を具えることを特徴とする駆動回路。
2. 【請求項２】請求項１に記載の駆動回路において、 前記保護回路の接地は、前記パワートランジスタの接地
   に共通接続され、 前記給電回路は、該保護回路への給電線に流れる電流を
   制限する電流制限手段を更に具えることを特徴とする駆
   動回路。
3. 【請求項３】入力端子に加わる信号が能動レベルとなる
   ことに基づいてオンとなり、出力端子に接続された負荷
   を駆動するパワートランジスタと、該パワートランジス
   タの過熱や過電流を論理的に検出して前記能動レベルに
   ある入力信号を制限する保護回路とを具える駆動回路に
   おいて、 前記入力端子に加わる信号を前記保護回路にもその電源
   として併せ供給する給電回路と、 同電源として併せ供給する信号のレベルが前記保護回路
   を安定に動作させ得る所定のレベルとなるまで、該保護
   回路による保護機能を無効にする保護機能制御回路と、 を具えることを特徴とする駆動回路。
4. 【請求項４】請求項３に記載の駆動回路において、 前記保護回路の接地は、前記パワートランジスタの接地
   に共通接続され、 前記給電回路は、該保護回路への給電線に流れる電流を
   制限する電流制限手段を更に具えることを特徴とする駆
   動回路。