JPH02301802A - 負荷故障検出回路 - Google Patents
負荷故障検出回路Info
- Publication number
- JPH02301802A JPH02301802A JP12153989A JP12153989A JPH02301802A JP H02301802 A JPH02301802 A JP H02301802A JP 12153989 A JP12153989 A JP 12153989A JP 12153989 A JP12153989 A JP 12153989A JP H02301802 A JPH02301802 A JP H02301802A
- Authority
- JP
- Japan
- Prior art keywords
- load
- voltage
- semiconductor switch
- circuit
- short
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Safety Devices In Control Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は車内ＬＡＮシステムにおけるＬＣＵ（Ｌｏｃａ
ｌ Ｃｏｎｆｒｏｌ Ｕｎｉｔ）の負荷制御および、負
荷の断線あるいは短絡を検出する方法に関する。
ｌ Ｃｏｎｆｒｏｌ Ｕｎｉｔ）の負荷制御および、負
荷の断線あるいは短絡を検出する方法に関する。
従来、自動車における負荷の診断は、ヘラ１〜ランプ、
ス１−ツブランプ、テールランプ等の断線検出が主で、
それらはたとえば集積回路技術資料、東芝自動車・汎用
バイポーラＩＣ第３版第６９頁に示される回路があり、
必ず検出抵抗を設けたものである。
ス１−ツブランプ、テールランプ等の断線検出が主で、
それらはたとえば集積回路技術資料、東芝自動車・汎用
バイポーラＩＣ第３版第６９頁に示される回路があり、
必ず検出抵抗を設けたものである。
上記従来技術は負荷の断線を検出することを目的として
おり、負荷の短絡については考慮されておらず、短絡時
の半導体スイッチの保護、ユーザへの警報等ができない
問題があった。
おり、負荷の短絡については考慮されておらず、短絡時
の半導体スイッチの保護、ユーザへの警報等ができない
問題があった。
本発明は、負荷の短絡による半導体スイッチの焼損を防
止することと負荷の断線および短絡をユーザに警報する
ことを目的とする。
止することと負荷の断線および短絡をユーザに警報する
ことを目的とする。
上記目的を達成するために、短絡時の電圧検出用の抵抗
器と電圧レベル変換用のツェナーダイオ＝１−および、
遅延回路付きのスリースチー１−バッファ回路と入力制
御用の論理回路を設け、負荷の短絡時はスリースチー１
ヘバツフアの出力と人力制御用の論理回路とで負荷駆動
用の半導体スイッチをオフし、かつ、電圧比較器により
故障検出信号を発生するものである。
器と電圧レベル変換用のツェナーダイオ＝１−および、
遅延回路付きのスリースチー１−バッファ回路と入力制
御用の論理回路を設け、負荷の短絡時はスリースチー１
ヘバツフアの出力と人力制御用の論理回路とで負荷駆動
用の半導体スイッチをオフし、かつ、電圧比較器により
故障検出信号を発生するものである。
また、負荷の断線検出のためには、半導体スイッチその
ものを電流検出用抵抗の代りとして用い、電圧検出抵抗
と電圧比較器とにより負荷の断線を検出し、故障検出信
号を発生する。
ものを電流検出用抵抗の代りとして用い、電圧検出抵抗
と電圧比較器とにより負荷の断線を検出し、故障検出信
号を発生する。
本発明において、半導体スイッチがオン状態の時負荷は
オン状態となる。この時電圧検出用の抵抗検出電圧は電
源電圧から半導体スイッチの降下電圧を差引いた電圧と
なる。ここで、負荷が短絡するとこの検出電圧は０レベ
ルとなる。この電圧レベルはスリーステートバッファを
介し入力制御用の論理回路に入力される。負荷を駆動す
るためのスイッチ信号と上記スリーステートバッファを
介した入力制御信号とのＡＮＤ回路により半導体スイッ
チのオン・オフ制御信号をオフし、半導体スイッチをオ
フする。これにより、負荷短絡時に起こる半導体スイッ
チの焼損を保護する様に動作する。
オン状態となる。この時電圧検出用の抵抗検出電圧は電
源電圧から半導体スイッチの降下電圧を差引いた電圧と
なる。ここで、負荷が短絡するとこの検出電圧は０レベ
ルとなる。この電圧レベルはスリーステートバッファを
介し入力制御用の論理回路に入力される。負荷を駆動す
るためのスイッチ信号と上記スリーステートバッファを
介した入力制御信号とのＡＮＤ回路により半導体スイッ
チのオン・オフ制御信号をオフし、半導体スイッチをオ
フする。これにより、負荷短絡時に起こる半導体スイッ
チの焼損を保護する様に動作する。
また、この入力制御信号は電圧比較器の出力とＡＮＤゲ
ー１−を介して故障検出信号として出力される。
ー１−を介して故障検出信号として出力される。
一方、負荷の断線は半導体スイッチを電流検出抵抗と見
なしており半導体スイッチがオンの時検出電圧は電源電
圧とほぼ等しくなり電圧比較器により誤り信号が出力さ
れ短絡時と同様にＡ、 Ｎ ｌ）ゲートを介して故障検
出信号として出力される。
なしており半導体スイッチがオンの時検出電圧は電源電
圧とほぼ等しくなり電圧比較器により誤り信号が出力さ
れ短絡時と同様にＡ、 Ｎ ｌ）ゲートを介して故障検
出信号として出力される。
以下、本発明の一実施例を第１図、第２図により説明す
る。第１図は半導体スイッチ回路１とＡＮＤゲート２と
電圧比較器３とスリーステートバッファ４と負荷５と遅
延回路６とＡＮＤゲー１−７と電圧検出用の抵抗Ｒ１、
Ｒ２ｙ Ｒ，３，Ｒ４から構成される。
る。第１図は半導体スイッチ回路１とＡＮＤゲート２と
電圧比較器３とスリーステートバッファ４と負荷５と遅
延回路６とＡＮＤゲー１−７と電圧検出用の抵抗Ｒ１、
Ｒ２ｙ Ｒ，３，Ｒ４から構成される。
第２図は各素子の論理状態を表わす論理波形図である。
次に動作の詳細を説明する。
第１図において、通常、負荷５をオンする為には入力Ａ
をオンする。この時、入力信号はＡＮ Ｄゲート２のａ
と遅延回路６のｄに入力される。スリースチー１−バッ
ファ４は出力コントロール端子の入力がオフの場合出力
がハイインピーダンスとなり、オンの場合出力が固定さ
れる性質を持つ。
をオンする。この時、入力信号はＡＮ Ｄゲート２のａ
と遅延回路６のｄに入力される。スリースチー１−バッ
ファ４は出力コントロール端子の入力がオフの場合出力
がハイインピーダンスとなり、オンの場合出力が固定さ
れる性質を持つ。
このときスリーステートバッファ４の出力ｇはハイイン
ピーダンス状態であり、出力側に接続されているプルア
ップ抵抗によりハイレベルとなっている。従ってＡＮＤ
ゲート２の入力ａ、ｂは共にハイレベルであり出力Ｃは
ハイレベルとなり半導体スイッチ１の入力はハイレベル
となり負荷５をオン・オフする為の半導体スイッチであ
るトランジスタあるいは電界効果トランジスタはオン状
態となり、第２図（ａ）時間Ｔｏの状態となる。半導体
スイッチ１がオンすると負荷５には電流が給電され動作
する。
ピーダンス状態であり、出力側に接続されているプルア
ップ抵抗によりハイレベルとなっている。従ってＡＮＤ
ゲート２の入力ａ、ｂは共にハイレベルであり出力Ｃは
ハイレベルとなり半導体スイッチ１の入力はハイレベル
となり負荷５をオン・オフする為の半導体スイッチであ
るトランジスタあるいは電界効果トランジスタはオン状
態となり、第２図（ａ）時間Ｔｏの状態となる。半導体
スイッチ１がオンすると負荷５には電流が給電され動作
する。
１）負荷５が正常に動作すると負荷５に掛る負荷電圧Ｖ
＋、は半導体スイッチ１による降下電圧により電源電
圧ＶＢに対し■已＞ Ｖ Ｌとなる。この時、コンパレ
ータ３への入力電圧Ｖ ｒ ａ工と■、は分圧抵抗Ｒｉ
、Ｒ２，Ｒｓ ｒ Ｒ４によす決定され、正常時のコ
ンパレータ３入力端子の関係が■ｒｅｆ＞ｖＩとなる関
係を得る様に抵抗Ｒｉ、Ｒ２＋Ｒ３，Ｒ４を定めるとコ
ンパレータ３の出力はハイレベルとなり、第２図（、：
Ｉ）時間Ｔ１の状態となる。
＋、は半導体スイッチ１による降下電圧により電源電
圧ＶＢに対し■已＞ Ｖ Ｌとなる。この時、コンパレ
ータ３への入力電圧Ｖ ｒ ａ工と■、は分圧抵抗Ｒｉ
、Ｒ２，Ｒｓ ｒ Ｒ４によす決定され、正常時のコ
ンパレータ３入力端子の関係が■ｒｅｆ＞ｖＩとなる関
係を得る様に抵抗Ｒｉ、Ｒ２＋Ｒ３，Ｒ４を定めるとコ
ンパレータ３の出力はハイレベルとなり、第２図（、：
Ｉ）時間Ｔ１の状態となる。
２）負荷５が断線状態の場合は、当然負荷５には電流が
流れず半導体スイッチ］の降下電圧は極めて少なく負荷
電圧Ｖｔ と電源電圧Ｖｎとの関係はＶ Ｂ二Ｖ ＋、
どなる。この時、コンパレータ；３の入力電圧Ｖｒｅｆ
と■、の関係がＶ ｒ ｅ ｒ ＜ Ｖ ＋となる様
に抵抗Ｒ工、Ｒ２、Ｒ３，Ｒ４を定めるとコンパレータ
３の出力はロウレベルとなり、第２図（ｃ）時間１゛１
の状態となる。
流れず半導体スイッチ］の降下電圧は極めて少なく負荷
電圧Ｖｔ と電源電圧Ｖｎとの関係はＶ Ｂ二Ｖ ＋、
どなる。この時、コンパレータ；３の入力電圧Ｖｒｅｆ
と■、の関係がＶ ｒ ｅ ｒ ＜ Ｖ ＋となる様
に抵抗Ｒ工、Ｒ２、Ｒ３，Ｒ４を定めるとコンパレータ
３の出力はロウレベルとなり、第２図（ｃ）時間１゛１
の状態となる。
上記１）、２）満足する様に抵抗Ｒ，，Ｒ２゜Ｒ３，Ｒ
４を定めておくと、半導体スイッチ］を介して負荷５の
断線検出か可能となる。
４を定めておくと、半導体スイッチ］を介して負荷５の
断線検出か可能となる。
次に、負荷５が短絡すると、半導体スイッチ１には過電
流が流れ素子を破壊する。本発明においては、負荷５が
短絡した場合、Ｖ ＋、がローレベルとなり、これがバ
ッファ４を介してアントゲ−１へ２に入力されＡ、 Ｎ
Ｄゲート２の出力をローレベルとし、半導体スイッチ
」をオフさせ半導体スイッチ１の破壊を防止する構成と
なっている。また、バッファ４の出力はＡＮＤゲート７
に入力されこの出力をローレベルにし故障検出を知らせ
る、これは第２図（ｂ）のタイムチャー１−で表わす通
りである。しかし、負荷５がランプ等の突入電流が大き
いものの時は半導体スイッチ１のオン直後は過電流が流
れ、Ｖ ＋、はアースレベルに近く、バッファ４の出力
はローレベルとなり、ＡＮＤゲート２の出力をローレベ
ルにする恐れがある。本発明においては遅延回路６を設
け、この遅延回路６による遅延時間を突入電流の期間以
上に設定し、この間バッファ４の出力をハイインピーダ
ンスとしＡＮＤゲート２の入力をスイッチオン後一定期
間ハイレベルに固定する様にした。このためランプ等の
突入電流を有する負荷に対しても短絡保護を行う様に動
作する。
流が流れ素子を破壊する。本発明においては、負荷５が
短絡した場合、Ｖ ＋、がローレベルとなり、これがバ
ッファ４を介してアントゲ−１へ２に入力されＡ、 Ｎ
Ｄゲート２の出力をローレベルとし、半導体スイッチ
」をオフさせ半導体スイッチ１の破壊を防止する構成と
なっている。また、バッファ４の出力はＡＮＤゲート７
に入力されこの出力をローレベルにし故障検出を知らせ
る、これは第２図（ｂ）のタイムチャー１−で表わす通
りである。しかし、負荷５がランプ等の突入電流が大き
いものの時は半導体スイッチ１のオン直後は過電流が流
れ、Ｖ ＋、はアースレベルに近く、バッファ４の出力
はローレベルとなり、ＡＮＤゲート２の出力をローレベ
ルにする恐れがある。本発明においては遅延回路６を設
け、この遅延回路６による遅延時間を突入電流の期間以
上に設定し、この間バッファ４の出力をハイインピーダ
ンスとしＡＮＤゲート２の入力をスイッチオン後一定期
間ハイレベルに固定する様にした。このためランプ等の
突入電流を有する負荷に対しても短絡保護を行う様に動
作する。
本発明によれば、負荷の短絡、開放に対し、故障検出を
すると共に、短絡の場合は半導体スインチを自動的にオ
フし素子破壊を防止する効果かある。
すると共に、短絡の場合は半導体スインチを自動的にオ
フし素子破壊を防止する効果かある。
本発明によれば半導体スイッチによる負荷駆動を行う際
に、負荷の開放、短絡を検出する効果かある。また、負
荷短絡時には半導体スイッチの破壊を防止する効果もあ
る。
に、負荷の開放、短絡を検出する効果かある。また、負
荷短絡時には半導体スイッチの破壊を防止する効果もあ
る。
【図面の簡単な説明】
第１図は本発明の一実施例の回路構成図、第２図は各素
子の論理波形図である。 １・・半導体スイッチ、２・・ＡＮＤゲート、３・コン
パレータ、４・・バッファ、５ ・負荷、６ ・遅延（
α）正挙峙 ｂ−−−−−−−−− Ｔｏ丁１ ｅ −一丁一一一一 （Ｃ）負荷哨蒜吋 一］−−−−−− ｒｏ ’ｎ
子の論理波形図である。 １・・半導体スイッチ、２・・ＡＮＤゲート、３・コン
パレータ、４・・バッファ、５ ・負荷、６ ・遅延（
α）正挙峙 ｂ−−−−−−−−− Ｔｏ丁１ ｅ −一丁一一一一 （Ｃ）負荷哨蒜吋 一］−−−−−− ｒｏ ’ｎ
Claims (2)
- １．トランジスタあるいは電界効果トランジスタから成
る半導体スイツチと故障検出用電圧比較器と電圧分圧用
抵抗器と入力信号および故障検出信号を判定し、上記半
導体スイツチの入力を制御する論理回路から成り、負荷
に流れる電流検出を半導体スイツチに生ずる電圧降下を
利用し、電源電圧を電圧分圧用抵抗器により分圧した分
圧値と半導体スイツチによつて生ずる電圧降下を電源電
圧から差引いた負荷電圧を電圧分圧抵抗器により分圧し
た分圧値とを電圧比較器で比較し、負荷の断線時と正常
時との電圧比較器の出力が変化する様にし、負荷断線を
検出し、出力することと共に負荷短絡時に負荷電圧がグ
ランドレベルになることを利用し、負荷電圧と半導体ス
イツチを制御するオンオフ信号とのＡＮＤをとる論理回
路を設け、負荷短絡時は半導体スイツチがオフし、負荷
破壊を防止しかつ、負荷短絡を検出し出力することを特
徴とする負荷故障検出回路。 - ２．特許請求範囲第１項において、自動車用集約配線シ
ステムの負荷駆動を行う端末装置内の負荷駆動回路を対
象とし、特に負荷としてランプ負荷あるいはモータ負荷
を駆動する回路に、負荷に流れる突入電流の時間だけ上
記短絡検出用信号が上記半導体スイツチ制御用の論理回
路に入力されないように遅延回路を設け、突入電流と短
絡電流を別々に検出できる様にし、自動車用の負荷をス
イツチ入力時に誤動作無く動作させ、かつ、負荷短絡を
容易に検出し出力することを特徴とする負荷故障検出回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12153989A JPH02301802A (ja) | 1989-05-17 | 1989-05-17 | 負荷故障検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12153989A JPH02301802A (ja) | 1989-05-17 | 1989-05-17 | 負荷故障検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02301802A true JPH02301802A (ja) | 1990-12-13 |
Family
ID=14813749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12153989A Pending JPH02301802A (ja) | 1989-05-17 | 1989-05-17 | 負荷故障検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02301802A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5568347A (en) * | 1993-09-16 | 1996-10-22 | Nippondenso Co., Ltd. | Load driving circuit with protective circuit |
| CN102338855A (zh) * | 2010-07-28 | 2012-02-01 | 兰州海红通信设备有限责任公司 | 电路负载有无之检测装置 |
-
1989
- 1989-05-17 JP JP12153989A patent/JPH02301802A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5568347A (en) * | 1993-09-16 | 1996-10-22 | Nippondenso Co., Ltd. | Load driving circuit with protective circuit |
| CN102338855A (zh) * | 2010-07-28 | 2012-02-01 | 兰州海红通信设备有限责任公司 | 电路负载有无之检测装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4643419B2 (ja) | 自己診断機能を備えた負荷駆動装置 | |
| JPH0340517A (ja) | パワーデバイスの駆動・保護回路 | |
| WO2007029517A1 (ja) | 過電流保護回路、負荷駆動装置、モータ駆動装置、電気機器、電源装置 | |
| JPH0126250B2 (ja) | ||
| US5483404A (en) | Semiconductor integrated circuit | |
| US7477502B1 (en) | Method and system for providing fault protection in a power supply system | |
| JP3692391B2 (ja) | 電源供給制御装置および電源供給制御方法 | |
| US11777438B2 (en) | Motor drive device | |
| JP4882710B2 (ja) | 負荷駆動装置の故障検出装置および負荷駆動用ｉｃ | |
| JP2010139308A (ja) | 断線検出回路 | |
| US6292341B1 (en) | Bidirectional electronic switch | |
| JP3365808B2 (ja) | モータ駆動制御回路、モータ駆動制御回路を備えた装置、及びモータ駆動制御方法 | |
| US6212051B1 (en) | Pulse-width modulator current limiter | |
| JPH01301432A (ja) | 自動車電装品用インテリジェントパワーｉｃ | |
| EP4510403A1 (en) | Redundant power supply | |
| JP3863337B2 (ja) | ゲートドライバ及び電力変換装置 | |
| JP3446481B2 (ja) | デジタル出力回路 | |
| JPH0142054Y2 (ja) | ||
| JP3152000B2 (ja) | パワートランジスタ保護回路 | |
| JPH0143650Y2 (ja) | ||
| JP2006254658A (ja) | 電源供給装置 | |
| JPS62230323A (ja) | 電力変換器の故障検出装置 | |
| JPH027721Y2 (ja) | ||
| JPH0533680U (ja) | 並列ｉｇｂｔの破損素子検出回路 | |
| JPH0622322B2 (ja) | スイッチングトランジスタの保護回路 |